CN109119400B - 高载流能力多层陶瓷基板及其制作方法 - Google Patents

高载流能力多层陶瓷基板及其制作方法 Download PDF

Info

Publication number
CN109119400B
CN109119400B CN201811115460.3A CN201811115460A CN109119400B CN 109119400 B CN109119400 B CN 109119400B CN 201811115460 A CN201811115460 A CN 201811115460A CN 109119400 B CN109119400 B CN 109119400B
Authority
CN
China
Prior art keywords
continuous
groove
wiring
punching
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811115460.3A
Other languages
English (en)
Other versions
CN109119400A (zh
Inventor
李建辉
项玮
马涛
沐方清
李峰
王秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN201811115460.3A priority Critical patent/CN109119400B/zh
Publication of CN109119400A publication Critical patent/CN109119400A/zh
Application granted granted Critical
Publication of CN109119400B publication Critical patent/CN109119400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种高载流能力多层陶瓷基板及其制作方法，通过连续冲槽在生瓷片上形成连续贯通槽，在所述连续贯通槽内填充导体进行布线，大大增加了导体布线厚度，使多层陶瓷基板的载流能力明显增强，从而使得更多较大功率电路产品可以采用多层布线陶瓷基板实现小型化、平面化和集成化，提高了该类电路产品的集成度。

Description

高载流能力多层陶瓷基板及其制作方法
技术领域
本发明涉及电子器件领域，具体涉及一种高载流能力多层陶瓷基板及其制作方法。
背景技术
多层陶瓷基板可以使电子设备***小型化和集成化，多层陶瓷基板中布线导体的载流能力对基板的可靠性具有很大影响。现有的多层陶瓷基板是在多张生瓷片冲孔、填孔、布线，然后叠片、压实并烧结而成的，而生瓷片上的布线则通常采用丝网印刷厚膜工艺形成。采用丝网印刷厚膜工艺时，布线的厚度与丝网印刷的印刷网版(涉及丝网线径、目数，乳胶厚度等)、印刷参数(涉及刮板硬度、压力、速度、角度等)以及浆料粘度等因素有关。多层陶瓷基板常用的生瓷片厚度一般为0.1～0.3mm，在生瓷片上通过厚膜印刷方式印制布线导体，烧结后，布线导体厚度一般为6～12μm。
由于多层陶瓷基板采用厚膜印刷导体布线，印刷导体烧结厚度一般仅十微米左右厚。若要该电路基板布线通过较大电流，则必须加宽导体布线，但加宽导体布线，将使布线密度及组装密度下降，影响到***的小型化的初衷。因此现有的多层陶瓷基板仅适用于功率不大的电路产品，而对于功率较大的电路产品如电源模块、较大功率的平面变压器及通过较大电流的布线基板等就不适合用厚膜多层布线导体。
发明内容
针对上述不足，本发明提供一种高载流能力多层陶瓷基板，通过连续冲槽在生瓷片上形成连续贯通槽，在所述连续贯通槽内填充导体进行布线，大大增加了导体布线厚度，使多层陶瓷基板的载流能力明显增强，从而使得更多较大功率电路产品可以采用多层布线陶瓷基板实现小型化、平面化和集成化，提高了该类电路产品的集成度。
本发明为了实现上述目的，采用以下技术方案：
一种高载流能力多层陶瓷基板，包含层叠体，所述层叠体由生瓷片叠压而成，所述生瓷片上设有用于填充导体浆料的连续贯通槽。本发明在生瓷片上连续冲槽形成连续贯通槽，同时在所述的连续贯通槽中进行导体布线可使布线导体的厚度达到生瓷片烧结后的厚度，导体厚度明显比印刷膜厚增加很多，使得多层陶瓷基板的载流能力大大提高。
进一步的，所述连续贯通槽是通过激光或机械冲槽的方式在生瓷片上连续冲孔形成的连续贯通槽，所述冲槽所用的冲头为方形冲头或圆形冲头。可以理解的是，这里方形冲头的边长或圆形冲头的直径不作具体的限定，根据生瓷片的大小及所需的载流能力的大小选择。
优选的，采用所述方形冲头连续冲槽的步进距离为所述方形冲头边长的0.8～0.95倍；采用所述圆形冲头连续冲槽的步进距离为所述圆形冲头直径的1/6～1/2。
进一步的，所述连续贯通槽为连续直线贯通槽或连续弯曲贯通槽。
优选的，所述连续直线贯通槽为布线长度≤10mm的连续直线贯通槽或布线长度＞10mm的连续直线贯通槽，所述连续弯曲贯通槽为方形螺旋贯通槽或圆形螺旋贯通槽。
更优选的，所述布线长度≤10mm的连续直线贯通槽采用一次连续冲槽形成，所述布线长度＞10mm的连续直线贯通槽和所述连续弯曲贯通槽采用两次分段冲槽形成，其中，所述的一次冲槽过程为连续冲槽形成连续贯通槽；所述的两次分段冲槽为第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，干燥后，在第一次分段冲槽形成的相邻贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续直线或弯曲贯通槽。在需要弯曲布线的区域因布线区域生瓷片失去约束取放时难以操作，本发明采用两次分段冲槽可以实现生瓷片中螺旋导体布线等各种弯曲结构导体布线。
本发明的另一个目的在于提供一种高载流能力多层陶瓷基板的制作方法，包括生瓷工序、布线工序、层叠工序和烧成工序，所述布线工序包括生瓷片连续冲槽工序和填槽布线工序。
进一步的，所述生瓷工序为将陶瓷浆料流延形成生瓷片；
所述层叠工序为将布线完成的陶瓷层对位叠片，得到陶瓷层叠体；
所述的烧成工序为将陶瓷层叠体烧制成多层陶瓷基板。
进一步的，所述填槽布线工序为利用掩模版用导体浆料对生瓷片的连续贯通槽进行填槽布线。
优选的，所述掩模版为生瓷片背膜或金属薄片，所述掩模版的透漏位置与所述生瓷片的贯通槽位置相同。以背膜替代掩膜板，用导体浆料进行填槽布线，不需另外制作掩膜板，同时掩模版的透漏位置与生瓷片连续贯通槽位置相同，省去了掩膜板与生瓷片的对位工序，实现了不需掩膜板和印刷网版制作多层陶瓷基板。
与现有技术相比，本发明具有以下有益效果：
1、现有的多层陶瓷基板布线通常采用厚膜印刷工艺形成，布线导体烧结厚度仅十几微米，而本发明采用连续冲槽的形式在生瓷片上形成的连续贯通槽中进行导体布线可使布线导体的厚度达到生瓷片烧结后的厚度(常用生瓷片烧结厚度一般为0.1～0.3mm)，导体厚度明显比印刷膜厚增加很多。因此，采用本发明的制作方法制得的多层陶瓷基板其电流载流能力大大提高。
2、现有技术中通常用金属薄片等制作掩膜板用于生瓷片导体布线。本发明中可以以背膜替代掩膜板，用导体浆料进行填槽布线，不需另外制作掩膜板，同时掩模版的透漏位置与生瓷片连续贯通槽位置相同，省去了掩膜板与生瓷片的对位工序，实现了不需掩膜板和印刷网版制作多层陶瓷基板。
3、当生瓷片需要弯曲布线时，弯曲布线因布线区域生瓷片失去约束取放时难以操作。本发明采用两次分段冲槽实现生瓷片中螺旋导体布线等各种弯曲结构导体布线。
附图说明
图1为本发明圆形冲头连续冲槽时贯通槽的最窄处H与最宽处D的生瓷片俯视图；
图2为本发明实施例1中一次连续冲槽形成贯通槽的生瓷片的立体结构示意图；
图3为本发明实施例1中利用背膜填槽的生瓷片结构示意图；
图4为本发明实施例1中去除背膜后完成填槽的生瓷片结构示意图；
图5为本发明实施例1中生瓷片加工形成层叠体的流程示意图；
图6为本发明实施例2中两次分段冲槽中第一次冲槽后生瓷片的俯视图；
图7为本发明实施例2中两次分段冲槽完成后生瓷片的俯视图；
图8为本发明实施例3中两次分段冲槽完成后生瓷片的俯视图。
图中：1.生瓷片，2.连续贯通槽，3.背膜，4.导体浆料，L1.第一层生瓷片，L2.第二层生瓷片，L3.第三层生瓷片，H.连续贯通槽最窄宽度，D.连续贯通槽最宽宽度，A.层叠体，B.层叠体A的剖面。
具体实施方式
本发明公开了一种高载流能力多层陶瓷基板，包含层叠体，所述层叠体由生瓷片叠压而成，所述生瓷片上设有用于填充导体浆料的连续贯通槽。本发明在生瓷片上连续冲槽形成连续贯通槽，同时在所述的连续贯通槽中进行导体布线可使布线导体的厚度达到生瓷片烧结后的厚度，导体厚度明显比印刷膜厚增加很多，使得多层陶瓷基板的载流能力大大提高。
所述的连续贯通槽可采用激光或机械连续冲槽形成，连续冲槽所用的冲头可以是方形冲头，也可以是圆形冲头。一般来说，需要进行直导线布线时，连续冲槽选择方形冲头，而圆形冲头既适用于直导线布线，也适用于弯曲导线布线。方形冲头的边长和圆形冲头的直径不做具体限定，可根据具体的设计需要进行选择，在本发明的是实施例中，方形冲头的边长或圆形冲头的直径不作具体限定，可以根据所需生瓷片的尺寸选择。其中方形冲头连续冲槽的步进距离为所述方形冲头边长的0.8～0.95倍；圆形冲头连续冲槽的步进距离为所述圆形冲头直径的1/6～1/2，这里所述的圆形冲头连续冲槽的步进距离与连续贯通槽的边缘平整度有关，具体关系见表1，这里所述的边缘平整度为连续贯通槽的最窄处H与最宽处D的宽度之比，请参阅图1。
表1圆形冲头连续冲槽的步进距离与连续贯通槽的边缘平整度关系
进一步的，连续冲槽在生瓷片上形成的连续贯通槽为连续直线贯通槽或连续弯曲贯通槽，其中，所述连续直线贯通槽为布线长度≤10mm的连续直线贯通槽或布线长度＞10mm的连续直线贯通槽，所述连续弯曲贯通槽为方形螺旋贯通槽或圆形螺旋贯通槽。具体的，所述布线长度≤10mm的连续直线贯通槽采用一次连续冲槽形成，所述布线长度＞10mm的连续直线贯通槽和所述连续弯曲贯通槽均采用两次分段冲槽形成，其中，所述的一次连续冲槽过程为采用方形冲头或圆形冲头连续冲槽形成连续直线贯通槽；所述的两次分段冲槽为第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，干燥后，在第一次分段冲槽形成的相邻的贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续贯通槽。具体的，当采用两次分段冲槽时，若冲槽位置周边没有贯通槽，则冲槽形成的贯通槽的长度为2～10mm；若冲槽位置周边有贯通槽，则冲槽形成的贯通槽的长度≤3mm。
更具体的，进行直导线布线时，当布线导线长度≤10mm时，连续冲槽采用方形冲头或圆形冲头进行一次连续冲槽即可；当布线导线长度＞10mm，连续冲槽采用方形冲头或圆形冲头两次分段冲槽，第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，干燥后，在第一次分段冲槽形成的相邻贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续直线贯通槽。两次分段冲槽贯通槽的长度均为2～5mm，纵向间隔为2～5mm。
当进行弯曲布线时，如方形螺旋布线或圆形螺旋布线，也可以是其他非直线型的布线，采用圆形冲头进行两次分段冲槽，第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，干燥后，在第一次分段冲槽形成的相邻贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续弯曲贯通槽。两次分段冲槽形成的贯通槽的长度均为1～3mm，纵向间隔为1～3mm。
本发明还提供了一种高载流能力多层陶瓷基板的制作方法，其制作流程包括生瓷工序、布线工序、层叠工序和烧成工序。其中，所述生瓷工艺就是采用流延法将陶瓷浆料流延形成生瓷片，这里的制备工艺为本领域常规技术手段，这里不做详细赘述。
所述布线工序包括生瓷片连续冲槽工序和填槽布线工序，所述生瓷片连续冲槽工序为将生瓷片连续冲槽在所述生瓷片上形成连续贯通槽，所述填槽布线工序是待生瓷片连续冲槽完成后，利用掩模版用导体浆料进行填槽布线，此时掩模版的透漏位置与生瓷片连续贯通槽的位置相同，当生瓷片带有背膜时，可以用背膜替代掩模版，此时不需制作掩膜板，同时掩模版的透漏位置与生瓷片连续贯通槽的位置相同，省去了掩膜板与生瓷片的对位工序，实现了不需掩膜板和印刷网版制作多层陶瓷基板；当生瓷片不带背膜时，则可用金属薄片制作掩模版进行填槽布线。
所述的层叠工序和烧成工序均为本领域的常规技术手段，在本发明中，所述层叠工序是将填槽完成后的生瓷片依次对位叠层，热压，热切得到生瓷坯。其中，热压温度为62℃～68℃，热压压力为3000psi～3800psi，时间约8～12min。
所述烧成工序是将热压并热切后的生瓷坯放入烧结炉中排胶、共烧。其中，排胶升温速率为0.8～2℃/min；烧结升温速率为4～8℃/min，烧结峰温为850～860℃，峰温保温时间为10～17min，降温速率为5～10℃/min。共烧后进行表面后印制和烧结，经激光划片切成所需形状，检验合格后即为成品。
下面结合具体的实施例和附图对本发明的技术方案做进一步清楚完整的说明。
实施例1：采用LTCC(低温共烧陶瓷)瓷带制作高载流能力的直导线的基板。在本实施例中，直导线的布线长度≤10mm。将流延成型的生瓷片1采用边长为0.3mm的方形冲头通过一次连续冲槽形成如图2所示的连续贯通槽2，在本实施例中，生瓷片1覆有背膜3，背膜3的透漏位置与连续贯通槽2的位置相同，然后用导体浆料4进行填槽，烘干后，去除背膜3如图3所示，得到填充有导体浆料4的生瓷片1，如图4所示，在生瓷片1上印制电极及导线。待导体干燥后，取三层生瓷片L1、L2、L3依次进行对位叠层、热压、热切形成层叠体A，如图6所示，图5中B为层叠体A的截面剖视图。在本实施例中，热压温度为65℃，热压压力为3200psi，时间约10min。然后放入烧结炉中排胶、共烧。在本实施例中，排胶升温速率为1.2℃/min，烧结升温速率为6℃/min，烧结峰温为855℃，峰温保温时间为15min，降温速率为8℃/min。共烧后进行表面导体后印制和烧结，经激光划片切成所需形状，检验合格后制得高载流能力的直导线的基板。
实施例2：采用LTCC生瓷带制作高载流能力的方形螺旋导线的基板。将流延成型的生瓷片采用直径为0.1mm的圆形冲头通过两次分段冲槽形成连续方形螺旋贯通槽，在本实施例中圆形冲头的步进距离选择为圆形冲头直径的1/2(相对于边缘平整度H/D＝86.6％)。进行第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，如图6所示，干燥后，在第一次分段冲槽形成的相邻贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续方形螺旋贯通槽，如图7所示，然后印制电极及导线等。干燥后，将各层生瓷片依次进行对位叠层、热压、热切形成层叠体，在本实施例中，热压温度为62℃，热压压力为3000psi，时间约8min。经热切后，将所述层叠体置于烧结炉中排胶、共烧。排胶升温速率为0.8℃/min，烧结升温速率为4℃/min，烧结峰温为850℃，峰温保温时间为10min，初始降温速率为5℃/min。共烧后进行表面导体后印制和烧结，经激光划片切成所需形状，检验合格后制成高载流能力的方形螺旋导线的基板。
实施例3：采用LTCC生瓷带制作高载流能力的圆形螺旋导线的基板。将流延成型的生瓷片采用直径为0.4mm的圆形冲头通过两次分段冲槽形成连续圆形螺旋贯通槽，在本实施例中圆形冲头的步进距离选择为圆形冲头直径的1/4(相对于边缘平整度H/D＝96.8％)，进行第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，干燥后，在第一次分段冲槽形成的相邻贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续圆形螺旋贯通槽，如图8所示，然后印制电极及导线等。干燥后，将各层生瓷片依次进行对位叠层、热压、热切形成层叠体，在本实施例中，热压温度为68℃，热压压力为3800psi，时间约12min。经热切后，烧结炉中排胶、共烧。排胶升温速率为2℃/min；烧结升温速率为8℃/min，烧结峰温为860℃，峰温保温时间为17min，初始降温速率为10℃/min。共烧后进行表面导体后印制和烧结，经激光划片切成所需形状，检验合格后制得高载流额能力的圆形螺旋导线的基板。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的替换方式，都包含在本发明的保护范围之内。

Claims (7)

1.一种高载流能力多层陶瓷基板，包含层叠体，所述层叠体由生瓷片叠压而成，其特征在于：所述生瓷片上设有用于填充导体浆料的连续贯通槽，所述连续贯通槽为连续直线贯通槽或连续弯曲贯通槽，所述连续直线贯通槽为布线长度≤10mm的连续直线贯通槽或布线长度＞10mm的连续直线贯通槽，所述连续弯曲贯通槽为方形螺旋贯通槽或圆形螺旋贯通槽；
其中，所述布线长度≤10mm的连续直线贯通槽采用一次连续冲槽形成，所述布线长度＞10mm的连续直线贯通槽和所述连续弯曲贯通槽采用两次分段冲槽形成，其中，所述的一次连续冲槽为连续冲槽形成连续贯通槽；所述的两次分段冲槽为第一次分段冲槽在生瓷片上形成若干间隔的贯通槽，用导体浆料填槽，干燥后，在第一次分段冲槽形成的相邻贯通槽的间隔处进行第二次分段冲槽，然后用导体浆料填槽，干燥，形成整体的连续直线或弯曲贯通槽。
2.如权利要求1所述的高载流能力多层陶瓷基板，其特征在于：所述连续贯通槽是通过激光或机械冲槽的方式在生瓷片上连续冲孔形成的连续贯通槽，所述冲槽所用的冲头为方形冲头或圆形冲头。
3.如权利要求2所述的高载流能力多层陶瓷基板，其特征在于：采用所述方形冲头连续冲槽的步进距离为所述方形冲头边长的0.8~0.95倍；采用所述圆形冲头连续冲槽的步进距离为所述圆形冲头直径的1/6~1/2。
4.一种如权利要求1~3任一项所述高载流能力多层陶瓷基板的制作方法，包括生瓷工序、布线工序、层叠工序和烧成工序，其特征在于：所述布线工序包括生瓷片连续冲槽工序和填槽布线工序。
5.如权利要求4所述的制作方法，其特征在于：所述生瓷工序为将陶瓷浆料流延形成生瓷片；
所述层叠工序为将布线完成的陶瓷层对位叠片，得到陶瓷层叠体；
所述的烧成工序为将陶瓷层叠体烧制成多层陶瓷基板。
6.如权利要求4所述的制作方法，其特征在于：所述填槽布线工序为利用掩模版用导体浆料对生瓷片的连续贯通槽进行填槽布线。
7.如权利要求6所述的制作方法，其特征在于：所述掩模版为生瓷片背膜或金属薄片，所述掩模版的透漏位置与所述生瓷片的贯通槽位置相同。
CN201811115460.3A 2018-09-25 2018-09-25 高载流能力多层陶瓷基板及其制作方法 Active CN109119400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811115460.3A CN109119400B (zh) 2018-09-25 2018-09-25 高载流能力多层陶瓷基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811115460.3A CN109119400B (zh) 2018-09-25 2018-09-25 高载流能力多层陶瓷基板及其制作方法

Publications (2)

Publication Number Publication Date
CN109119400A CN109119400A (zh) 2019-01-01
CN109119400B true CN109119400B (zh) 2024-04-09

Family

ID=64856112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811115460.3A Active CN109119400B (zh) 2018-09-25 2018-09-25 高载流能力多层陶瓷基板及其制作方法

Country Status (1)

Country Link
CN (1) CN109119400B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743787B (zh) * 2022-03-29 2023-11-21 中国电子科技集团公司第四十三研究所 可拆分ltcc平面变压器的制作方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09300331A (ja) * 1996-05-20 1997-11-25 Murata Mfg Co Ltd セラミック積層体の製造方法
US5785879A (en) * 1991-10-25 1998-07-28 Tdk Corporation Multilayer ceramic parts and method for making
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
JPH1140943A (ja) * 1997-07-17 1999-02-12 Ngk Spark Plug Co Ltd セラミック成形体の製造方法
JP2000353872A (ja) * 1999-06-11 2000-12-19 Denso Corp 回路基板およびその製造方法
JP2002127126A (ja) * 2000-10-20 2002-05-08 Sumitomo Metal Electronics Devices Inc セラミックグリーンシートの孔打ち抜き方法
SE0301134D0 (sv) * 2002-11-19 2003-04-16 Samsung Electro Mech Keramiskt flerskiktssubstrat och förfarande för tillverkning av detsamma
JP2003174311A (ja) * 2001-09-27 2003-06-20 Kyocera Corp チップアンテナの製造方法
JP2004104079A (ja) * 2002-07-15 2004-04-02 Murata Mfg Co Ltd セラミック多層回路基板及びその製造方法
JP2004214450A (ja) * 2003-01-06 2004-07-29 Hitachi Metals Ltd 配線基板及びその製造方法
JP2004248423A (ja) * 2003-02-14 2004-09-02 Toyota Motor Corp 積層物体の製造装置と製造方法
JP2007059863A (ja) * 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2010221333A (ja) * 2009-03-24 2010-10-07 Ngk Spark Plug Co Ltd シート状物の穿孔装置および配線基板の製造方法
JP2011255501A (ja) * 2011-08-22 2011-12-22 Takeshi Yano パンチング装置およびパンチングシステム
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法
CN209544334U (zh) * 2018-09-25 2019-10-25 中国电子科技集团公司第四十三研究所 高载流能力多层陶瓷基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5785879A (en) * 1991-10-25 1998-07-28 Tdk Corporation Multilayer ceramic parts and method for making
JPH09300331A (ja) * 1996-05-20 1997-11-25 Murata Mfg Co Ltd セラミック積層体の製造方法
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
JPH1140943A (ja) * 1997-07-17 1999-02-12 Ngk Spark Plug Co Ltd セラミック成形体の製造方法
JP2000353872A (ja) * 1999-06-11 2000-12-19 Denso Corp 回路基板およびその製造方法
JP2002127126A (ja) * 2000-10-20 2002-05-08 Sumitomo Metal Electronics Devices Inc セラミックグリーンシートの孔打ち抜き方法
JP2003174311A (ja) * 2001-09-27 2003-06-20 Kyocera Corp チップアンテナの製造方法
JP2004104079A (ja) * 2002-07-15 2004-04-02 Murata Mfg Co Ltd セラミック多層回路基板及びその製造方法
SE0301134D0 (sv) * 2002-11-19 2003-04-16 Samsung Electro Mech Keramiskt flerskiktssubstrat och förfarande för tillverkning av detsamma
JP2004214450A (ja) * 2003-01-06 2004-07-29 Hitachi Metals Ltd 配線基板及びその製造方法
JP2004248423A (ja) * 2003-02-14 2004-09-02 Toyota Motor Corp 積層物体の製造装置と製造方法
JP2007059863A (ja) * 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2010221333A (ja) * 2009-03-24 2010-10-07 Ngk Spark Plug Co Ltd シート状物の穿孔装置および配線基板の製造方法
JP2011255501A (ja) * 2011-08-22 2011-12-22 Takeshi Yano パンチング装置およびパンチングシステム
WO2013141339A1 (ja) * 2012-03-23 2013-09-26 株式会社村田製作所 多層配線基板およびその製造方法
CN209544334U (zh) * 2018-09-25 2019-10-25 中国电子科技集团公司第四十三研究所 高载流能力多层陶瓷基板

Also Published As

Publication number Publication date
CN109119400A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
US5302219A (en) Method for obtaining via patterns in ceramic sheets
KR101113443B1 (ko) 패치 안테나 및 무선통신 모듈
WO2015129340A1 (ja) セラミック基板およびモジュール部品の製造方法
KR100462499B1 (ko) 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치
CN109119400B (zh) 高载流能力多层陶瓷基板及其制作方法
CN113103415B (zh) 一种大尺寸内埋腔体结构ltcc基板的制造方法
US7240424B2 (en) Method of laminating low temperature co-fired ceramic (LTCC) Material
KR20030074582A (ko) 초고주파 다층회로 구조 및 제작 방법
CN101378623A (zh) 具有内埋孔穴的多层陶瓷基板及其制造方法
US20040028888A1 (en) Three dimensional multilayer RF module having air cavities and method fabricating same
KR20110028144A (ko) 무선통신 모듈 및 그 제조방법
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP6118170B2 (ja) 多層セラミック基板およびその製造方法
JPH08264946A (ja) セラミック多層基板及びその製造方法
KR100946017B1 (ko) 세라믹 기판의 제조 방법
JP2009111239A (ja) 積層セラミック基板および積層セラミック基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
JP2006237166A (ja) ガラスセラミック基板の製造方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JPH0555045A (ja) チツプインダクタおよびその製造方法
KR100513348B1 (ko) 에어전극패턴을 갖는 칩 부품 및 그 제조방법
JPH06283335A (ja) チップインダクタ及びその製造方法
KR20070099893A (ko) 저온 동시 소성 세라믹 캐패시터
CN115776778A (zh) 一种基于ltcc技术的变频电路基板制作方法及变频电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant