CN110620572B - 晶体管开关电路及其集成电路 - Google Patents

Abstract

本发明提供了一种晶体管开关电路及其集成电路。晶体管开关电路包括：至少两个晶体管M1、M2，所述晶体管M1、M2的栅极连接至第一节点G，所述第一节点G连接至第一电流源，所述晶体管M1、M2的源极连接至第二节点S1；以及，电压跟随器，所述电压跟随器包括晶体管M3和第二电流源，所述晶体管M3的栅极连接至所述第二节点S1，源极分别连接所述第二电流源。阻性器件R一端连接M3源极，另一端连接所述第一节点G。在本发明提供的晶体管开关电路中，通过在晶体管开关电路中设置电压跟随器，所以控制电流不会通过晶体管M1和M2，避免了控制电流在晶体管M1和M2导通时在开关两端产生压降，如此一来，可以降低由于***本身结构不良导致的信号误差，有利于提高信号传输的准确性。

Description

晶体管开关电路及其集成电路

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管开关电路及其集成电路。

背景技术

在半导体集成电路中，晶体管被常用于构成电路开关。即，通过控制晶体管的导通或关断，以实现电路开关的打开或关闭。具体参考图1所示，图1为现有的一种晶体管开关电路的结构示意图，所述晶体管开关电路包括多个晶体管，分别为晶体管M1和晶体管M2。其中，所述晶体管的栅极连接至一电流源，用于为所述晶体管提供栅极电压。

如图1所示，现有的晶体管开关电路中，通常还会在晶体管的栅极和源极之间连接一电阻R，如此电流源的电流流过所述电阻R产生栅-源间的电压，以控制晶体管M1和M2的开通和闭合。

然而，由于所述电阻R的一端是连接在所述晶体管的源极，基于此，当所述晶体管导通时，则流经所述电阻R的电流还会进一步流过所述晶体管，如此即会使得晶体管的漏极端(即，漏极端A和漏极端B)存在压降，进而会引起信号偏差。

发明内容

本发明的一个目的在于提供一种晶体管开关电路及其集成电路，以解决现有的晶体管开关电路由于控制电流流过而导致压降的问题。

为解决上述技术问题，根据本发明的第一方面，提供一种晶体管开关电路，包括：

至少两个晶体管M1、M2，所述晶体管M1、M2的栅极连接至第一节点G，所述第一节点G连接至第一电流源，所述晶体管M1、M2的源极连接至第二节点S1；以及，

电压跟随器，所述电压跟随器包括晶体管M3和第二电流源，所述晶体管M3的栅极连接至所述第二节点S1，源极所述第二电流源。阻性器件连接至第一节点G和M3的源极。

可选的，对于所述的晶体管开关电路，所述晶体管M3的漏极接高电压V2+。

可选的，对于所述的晶体管开关电路，还包括阻性器件，连接在所述第一节点G和所述晶体管M3的源极之间。

可选的，对于所述的晶体管开关电路，所述阻性器件包括电阻，所述电阻连接在所述第一节点G和所述晶体管M3的源极之间。

可选的，对于所述的晶体管开关电路，所述阻性器件包括晶体管M4，所述晶体管M4的栅极和漏极连接，并进一步连接至所述第一节点，所述晶体管M4的源极连接至所述晶体管M3的源极。

可选的，对于所述的晶体管开关电路，所述晶体管M1、M2、M3为相同导电类型的晶体管。

可选的，对于所述的晶体管开关电路，所述晶体管为N型晶体管，所述第一电流源接高电压V1+，所述第二电流源接低电压V-。

可选的，对于所述的晶体管开关电路，所述晶体管为P型晶体管，所述第一电流源接低电压V1-，所述第二电流源接高电压V+。

可选的，对于所述的晶体管开关电路，电压V2+和电压V1+相同，由同一电压源产生，或者由不同的电压源产生；或者电压V2+和电压V1+不相同，由不同的电压源产生；

电压V2-和电压V1-相同，由同一电压源产生，或者由不同的电压源产生；或者电压V2-和电压V1-不相同，由不同的电压源产生。

根据本发明的第二方面，提供一种半导体集成电路，包括所述的晶体管开关电路。

在本发明提供的晶体管开关电路中，通过在晶体管开关电路中设置电压跟随器，所以控制电流不会通过晶体管M1和M2，因而不在晶体管M1和M2导通时产生压降，如此一来，可以降低由于***本身结构不良导致的信号误差，有利于提高信号传输的准确性。

附图说明

图1是现有的晶体管开关电路的结构示意图；

图2为本发明实施例一中的晶体管开关电路的结构示意图；

图3为本发明实施例二中的晶体管开关电路的结构示意图；

图4为本发明实施例三中的晶体管开关电路的结构示意图。

其中，附图标记如下：

M1-晶体管；

M2-晶体管；

M3-晶体管；

M4-晶体管；

R-电阻；

I1-第一电流源；

I2-第二电流源；

G-第一节点；

S1-第二节点；

S3-第三节点。

具体实施方式

以下结合附图和具体实施例对本发明提出的晶体管开关电路及其集成电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图2为本发明实施例一中的晶体管开关电路的结构示意图，如图2所示，所述晶体管开关电路包括：两个晶体管M1、M2和电压跟随器，所述电压跟随器连接在所述晶体管M1、M2的栅极和源极之间。

具体的，所述晶体管M1、M2在本发明中作为开关管。

进一步的，所述晶体管M1、M2对的数量不限于各1个。

如图2所示，所述晶体管M1、M2的栅极连接至第一节点G，所述第一节点G连接至第一电流源I1，所述晶体管M1、M2的源极连接至第二节点S1。以及，所述电压跟随器连接在所述第一节点G和所述第二节点S1之间，所述电压跟随器包括晶体管M3和第二电流源I2，所述晶体管M3的栅极连接至所述第二节点S1，源极连接至所述第二电流源，阻性器件连接第一节点G和M3源极，在第三节点S3处交汇。

具体而言，所述第一电流源I1通过阻性器件为所述晶体管M1和M2的栅极施加电压，当所述晶体管其栅极与源极之间的电压差达到晶体管的阈值电压时，则所述晶体管导通。

以及，本实施例的晶体管开关电路中，通过在晶体管M1和M2的栅极和源极之间连接电压跟随器，所述电压跟随器还连接至第二电流源I2，从而使得所述电压跟随器在所述第一电流源I1和所述第二电流源I2之间即可构成回路。如此一来，由所述第一电流源I1对应生成的控制电流即能够在该电压跟随器中第二电流源I2中泄放。避免了由于控制电流流过晶体管而导致晶体管在漏极端存在电压偏差的问题。

进一步的，可以根据所述晶体管的类型，选取对应的第一电流源I1和第二电流源I2。本实施例中，所述晶体管为N型晶体管。

继续参考图2所示，其中，所述晶体管M1和所述晶体管M2为相同的导电类型。即，本实施例中，所述晶体管M1和所述晶体管M2均为N型晶体管。基于此，则在控制所述第一节点G和所述第二节点S1之间的电压差时，即能够同时控制所述晶体管M1和晶体管M2的导通和关断。

如上所述，所述电压跟随器中的控制电流并不会流经所述晶体管M1和晶体管M2，相应的会使晶体管M1的漏极端A和晶体管M2的漏极端B不会存在电压偏差。

继续参考图2所示，所述电压跟随器的所述晶体管M3的漏极接高电压V2+。

其中，所述晶体管M3和所述晶体管M1、M2为相同的导电类型。本实施例中，所述晶体管M1、M2和所述晶体管M3均为N型晶体管。

进一步的，所述晶体管开关电路还包括阻性器件，具体在本实施例中，包括电阻R，所述电阻R连接在所述第一节点G和所述第二电流源I2之间。即，本实施例中，也可以由所述第一电流源I1、所述电阻和所述第二电流源I2构成电压跟随器中的一个电流回路，因此电压跟随器中的控制电流能够被泄放。其中，所述电阻R的阻值可以根据实际需求对应调整，此处不做限制。

具体而言，本实施例中，当接通所述第一电流源I1时，第一节点G施加高电压，则通过所述第一节点G相应的提高了晶体管M1和晶体管M2的栅极电压，并可使晶体管M1和晶体管M2其栅极和源极之间的电压差均超出阈值电压，从而使得晶体管M1和晶体管M2导通；以及，通过所述电压跟随器，所述控制电流能够被泄放。

电流源I1从高电压V1+流出，电流源I2流进低电压V-。V1+和V2+可以相同，也可以不同，例如是由不同的电压源产生，当相同时，也可以由同一电压源产生。

实施例二

与实施例一的区别在于，本实施例的晶体管开关电路中，其阻性器件包括晶体管M4。

图3为本发明实施例二中的晶体管开关电路的结构示意图，如图3所示，本实施例中，所述电压跟随器中的阻性器件为晶体管M4，所述晶体管M4的栅极和漏极连接，并进一步连接至所述第一节点G，所述晶体管M4的源极连接至所述第二电流源I2。

其中，所述晶体管M4可以为N型晶体管，也可以为P型晶体管。本实施例中，即以所述晶体管M4为N型晶体管为例进行说明。

需要说明的是，实施例一中的阻性器件包括电阻R，本实施例中的阻性器件包括晶体管M4。然而应当认识到，在实际的应用中可以根据实际电路，调整阻性器件的类型和数量。例如，阻性器件可以包括一个或多个电阻R，或者也可以包括一个或多个晶体管M4，又或者也可以同时包括电阻和晶体管M4等。

实施例三

与实施例一的区别在于，本实施例中的晶体管为P型晶体管。以下参考图4，对本实施例中的晶体管开关电路进行详细说明。

图4为本发明实施例三中的晶体管开关电路的结构示意图，如图4所示，本实施例中的晶体管M1和晶体管M2均为P型晶体管。所述第一电流源I1接低电压V1-，以为所述晶体管M1和所述晶体管M2提供低电平的栅极电压。以及，所述第二电流源I2则接高电压V+。

具体而言，当所述第一电流源I1不接通时，此时晶体管M1和晶体管M2其栅极电压(即，第一节点G的电压)与源极电压的电压差未超出阈值电压，所述晶体管M1和晶体管M2不导通。以及，当所述第一电流源I1接通为所述第一节点G施加电压时，所述晶体管M1和晶体管M2的栅极电压下降，并可使晶体管其栅极电压和源极电压之间的电压差超出阈值电压，则所述晶体管M1和晶体管M2导通。

继续参考图4所示，与实施例一类似的，所述电压跟随器包括晶体管M3和电阻。其中，所述晶体管M3的导电类型与所述晶体管的导电类型相同，均为P型晶体管。M3的漏极接低电压V2-。V2-和V1-可以相同，也可以不同，例如是由不同的电压源产生，当相同时，也可以由同一电压源产生。

此外，需要说明的是，本实施例中的阻性器件包括电阻R，然而结合实施例一和实施例二所述的，所述阻性器件中的电阻R还可以利用晶体管M4代替，或者，所述阻性器件还可以同时包括电阻R和晶体管M4。

实施例四

本发明实施例还提供一种集成电路，包括所述的晶体管开关电路。

在本发明提供的晶体管开关电路中，通过在晶体管开关电路中设置电压跟随器，所以控制电流不会通过晶体管M1和M2，因而不在晶体管M1和M2导通时产生压降，如此一来，可以降低由于***本身结构不良导致的信号误差，有利于提高信号传输的准确性。

基于此，在将本发明提供的晶体管开关电路应用于半导体集成电路中时，即相应的可以提高所述半导体集成电路的稳定性，提升半导体集成电路其信号传输的准确性。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

Claims (9)

1.一种晶体管开关电路，其特征在于，包括：

至少两个晶体管M1、M2，所述晶体管M1、M2的栅极连接至第一节点G，所述第一节点G连接至第一电流源，所述晶体管M1、M2的源极连接至第二节点S1；以及，

电压跟随器，所述电压跟随器包括晶体管M3和第二电流源，所述晶体管M3的栅极连接至所述第二节点S1，源极连接至所述第二电流源；所述晶体管M1、M2、M3为相同导电类型的晶体管。

2.如权利要求1所述的晶体管开关电路，其特征在于，所述晶体管M3的漏极接高电压V2+或者低电压V2-。

3.如权利要求1所述的晶体管开关电路，其特征在于，所述晶体管开关电路还包括阻性器件，连接在所述第一节点G和所述晶体管M3的源极之间。

4.如权利要求3所述的晶体管开关电路，其特征在于，所述阻性器件包括电阻，所述电阻连接在所述第一节点G和所述晶体管M3的源极之间。

5.如权利要求3所述的晶体管开关电路，其特征在于，所述阻性器件包括晶体管M4，所述晶体管M4的栅极和漏极连接，并进一步连接至所述第一节点G，所述晶体管M4的源极连接至所述晶体管M3的源极。

6.如权利要求2所述的晶体管开关电路，其特征在于，所述晶体管为N型晶体管，所述第一电流源接高电压V1+，所述第二电流源接低电压V-。

7.如权利要求2所述的晶体管开关电路，其特征在于，所述晶体管为P型晶体管，所述第一电流源接低电压V1-，所述第二电流源接高电压V+。

8.如权利要求6或7所述的晶体管开关电路，其特征在于，电压V2+和电压V1+相同，由同一电压源产生，或者由不同的电压源产生；或者电压V2+和电压V1+不相同，由不同的电压源产生；

电压V2-和电压V1-相同，由同一电压源产生，或者由不同的电压源产生；或者电压V2-和电压V1-不相同，由不同的电压源产生。

9.一种集成电路，其特征在于，包括如权利要求1~8任一项所述的晶体管开关电路。