CN110619842A - 一种发光驱动电路、显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种发光驱动电路、显示面板和显示装置，该发光驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第一电容。本发明设置发光驱动电路包括六个晶体管和一个电容通过对六个晶体管以及一个电容连接关系的设置，在确保发光驱动电路能够输出控制像素驱动电路准确进入发光阶段的使能信号的同时，相对于现有技术减少了发光驱动电路中晶体管以及电容的数量，减小了发光驱动电路占据显示面板非显示区的空间，有利于显示面板窄边框的实现，降低了显示面板的成本。

Description

一种发光驱动电路、显示面板和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种发光驱动电路、显示面板和显示装置。

背景技术

有机发光显示器是当今显示器研究领域的热点之一，与液晶显示器相比，有机发光显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。

有机发光显示面板上不仅包括有机发光二极管(Organic Light EmittingDiode，OLED)，还包括能够为OLED持续点亮提供条件的像素驱动电路。为确保像素驱动电路能够驱动OLED正常发光，需要在不同阶段为像素驱动电路提供对应电平值的栅极驱动信号和使能信号。一般情况下，栅极驱动信号由显示面板的非显示区设置的栅极驱动电路提供，使能信号由显示面板的非显示区设置的发光驱动电路提供。发光驱动电路一般包括11个薄膜晶体管和3个电容，需要占用非显示区较大的布局空间，不利于显示面板窄边框的实现。

发明内容

本发明提供一种发光驱动电路、显示面板和显示装置，以减小发光驱动电路占据显示面板的非显示区的空间，有利于显示面板窄边框的实现。

第一方面，本发明实施例提供了一种发光驱动电路，包括：

第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第一电容；

所述第一晶体管的控制端与所述第三晶体管的第二端电连接，所述第一晶体管的第一端接入第一电源信号，所述第一晶体管的第二端作为所述发光驱动电路的使能信号输出端；

所述第二晶体管控制端与所述第五晶体管的第二端电连接，所述第二晶体管的第一端与所述第一晶体管的第二端电连接，所述第二晶体管的第二端接入第二电源信号；

所述第三晶体管的控制端与所述第二晶体管的控制端电连接，所述第三晶体管的第一端与所述第一晶体管的第一端电连接，所述第三晶体管的第二端与所述第一晶体管的控制端电连接；

所述第四晶体管的控制端与所述第五晶体管的控制端电连接，所述第四晶体管的第一端与所述第三晶体管的第二端电连接，所述第四晶体管的第二端与所述第六晶体管的第二端电连接；

所述第五晶体管的控制端作为所述发光驱动电路的第一时钟信号输入端；

所述第六晶体管的控制端作为所述发光驱动电路的第二时钟信号输入端，所述第六晶体管的第一端与所述第二晶体管的控制端电连接，所述第六晶体管的第二端与所述第二晶体管的第二端电连接；

所述第一电容的第一端与所述第一晶体管的第一端电连接，所述第一电容的第二端与所述第一晶体管的控制端电连接。

具体地，所述第一晶体管至所述第六晶体管均为P型晶体管或所述第一晶体管至所述第六晶体管均为N型晶体管。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括显示区和围绕所述显示区设置的非显示区以及位于所述非显示区的多级本发明任意实施例所述的发光驱动电路。

具体地，该显示面板还包括位于所述非显示区的多级栅极驱动电路，第n级所述栅极驱动电路的栅极驱动信号输出端与第n级所述发光驱动电路的第一时钟信号输入端电连接，第n+4级所述栅极驱动电路的栅极驱动信号输出端与第n级所述发光驱动电路的第二时钟信号输入端电连接；其中，n为正整数。

具体地，该显示面板还包括：

位于所述显示区的阵列排布的像素驱动电路，

所述第n+2级栅极驱动电路与第n行所述像素驱动电路电连接。

具体地，所述发光驱动电路和与该所述发光驱动电路电连接的栅极驱动电路位于所述显示面板一侧的非显示区。

具体地，该显示面板还包括多条使能信号线和一组发光驱动电路，所述一组发光驱动电路位于所述显示区一侧的非显示区；

所述发光驱动电路的使能信号输出端与所述使能信号线一一对应电连接，所述发光驱动电路通过所述使能信号输出端向对应的所述使能信号线输出使能信号。

具体地，该显示面板还包括多条使能信号线和两组发光驱动电路，所述两组发光驱动电路分别位于所述显示区两侧相对设置的非显示区；

位于不同侧所述非显示区的两所述发光驱动电路的使能信号输出端通过一所述使能信号线电连接，与同一所述使能信号线电连接的所述发光驱动电路通过所述使能信号输出端向该所述使能信号线同步输出使能信号。

具体地，该显示面板还包括多条栅极驱动线和两组级联的栅极驱动电路，所述两组级联的栅极驱动电路分别位于所述显示区两侧相对设置的周边电路区；

位于不同侧所述周边电路区的两所述栅极驱动电路的栅极驱动信号输出端通过一所述栅极驱动线电连接，与同一所述栅极驱动线电连接的所述栅极驱动电路通过所述栅极驱动信号输出端向该所述栅极驱动线同步输出栅极驱动信号。

第三方面，本发明实施例还提供了一种显示装置，包括本发明实施例任一所述的显示面板。

本发明的技术方案提供的发光驱动电路包括六个晶体管和一个电容，第一晶体管的控制端与第三晶体管的第二端、第四晶体管的第一端和第一电容的第一端电连接，第一晶体管的第一端接入第一电源信号，并与第一电容的第二端、第三晶体管的第一端、第五晶体管的第一端电连接，第一晶体管的第二端作为发光驱动电路的使能信号输出端，并与第二晶体管的第一端电连接；第二晶体管的控制端与第三晶体管的控制端、第五晶体管的第二端和第六晶体管的第一端电连接，第二晶体管的第二端接入第二电源信号，并与第六晶体管的第二端和第四晶体管的第二端电连接；第四晶体管的控制端作为发光驱动电路的第一时钟信号输入端，并与第五晶体管的控制端电连接；第六晶体管的控制端作为发光驱动电路的第二时钟信号输入端。通过对六个晶体管以及一个电容连接关系的设置，在确保发光驱动电路能够输出控制像素驱动电路准确进入发光阶段的使能信号的同时，相对于现有技术减少了发光驱动电路中晶体管以及电容的数量，减小了发光驱动电路占据显示面板非显示区的空间，有利于显示面板窄边框的实现，降低了显示面板的成本。

附图说明

图1为现有技术提供的一种发光驱动电路的结构示意图；

图2为本发明实施例提供的一种发光驱动电路的结构示意图；

图3为本发明实施例提供的一种发光驱动电路的时序图；

图4为本发明实施例提供的一种显示面板的结构示意图；

图5为本发明实施例提供的一种栅极驱动电路和发光驱动电路的时序图；

图6是本发明实施例提供的另一种显示面板的结构示意图；

图7为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有技术提供的一种发光驱动电路的结构示意图，如图1所示，该发光驱动电路包括11个晶体管3个电容，发光驱动电路还包括起始信号输入端STE、第一信号输入端CK1、第二信号输入端CK2、第一电压信号输入端V1、第二电压信号输入端V2和信号输出端EN。起始信号输入端STE、第一信号输入端CK1和第二信号输入端CK2分别输入起始信号、第一信号和第二信号，第一电压信号输入端V1和第二电压信号输入端V2，第一电压信号输入端V1为发光驱动电路提供高电平的电源信号，第二电压信号输入端V2为发光驱动电路提供低电平的电源信号。信号输出端EN根据起始信号、第一信号和第二信号的时序输出第一电平信号或第二电平信号。

图2为本发明实施例提供的一种发光驱动电路的结构示意图。如图2所示，该发光驱动电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和第一电容C。

第一晶体管M1的控制端11与第三晶体管M3的第二端33电连接，第一晶体管M1的第一端12接入第一电源信号VDD，第一晶体管M1的第二端13作为发光驱动电路的使能信号输出端En。第二晶体管M2的控制端21与第五晶体管M5的第二端53电连接，第二晶体管M2的第一端22与第一晶体管M1的第二端13电连接，第二晶体管M2的第二端23接入第二电源信号VEE。第三晶体管M3的控制端31与第二晶体管M2的控制端21电连接，第三晶体管M3的第一端32与第一晶体管M1的第一端12电连接，第三晶体管M3的第二端33与第一晶体管M1的控制端11电连接。第四晶体管M4的控制端41与第五晶体管M5的控制端51电连接，第四晶体管M4的第一端42与第三晶体管M3的第二端33电连接，第四晶体管M4的第二端43与第六晶体管M6的第二端63电连接。第五晶体管M5的控制端51作为发光驱动电路的第一时钟信号输入端CLK1。第六晶体管M6的控制端61作为发光驱动电路的第二时钟信号输入端CLK2，第六晶体管M6的第一端62与第二晶体管M2的控制端21电连接，第六晶体管M6的第二端63与第二晶体管M2的第二端23电连接。第一电容C的第一端c1与第一晶体管M1的第一端12电连接，第一电容C的第二端c2与第一晶体管M1的控制端11电连接。

图3为本发明实施例提供的一种发光驱动电路的时序图，参照图2和图3，说明发光驱动电路的工作过程。图2中第一至第六晶体管示例性地示出为P型晶体管，对应的时序信号的电平值为低电平时晶体管导通。第一电源信号VDD的电平值为高电平，第二电源信号VEE的电平值为低电平。当显示面板中的像素驱动电路接收的使能信号跳变，配合像素驱动电路的栅极驱动信号和次级栅极驱动信号，匹配像素驱动电路，实现对像素驱动电路的有效驱动。示例性地，当像素驱动电路中的晶体管为P型晶体管时，使能信号的电平值为低电平时像素驱动电路进入发光显示阶段，在下面的描述中均以此种实施方式为例进行说明。

在第一阶段t11，第一时钟信号输入端CLK1输入的第一时钟信号clk1的电平值为低电平，第一时钟信号输入端CLK2输入的第一时钟信号clk2的电平值为高电平，此时第四晶体管M4和第五晶体管M5导通，第六晶体管M6截止。N1点经过第四晶体管M4写入第二电源信号VEE，并将第二电源信号VEE存储到第一电容。第一晶体管M1的控制端11的电平值为低电平，因此第一晶体管M1导通，将第一电源信号VDD经第一晶体管M1输出至发光驱动电路的使能信号输出端En。N2点经过第五晶体管M5写入第一电源信号VDD，控制第二晶体管M2和第三晶体管M3截止。因此在第一阶段t11，发光驱动电路的使能信号输出端En输出的使能信号en的电平值为高电平。

在第二阶段t12，第一时钟信号输入端CLK1输入的第一时钟信号clk1的电平值为高电平，第一时钟信号输入端CLK2输入的第一时钟信号clk2的电平值为低电平，此时第四晶体管M4和第五晶体管M5截止，第六晶体管M6导通。N2点经第六晶体管M6写入第二电源信号VEE，控制第二晶体管M2和第三晶体管M3导通，N1点经第三晶体管M3写入第一电源信号VDD，控制第一晶体管M1截止。第二电源信号VEE经第二晶体管M2输出至发光驱动电路的使能信号输出端En。因此在第二阶段t12，发光驱动电路的使能信号输出端En输出的使能信号en的电平值为低电平。

由上述发光驱动电路的工作原理可知，发光驱动电路的使能信号输出端En根据第一时钟信号clk1和第一时钟信号clk2的电平值在第一阶段t11输出高电平，在第二阶段t12输出低电平，从而使发光驱动电路在第二阶段t12驱动像素驱动电路进入发光显示阶段。

需要说明的是，第一至第六晶体管也可以均为N型晶体管，对应的时序信号的电平值为高电平时晶体管导通，发光驱动电路的使能信号输出端En输出的使能信号en的波形和图3相同。当显示面板中的像素驱动电路接收的使能信号跳变，配合像素驱动电路的栅极驱动信号和次级栅极驱动信号，匹配像素驱动电路，实现对像素驱动电路的有效驱动。

上述的技术方案，发光驱动电路包括六个晶体管和一个电容，第一晶体管的控制端与第三晶体管的第二端、第四晶体管的第一端和第一电容的第一端电连接，第一晶体管的第一端接入第一电源信号，并与第一电容的第二端、第三晶体管的第一端、第五晶体管的第一端电连接，第一晶体管的第二端作为发光驱动电路的使能信号输出端，并与第二晶体管的第一端电连接；第二晶体管的控制端与第三晶体管的控制端、第五晶体管的第二端和第六晶体管的第一端电连接，第二晶体管的第二端接入第二电源信号，并与第六晶体管的第二端和第四晶体管的第二端电连接；第四晶体管的控制端作为发光驱动电路的第一时钟信号输入端，并与第五晶体管的控制端电连接；第六晶体管的控制端作为发光驱动电路的第二时钟信号输入端。通过对六个晶体管以及一个电容连接关系的设置，在确保发光驱动电路能够输出控制像素驱动电路准确进入发光阶段的使能信号的同时，相对于现有技术减少了发光驱动电路中晶体管以及电容的数量，减小了发光驱动电路占据显示面板非显示区的空间，有利于显示面板窄边框的实现，降低了显示面板的成本。

图4为本发明实施例提供的一种显示面板的结构示意图，如图4所示，该显示面板包括显示区10和围绕显示区10设置的非显示区20以及位于非显示区20的多级上述技术方案所述的发光驱动电路。因位于该显示面板的非显示区的发光驱动电路设置六个晶体管和一个电容，减小了发光驱动电路在非显示区的布局空间，从而可以实现显示面板的窄边框设计。

在上述技术方案的基础上，继续参考图4，该显示面板还包括位于非显示区20的多级栅极驱动电路和显示区10阵列排布的像素驱动电路。第n级栅极驱动电路的栅极驱动信号输出端Gout与第n级发光驱动电路的第一时钟信号输入端CLK1电连接，第n+4级栅极驱动电路的栅极驱动信号输出端Gout与第n级发光驱动电路的第二时钟信号输入端CLK2电连接；第n+2级栅极驱动电路与第n行像素驱动电路电连接，第n+2级栅极驱动电路用于为第n行像素驱动电路提供栅极驱动信号，其中，n为正整数。

具体地，如图4所示，显示区10的像素驱动电路阵列排布，示例性地，第一行像素为11、12、13等多个像素，第二行像素为21、22、23等多个像素，以此类推。非显示区20内的每级栅极驱动电路还包括触发信号输入端ST、第三时钟信号输入端CK1和第四时钟信号输入端CK2，第一级栅极驱动电路的触发信号输入端ST用于输入触发信号，以启动栅极驱动电路开始工作，除第一级外其他级的栅极驱动电路的触发信号输入端ST与上一级栅极驱动电路的栅极驱动信号输出端Gout电连接，实现多级栅极驱动电路的级联，使栅极驱动电路能够逐个输出栅极驱动信号。并且，第三级至倒数第三级的栅极驱动电路的栅极驱动信号输出端Gout输出的栅极驱动信号用于驱动显示区10的像素驱动电路。由此可知，次级的发光驱动电路的第一时钟信号输入端CLK1的第一时钟信号比上一级的发光驱动电路的第一时钟信号输入端CLK1的第一时钟信号落后一个脉冲周期。同理，次级的发光驱动电路的第二时钟信号输入端CLK2的第二时钟信号比上一级的发光驱动电路的第二时钟信号输入端CLK2的第二时钟信号落后一个脉冲周期，由此可以实现发光驱动电路逐级输出有效的使能信号，每级发光驱动电路对应一行像素驱动电路，从而可以实现多级发光驱动电路能够为多行像素驱动电路逐行提供使能信号。因此，发光驱动电路可以通过栅极驱动电路进行驱动，实现对显示面板内的像素驱动电路提供使能信号，避免了单独设置驱动信号线以驱动发光驱动电路工作，减少了显示面板的非显示区20内设置驱动发光驱动电路的驱动信号线，有利于显示面板的窄边设计。

示例性地，第一级发光驱动电路EOA1与第一行像素驱动电路电连接，第一级栅极驱动电路GOA1的栅极驱动信号输出端Gout与第一级发光驱动电路EOA1的第一时钟信号输入端CLK1电连接，第二级栅极驱动电路GOA2的栅极驱动信号输出端Gout与第二级发光驱动电路EOA2的第一时钟信号输入端CLK1电连接。而第五级栅极驱动电路GOA5的栅极驱动信号输出端Gout与第一级发光驱动电路EOA1的第二时钟信号输入端CLK2电连接，第六级栅极驱动电路GOA6的栅极驱动信号输出端Gout与第二级发光驱动电路EOA2的第二时钟信号输入端CLK2电连接。第3级栅极驱动电路GOA3的栅极驱动信号输出端Gout输出的栅极驱动信号E1为第一行像素驱动电路提供栅极驱动信号，第四级栅极驱动电路的栅极驱动信号输出端Gout输出的栅极驱动信号E2为第二行像素驱动电路提供栅极驱动信号。因此，第一行像素驱动电路由第三级栅极驱动电路GOA3提供栅极驱动信号E1，由第一级发光驱动电路EOA1提供使能信号En1，以此类推。

图5为本发明实施例提供的一种栅极驱动电路和发光驱动电路的时序图。结合图4和图5，以第一级发光驱动电路EOA1为例进行说明发光驱动电路的工作过程。在说明过程中，发光驱动电路中的晶体管以图2中的P型晶体管为例进行说明，因此图5中的时序信号的电平值为低电平时发光驱动电路中的晶体管导通。像素驱动电路中的晶体管为P型晶体管为例进行说明，使能信号的电平值为低电平时像素驱动电路进入发光显示阶段。

在第一阶段t1，第一级栅极驱动电路GOA1输出低电平，第五级栅极驱动电路GOA5输出高电平，第一级发光驱动电路EOA1的第一时钟信号输入端CLK1输入低电平，第二时钟信号输入端CLK2输入高电平，因此第一级发光驱动电路EOA1输出高电平。在第二阶段t2，第一级栅极驱动电路GOA1输出高电平，第二级栅极驱动电路GOA2输出低电平，第五级栅极驱动电路GOA5输出高电平，第一级发光驱动电路EOA1保持输出高电平，并且第二级发光驱动电路EOA2的第一时钟信号输入端CLK1输入低电平，第二时钟信号输入端CLK2输入高电平，因此第二级发光驱动电路EOA2输出高电平。在第三阶段t3，第三级栅极驱动电路GOA3输出低电平，因此第三级栅极驱动电路GOA3输出的栅极驱动信号E1驱动第一行像素驱动电路进行数据写入阶段，第三级发光驱动电路EOA3输出高电平。以此类推，在第四阶段t4，第四栅极驱动电路GOA4输出低电平，第四级栅极驱动电路GOA4输出的栅极驱动信号E2驱动第二行像素驱动电路进入数据写入阶段，第四级发光驱动电路EOA4输出高电平。在第五阶段t5，第一级栅极驱动电路GOA1输出高电平，第五级栅极驱动电路GOA5输出低电平，此时第一级发光驱动电路EOA1的第一时钟信号输入端CLK1输入高电平，第二时钟信号输入端CLK2输入低电平，因此第一级发光驱动电路EOA1输出低电平，驱动第一行像素驱动电路进入发光阶段，同时第五行像素驱动电路进入数据写入阶段。在第六阶段t6，第二级栅极驱动电路GOA2输出高电平，第六级栅极驱动电路GOA6输出低电平，因此第二级发光驱动电路EOA2输出低电平，驱动第二行像素驱动电路进入发光阶段，同时第六行像素驱动电路进入数据写入阶段。由此可知，栅极驱动电路逐级输出栅极驱动信号，逐行驱动像素驱动电路进入数据写入阶段，发光驱动电路逐级输出使能信号，逐行驱动像素驱动电路进入发光阶段。每行的像素驱动电路先进入数据写入阶段，再进入发光阶段。

需要说明的是，栅极驱动电路的级数比像素驱动电路的行数多四个，其中，第一级、第二级栅极驱动电路和最后两级栅极驱动电路的栅极驱动信号输出端Gout输出的栅极驱动信号不作为像素驱动电路的栅极驱动信号，只为发光驱动电路提供时钟信号。

在上述技术方案的基础上，继续参考图4，发光驱动电路和与该发光驱动电路电连接的栅极驱动电路位于显示面板一侧的非显示区20，示例性地，第一级发光驱动电路EOA1和第一级栅极驱动电路GOA1以及第五级栅极驱动电路GOA5位于显示面板一侧的非显示区20，可以避免因电连接的发光驱动电路和栅极驱动电路位于显示面板相对的两侧的非显示区20造成连接线过长。

在上述技术方案的基础上，继续参考图4，该显示面板包括多条使能信号线12和一组发光驱动电路30，一组发光驱动电路30位于显示区10一侧的非显示区20；发光驱动电路的使能信号输出端与使能信号线12一一对应电连接，发光驱动电路通过使能信号输出端向对应的使能信号线12输出使能信号。

图6是本发明实施例提供的另一种显示面板的结构示意图，如图6所示，该显示面板包括多条使能信号线12和两组发光驱动电路30，两组发光驱动电路30分别位于显示区10两侧相对设置的非显示区；位于不同侧非显示区的两发光驱动电路的使能信号输出端通过一使能信号线12电连接，与同一使能信号线12电连接的发光驱动电路通过使能信号输出端向该使能信号线同步输出使能信号。

具体地，如图6所示，两组发光驱动电路30分别位于第一非显示区21和第二非显示区22，第一非显示区21和第二非显示区22内的发光驱动电路组30中的发光驱动电路一一对应，第一非显示区21和第二非显示区22内的发光驱动电路组30中对应的发光驱动电路与同一使能信号线12电连接，并且同步输出使能信号，对同一使能信号线12连接的一行像素驱动电路从两侧同步驱动。避免对应同一行像素驱动电路的使能信号线12存在远端相对于近端有较大压降的问题，提高了显示面板的显示均匀性。

示例性地，第一非显示区21的发光驱动电路EOA1的使能信号输出端En1与一使能信号线12电连接，第二非显示区22的发光驱动电路EOA1的使能信号输出En1与同一条使能信号线12电连接。同理，第一非显示区21的发光驱动电路EOA2的使能信号输出端En2和第二非显示区22的发光驱动电路EOA2的使能信号输出端En2与同一条使能信号线12电连接，以此类推。

继续参考图6，显示面板还包括多条栅极驱动线13和两组级联的栅极驱动电路40，两组级联的栅极驱动电路40分别位于显示区10两侧相对设置的周边电路区；位于不同侧周边电路区的两栅极驱动电路的栅极驱动信号输出端Gout通过一栅极驱动线13电连接，与同一栅极驱动线13电连接的栅极驱动电路通过栅极驱动信号输出端Gout向该栅极驱动线13同步输出栅极驱动信号，避免对应同一行像素驱动电路的栅极驱动线13存在远端相对于近端有较大压降的问题，提高了显示面板的显示均匀性。另外，两组发光驱动电路30分别设置在显示区10两侧的非显示区，因此与发光驱动电路电连接的栅极驱动电路同样设置在显示区10两侧的非显示区，避免因电连接的发光驱动电路和栅极驱动电路位于显示面板相对的两侧的非显示区造成过长的连接线。

位于不同侧周边电路区的两组栅极驱动电路40中的栅极驱动电路一一对应，相对应的栅极驱动电路与同一栅极驱动线13电连接。示例性地，一侧的第三级栅极驱动电路GOA3与栅极驱动线13电连接，另一侧的第三级栅极驱动电路GOA3同样与同一栅极驱动线13电连接。因此显示区10两侧的栅极驱动电路同时输出栅极驱动信号E1，并且同步驱动与之连接的发光驱动电路，从而实现像素驱动电路的双侧驱动。

上述的技术方案，显示面板包括多条使能信号线、多条栅极驱动线、两组发光驱动电路和和两组栅极驱动电路，两组发光驱动电路和两组栅极驱动电路分别位于显示区两侧相对设置的非显示区；位于不同侧非显示区的两发光驱动电路的使能信号输出端通过一使能信号线电连接，与同一使能信号线电连接的发光驱动电路通过使能信号输出端向该使能信号线同步输出使能信号；位于不同侧周边电路区的两栅极驱动电路的栅极驱动信号输出端通过一栅极驱动线电连接，与同一栅极驱动线电连接的栅极驱动电路通过栅极驱动信号输出端向该栅极驱动线同步输出栅极驱动信号，实现了像素驱动电路的双侧驱动，因此可以避免对应同一行像素驱动电路的使能信号线和栅极驱动线存在远端相对于近端有较大压降的问题，提高了显示面板的显示均匀性。

图7为本发明实施例提供的一种显示装置的结构示意图，如图7所示，显示装置50包括上述实施例中的显示面板51，因此本发明实施例提供的显示装置50也具备上述实施例所描述的有益效果，此处不再赘述。示例性地，显示装置50可以是手机或平板电脑等电子设备。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种发光驱动电路，其特征在于，包括：

第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第一电容；

所述第一晶体管的控制端与所述第三晶体管的第二端电连接，所述第一晶体管的第一端接入第一电源信号，所述第一晶体管的第二端作为所述发光驱动电路的使能信号输出端；

所述第二晶体管控制端与所述第五晶体管的第二端电连接，所述第二晶体管的第一端与所述第一晶体管的第二端电连接，所述第二晶体管的第二端接入第二电源信号；

所述第三晶体管的控制端与所述第二晶体管的控制端电连接，所述第三晶体管的第一端与所述第一晶体管的第一端电连接，所述第三晶体管的第二端与所述第一晶体管的控制端电连接；

所述第四晶体管的控制端与所述第五晶体管的控制端电连接，所述第四晶体管的第一端与所述第三晶体管的第二端电连接，所述第四晶体管的第二端与所述第六晶体管的第二端电连接；

所述第五晶体管的控制端作为所述发光驱动电路的第一时钟信号输入端；

所述第六晶体管的控制端作为所述发光驱动电路的第二时钟信号输入端，所述第六晶体管的第一端与所述第二晶体管的控制端电连接，所述第六晶体管的第二端与所述第二晶体管的第二端电连接；

所述第一电容的第一端与所述第一晶体管的第一端电连接，所述第一电容的第二端与所述第一晶体管的控制端电连接。

2.根据权利要求1所述的发光驱动电路，其特征在于，所述第一晶体管至所述第六晶体管均为P型晶体管或所述第一晶体管至所述第六晶体管均为N型晶体管。

3.一种显示面板，其特征在于，包括显示区和围绕所述显示区设置的非显示区以及位于所述非显示区的多级如权利要求1-2任一项所述的发光驱动电路。

4.根据权利要求3所述的显示面板，其特征在于，还包括：

位于所述非显示区的多级栅极驱动电路，第n级所述栅极驱动电路的栅极驱动信号输出端与第n级所述发光驱动电路的第一时钟信号输入端电连接，第n+4级所述栅极驱动电路的栅极驱动信号输出端与第n级所述发光驱动电路的第二时钟信号输入端电连接；其中，n为正整数。

5.根据权利要求4所述的显示面板，其特征在于，还包括：

位于所述显示区的阵列排布的像素驱动电路，所述第n+2级栅极驱动电路与第n行所述像素驱动电路电连接。

6.根据权利要求4所述的显示面板，其特征在于，所述发光驱动电路和与该所述发光驱动电路电连接的栅极驱动电路位于所述显示面板一侧的非显示区。

7.根据权利要求3所述的显示面板，其特征在于，包括：

多条使能信号线和一组发光驱动电路，所述一组发光驱动电路位于所述显示区一侧的非显示区；

所述发光驱动电路的使能信号输出端与所述使能信号线一一对应电连接，所述发光驱动电路通过所述使能信号输出端向对应的所述使能信号线输出使能信号。

8.根据权利要求3所述的显示面板，其特征在于，包括：

多条使能信号线和两组发光驱动电路，所述两组发光驱动电路分别位于所述显示区两侧相对设置的非显示区；

位于不同侧所述非显示区的两所述发光驱动电路的使能信号输出端通过一所述使能信号线电连接，与同一所述使能信号线电连接的所述发光驱动电路通过所述使能信号输出端向该所述使能信号线同步输出使能信号。

9.根据权利要求8所述的显示面板，其特征在于，包括：

多条栅极驱动线和两组级联的栅极驱动电路，所述两组级联的栅极驱动电路分别位于所述显示区两侧相对设置的周边电路区；

位于不同侧所述周边电路区的两所述栅极驱动电路的栅极驱动信号输出端通过一所述栅极驱动线电连接，与同一所述栅极驱动线电连接的所述栅极驱动电路通过所述栅极驱动信号输出端向该所述栅极驱动线同步输出栅极驱动信号。

10.一种显示装置，其特征在于，包括权利要求3-9任一所述的显示面板。