CN110610021A - 一种layout设计ddr布线的快捷的方法 - Google Patents
一种layout设计ddr布线的快捷的方法 Download PDFInfo
- Publication number
- CN110610021A CN110610021A CN201910701296.2A CN201910701296A CN110610021A CN 110610021 A CN110610021 A CN 110610021A CN 201910701296 A CN201910701296 A CN 201910701296A CN 110610021 A CN110610021 A CN 110610021A
- Authority
- CN
- China
- Prior art keywords
- file
- ddr
- reu
- format
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005971 DNA damage repair Effects 0.000 description 28
- 238000004088 simulation Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 102000002706 Discoidin Domain Receptors Human genes 0.000 description 1
- 108010043648 Discoidin Domain Receptors Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开一种LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：S1:在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2:在布局方向一致的PCB中,通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3:把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上；本发明在提高布线效率的同时，能保证电路板的DDR信号完整的运行流畅性。
Description
技术领域
本发明涉及一种LAYOUT设计DDR布线的快捷的方法，属于LAYOUT设计技术领域。
背景技术
在现代高速数字电路的设计过程中，layout工程师总是不可避免的会与DDR打交道。DDR也称为DDR SDRAM(双倍速度同步动态随机存储器)已经成为今天存储器技术的选择。DDR的工作频率很高，因此，DDR的LAYOUT也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。目前DDR2的速度已经高达800Mbps，甚至更高，比如1066Mbps,DDR3的速度已经高达1600Mbps。从这些数据以及PCB的设计角度来看，要严格的进行布线设计，严格按照所要求的规则，以满足信号的完整性，这里需要考虑很多的因素，所有的信号也会相互干扰。
LAYOUT工程师设计在共性较大的时候如果按照重新去自己设计走线的方式下可能会导致模拟仿真工作的重复无期，SI.PI.EMC.不稳定信号干扰，大大的降低了工程师的工作效率。以及对于DDR这个高要求的部分，读和写的质量较差。
即：现需要一种DDR布线的快捷的方法，在提高布线效率的同时，能保证电路板的DDR信号完整的运行流畅性。
发明内容
本发明要解决的技术问题是提供一种LAYOUT设计DDR布线的快捷的方法，在提高布线效率的同时，能保证电路板的DDR信号完整的运行流畅性，可以克服现有技术的不足。
本发明的技术方案是：一种LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：
S1: 在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2: 在布局方向一致的PCB中, 通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3: 把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上。
前述的PCB画图软件为PADS软件。
现有技术比较，本发明LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：
S1: 在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2: 在布局方向一致的PCB中, 通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3: 把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上，所述的PCB画图软件为PADS软件，这样的方法，与现有技术相比，在同样布局的 PCB中进行复用，降低了工程师重新走线造成的DDR稳定性和读写顺畅性；有效的减少PCB不必要的打板次数，和试产成本；复用较为稳定的DDR设计部分，可减少在模拟仿真上的仿真效率；节约工程师的时间，反复去设计的不必要性，和控制工程师设计的失误性。
附图说明
图1是本发明的连接结构示意图。
具体实施方式
实施例1. 如图1所示，一种LAYOUT设计DDR布线的快捷的方法，它包括以下步骤：
S1: 在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；S2: 在布局方向一致的PCB中, 通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；S3: 把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上，所述的PCB画图软件为PADS软件。
通过这样的方法：提高设计中的不当失误，和有效的保证后期的模拟仿真通过率，全面控制好布线的串扰，信号PDN互交，更好的遵循DDR信号质量和时序,在读和写上提高质量。
在CPU和DDR布局相同的情况下，基本保证电路板的DDR信号完整的运行流畅性。
在模拟仿真上同用叠层-串扰仿真-规划拓扑-推导布线约束-DDR扫描-验证时序裕量-验证噪声-分析串扰-分析IR降压-最大限度减少PDN阻抗-提取PDN影响过孔的模型-电源管理提取模型-网络仿真。提高整个流程的数据合格率。
Claims (2)
1.一种LAYOUT设计DDR布线的快捷的方法，其特征在于：它包括以下步骤：
S1: 在PCB画图软件中，选中DDR中的导线、拐角、过孔和缝合孔进行原点相同状态的复制，并以reu格式文件导入到复用的文件库中；
S2: 在布局方向一致的PCB中, 通过导入模块的方法从复用的文件库中整体调出上述的reu格式文件；
S3: 把reu格式文件以模块形式按照原点坐标的方式套入PCB DDR封装中，然后通过打散命令把reu格式文件打散成为可编辑的reuse文件，并将reuse文件中可编辑的导线、拐角、过孔或缝合孔分别置入所需的布线位置上。
2.根据权利要求1所述的LAYOUT设计DDR布线的快捷的方法，其特征在于：所述的PCB画图软件为PADS软件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910701296.2A CN110610021A (zh) | 2019-07-31 | 2019-07-31 | 一种layout设计ddr布线的快捷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910701296.2A CN110610021A (zh) | 2019-07-31 | 2019-07-31 | 一种layout设计ddr布线的快捷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110610021A true CN110610021A (zh) | 2019-12-24 |
Family
ID=68890396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910701296.2A Pending CN110610021A (zh) | 2019-07-31 | 2019-07-31 | 一种layout设计ddr布线的快捷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110610021A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591856A (en) * | 1978-12-29 | 1980-07-11 | Ibm | Semiconductor integrated circuit chip structure |
| WO1990006518A1 (en) * | 1988-11-28 | 1990-06-14 | Cimm, Inc. | Wireless test fixture |
| JPH11353268A (ja) * | 1998-01-20 | 1999-12-24 | Toshiba Corp | デ―タ高速転送システム |
| US20110010683A1 (en) * | 2009-07-08 | 2011-01-13 | Henry Potts | Trace Routing According To Freeform Sketches |
| CN103123655A (zh) * | 2011-11-18 | 2013-05-29 | 京信通信***（中国）有限公司 | Pcb走线的转换方法及装置 |
| US9208844B1 (en) * | 2014-07-31 | 2015-12-08 | Netronome Systems, Inc. | DDR retiming circuit |
| CN105183986A (zh) * | 2015-09-07 | 2015-12-23 | 上海飞斯信息科技有限公司 | 针对ddr的pcb信号完整性设计方法 |
| CN106096124A (zh) * | 2016-06-08 | 2016-11-09 | 大连藏龙光电子科技有限公司 | 一种用于pcb信号层的回型对称式布线方法 |
| CN108733960A (zh) * | 2018-06-11 | 2018-11-02 | 山东超越数控电子股份有限公司 | 一种基于嵌入式应用***的高速pcb设计方法 |
| CN108875215A (zh) * | 2018-06-20 | 2018-11-23 | 深圳市亿道数码技术有限公司 | 将PCB Layout布局转成PCB 3D模型的方法 |
| CN109729409A (zh) * | 2018-12-27 | 2019-05-07 | 贵州省广播电视信息网络股份有限公司 | 一种自动布局方法 |
-
2019
- 2019-07-31 CN CN201910701296.2A patent/CN110610021A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591856A (en) * | 1978-12-29 | 1980-07-11 | Ibm | Semiconductor integrated circuit chip structure |
| WO1990006518A1 (en) * | 1988-11-28 | 1990-06-14 | Cimm, Inc. | Wireless test fixture |
| JPH11353268A (ja) * | 1998-01-20 | 1999-12-24 | Toshiba Corp | デ―タ高速転送システム |
| US20110010683A1 (en) * | 2009-07-08 | 2011-01-13 | Henry Potts | Trace Routing According To Freeform Sketches |
| CN103123655A (zh) * | 2011-11-18 | 2013-05-29 | 京信通信***（中国）有限公司 | Pcb走线的转换方法及装置 |
| US9208844B1 (en) * | 2014-07-31 | 2015-12-08 | Netronome Systems, Inc. | DDR retiming circuit |
| CN105183986A (zh) * | 2015-09-07 | 2015-12-23 | 上海飞斯信息科技有限公司 | 针对ddr的pcb信号完整性设计方法 |
| CN106096124A (zh) * | 2016-06-08 | 2016-11-09 | 大连藏龙光电子科技有限公司 | 一种用于pcb信号层的回型对称式布线方法 |
| CN108733960A (zh) * | 2018-06-11 | 2018-11-02 | 山东超越数控电子股份有限公司 | 一种基于嵌入式应用***的高速pcb设计方法 |
| CN108875215A (zh) * | 2018-06-20 | 2018-11-23 | 深圳市亿道数码技术有限公司 | 将PCB Layout布局转成PCB 3D模型的方法 |
| CN109729409A (zh) * | 2018-12-27 | 2019-05-07 | 贵州省广播电视信息网络股份有限公司 | 一种自动布局方法 |
Non-Patent Citations (1)
| Title |
|---|
| 电子发烧友: "利用重复使用电路（Reuse）功能", 《HTTPS://M.ELECFANS.COM/ARTICLE/851040.HTML》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7207022B2 (en) | Layout design method for semiconductor integrated circuits | |
| CN102622330B (zh) | 兼容不同dram的控制芯片及其方法 | |
| CN113613388B (zh) | 优化过孔反焊盘走线的方法、电路板、设备和存储介质 | |
| CN101620877B (zh) | 半导体存储装置 | |
| CN101782931B (zh) | 电路板布线的约束区域处理方法及*** | |
| JPH04237143A (ja) | 論理回路のレイアウトパターン検証方法 | |
| CN110610021A (zh) | 一种layout设计ddr布线的快捷的方法 | |
| JP4967534B2 (ja) | 半導体装置のレイアウト方法およびレイアウトプログラム | |
| JP2007174236A (ja) | 半導体集積回路及びデータ出力方法 | |
| JPH1197540A (ja) | 半導体回路におけるクロック供給装置およびその設計方法 | |
| JPH07262252A (ja) | レイアウトデータ生成装置及び生成方法 | |
| JP2006301944A (ja) | 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 | |
| JP2012137890A (ja) | 集積回路のレイアウト設計方法、レイアウト設計装置、及び設計プログラム | |
| JP4640392B2 (ja) | 信号遅延補正回路 | |
| JP2930026B2 (ja) | 自動回路設計方法及び自動回路設計装置 | |
| JP3017134B2 (ja) | 多層印刷配線板の設計方法 | |
| JP2005276970A (ja) | オンチップデカップリングキャパシタ挿入方法及び集積回路装置 | |
| CN206498588U (zh) | 基于存储器的电路板 | |
| KR101267401B1 (ko) | 고주파 스위치 잡음을 줄일 수 있는 반도체 소자 | |
| CN115408979A (zh) | 一种pcb布线处理方法及处理装置 | |
| KR20040066998A (ko) | 반도체 메모리 장치의 패드 배치구조 및 패드 배치방법 | |
| JPH0964287A (ja) | 金属配線形成方法 | |
| CN203165874U (zh) | 一种改进的集成电路封装体 | |
| EP1307835A2 (en) | Method for design and layout of integrated circuits | |
| CN101334804A (zh) | 一种直插器件封装及其设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191224 |
|
| RJ01 | Rejection of invention patent application after publication |