CN110581172B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN110581172B CN110581172B CN201810582240.5A CN201810582240A CN110581172B CN 110581172 B CN110581172 B CN 110581172B CN 201810582240 A CN201810582240 A CN 201810582240A CN 110581172 B CN110581172 B CN 110581172B
- Authority
- CN
- China
- Prior art keywords
- fin
- forming
- opening
- doped
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 74
- 150000002500 ions Chemical class 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000137 annealing Methods 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 6
- -1 phosphorus ions Chemical class 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底表面具有鳍部结构，鳍部结构沿鳍部结构高度方向上包括掺杂区，掺杂区鳍部结构包括多层堆叠的鳍部单元，鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；在伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；在第一开口内形成掺杂层，掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部内。所述方法形成的半导体器件性能较好。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，现有技术形成的半导体器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；在所述伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部内。
可选的，所述掺杂层的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。
可选的，当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子；当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。
可选的，所述退火工艺包括：尖峰退火工艺；所述尖峰退火工艺的参数包括：退火温度为900摄氏度～1050摄氏度。
可选的，所述第一鳍部的材料包括硅锗或者碳化硅；所述第二鳍部的材料包括硅、Ⅲ-Ⅴ族元素、InGaAS或者锗。
可选的，所述第一开口的形成工艺包括湿法刻蚀工艺；当所述第一鳍部的材料为硅锗，所述第二鳍部的材料为硅时，所述湿法刻蚀工艺的参数包括：刻蚀剂为包括稀盐酸，所述刻蚀剂的体积浓度为20％～90％，温度为25摄氏度～300摄氏度。
可选的，所述伪栅结构的侧壁具有侧墙结构。
可选的，沿鳍部结构的延伸方向上，所述第一开口的尺寸小于或者等于侧墙结构的尺寸；沿鳍部结构的延伸方向上，所述第一开口的尺寸为：1纳米～2纳米。
可选的，所述退火工艺之后，所述形成方法还包括：去除所述掺杂层；去除所述掺杂层之后，去除第一开口暴露出的部分第一鳍部，在相邻第二鳍部之间形成第二开口，沿鳍部结构的延伸方向上，所述第二开口的尺寸小于或者等于侧墙结构的尺寸；在所述第二开口内形成绝缘层，所述绝缘层的侧壁与伪栅结构的侧壁齐平；形成所述绝缘层之后，在所述源漏开口内形成源漏掺杂区；在所述基底和源漏掺杂区的表面、以及伪栅结构的侧壁形成介质层，所述介质层暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述介质层内形成伪栅开口；形成伪栅开口之后，去除第一鳍部，使第二鳍部悬空；去除第一鳍部之后，形成环绕第二鳍部的栅极结构。
可选的，所述绝缘层的材料包括氮化硅或者氮氧化硅。
可选的，沿鳍部结构的延伸方向上，所述绝缘层的尺寸为：2纳米～5纳米。
可选的，所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区底部的隔离区；所述形成方法还包括：在所述基底表面形成隔离结构，所述隔离结构顶部低于鳍部结构的顶部，且覆盖全部或者部分隔离区鳍部结构的侧壁。
本发明还提供一种半导体结构，包括：基底；位于所述基底上的伪栅结构；位于所述基底表面的鳍部结构，且所述伪栅结构横跨鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，且第一鳍部侧壁相对于第二鳍部侧壁向伪栅结构凹陷，相邻第二鳍部之间具有第一开口；位于所述伪栅结构两侧的掺杂区鳍部结构内的源漏开口；位于所述第一开口内的掺杂层，所述掺杂层内具有掺杂离子。
可选的，当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子。
可选的，当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。
可选的，所述掺杂层的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。
可选的，所述伪栅结构的侧壁具有侧墙结构；沿鳍部结构的延伸方向上，所述第一开口的尺寸小于或者等于侧墙结构的尺寸；沿鳍部结构的延伸方向上，第一开口的尺寸为：1纳米～2纳米。
可选的，所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区底部的隔离区；所述半导体结构还包括位于基底表面的隔离结构，所述隔离结构的顶部低于鳍部结构的顶部，且覆盖全部或者部分隔离区鳍部结构的侧壁。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，形成所述源漏开口之后，去除所述源漏开口侧壁部分第一鳍部，形成第一开口。所述第一开口暴露出部分第二鳍部，且所述第一开口用于后续容纳掺杂层，所述掺杂层内具有掺杂离子，后续通过退火处理工艺使掺杂离子进入第二鳍部内以形成轻掺杂区。所述退火处理对第二鳍部的损失较小，有利于提高半导体器件的性能。
进一步，形成轻掺杂区之后，在第一开口底部形成第二开口，一方面能够避免掺杂离子距离沟道区过近，防止掺杂离子扩散至沟道区内发生串通；另一方面，所述第一开口和第二开口用于后续容纳绝缘层，使得绝缘层沿第二鳍部延伸方向上的尺寸较大，则后续源漏掺杂区到沟道之间的距离较远，有利于降低寄生电容，提高半导体器件的性能。
附图说明
图1是一种半导体结构的结构示意图；
图2至图12是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体器件的性能较差。
图1是一种半导体结构的结构示意图。
请参考图1，提供基底100，所述基底100表面具有栅极结构101；在所述栅极结构101两侧的基底100内形成轻掺杂区102。
上述方法中，所述轻掺杂区102的形成工艺包括离子注入工艺，所述离子注入工艺包括注入离子。具体的，所述离子注入工艺的方法包括：注入离子在一定注入能量的作用下进入基底100。然而，由于注入能量的存在，使得注入离子对基底100造成的损失较大，不利于提高半导体器件的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：形成源漏开口之后，去除所述源漏开口侧壁部分第一鳍部，在相邻第二鳍部之间形成第一开口；在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部，形成轻掺杂区。所述方法形成的器件性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12是本发明一实施例的半导体结构的形成方法的各步骤的结构示意图。
请参考图2，提供初始基底200；在所述初始基底200表面形成多层堆叠的鳍部材料单元(图中未标出)，所述鳍部材料单元包括第一鳍部材料层201以及位于第一鳍部材料层201顶部的第二鳍部材料层202，所述第二鳍部材料层202与第一鳍部材料层201的材料不同。
在本实施例中，所述初始基底200的材料为硅。硅的成本较低，有利于降低半导体器件的制造成本。
在其他实施例中，所述初始基底的材料包括锗或者硅锗。
部分初始基底200用于后续形成基底，部分初始基底200与第一鳍部材料层201和第二鳍部材料层202用于后续形成鳍部结构。其中，第一鳍部材料层201用于形成鳍部结构中的第一鳍部，所述第二鳍部材料层202用于形成鳍部结构中的第二鳍部。
所述第一鳍部材料层201与第二鳍部材料层202交替堆叠的意义在于：由于第一鳍部材料层201和第二鳍部材料层202的材料不同，所述第一鳍部材料层201用于后续形成第一鳍部，所述第二鳍部材料层202用于后续形成第二鳍部，则后续去除第一鳍部，有利于形成悬空的第二鳍部，进而有利于形成环绕第二鳍部的栅极结构。
所述第一鳍部材料层201和第二鳍部材料层202的材料不同，则第一鳍部材料层201和第二鳍部材料层202具有不同的刻蚀选择比，则后续去除部分第一鳍部时，对第二鳍部的损伤较少。
在本实施例中，所述初始基底200和第二鳍部材料层202的材料为硅，所述第一鳍部材料层202的材料为硅锗。
在其他实施例中，所述第一鳍部材料层的材料包括：碳化硅，所述第二鳍部材料层的材料包括：Ⅲ-Ⅴ族元素、InGaAS或者锗。
请参考图3和图4，图4是图3沿C-C1线的剖面示意图，图3是图4沿D-D1线的剖面示意图，图形化所述初始基底200、第一鳍部材料层201和第二鳍部材料层202，形成基底203和位于基底203表面的鳍部结构(图中未标出)，所述鳍部结构沿鳍部结构高度方向上包括掺杂区B。
需要说明的是，图3与图2的剖面方向一致。
所述基底203和鳍部结构的形成方法包括：在多层堆叠的鳍部材料单元顶部形成第一掩膜层(图中未示出)，所述第一掩膜层暴露出部分多层堆叠的鳍部材料单元的顶部表面；以所述第一掩膜层为掩膜，刻蚀所述鳍部材料单元和部分基底200，形成基底203和位于基底203表面的鳍部结构。
所述第一掩膜层的材料包括氮化硅或者氮化钛。所述第一掩膜层用于形成基底203和鳍部结构的掩膜。
以所述第一掩膜层为掩膜，刻蚀所述鳍部材料单元和部分基底200的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述鳍部结构包括鳍部单元(图中未标出)，所述鳍部单元包括由第一鳍部材料层201形成的第一鳍部204、以及由第二鳍部材料层202形成的第二鳍部205，因此，所述第一鳍部204与第二鳍部205的材料不同，则后续去除第一鳍部204的过程中，对第二鳍部205的损伤较小，有利于提高半导体器件的性能。
所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区B底部的隔离区A。所述形成方法还包括：在基底203表面形成隔离结构206，所述隔离结构206顶部低于鳍部结构顶部，且所述隔离结构206覆盖全部或者部分隔离区A鳍部结构的侧壁。
所述隔离结构206的形成方法包括：在所述基底203表面、以及鳍部结构的侧壁和顶部表面形成隔离结构膜；去除部分隔离结构膜，形成所述隔离结构206。
所述隔离结构膜的材料包括氧化硅或者氮氧化硅，所述隔离结构膜的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺。
去除部分隔离结构膜的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
所述隔离结构206用于实现半导体器件之间的电隔离。
请参考图5，形成横跨鳍部结构的伪栅结构。
所述伪栅结构包括覆盖掺杂区B的伪栅介质层209和位于伪栅介质层209表面的伪栅极层207、以及位于伪栅介质层209和伪栅极层207侧壁的侧墙结构208。
所述伪栅介质层209的材料包括氧化硅，所述伪栅极层207的材料包括硅。
所述侧墙结构208包括位于伪栅介质层209和伪栅极层207侧壁的第一侧墙(图中未示出)以及位于第一侧墙侧壁的第二侧墙(图中未示出)。所述第一侧墙的材料包括氮化硅或者氮氧化硅，所述第二侧墙的材料包括氮化硅或者氮氧化硅。
所述侧墙结构208用于定义后续源漏开口的位置。
所述伪栅结构顶部具有第二掩膜层(图中未标出)，所述第二掩膜层的材料包括氮化硅或者氮化钛。所述第二掩膜层作为形成伪栅极层207和伪栅介质层209的掩膜。
请参考图6，以所述栅极结构207和侧墙结构208为掩膜，在所述栅极结构和侧墙结构208两侧的掺杂区B鳍部结构内形成源漏开口210。
所述源漏开口210的形成工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
由于所述源漏开口210位于掺杂区B，因此，所述源漏开口210侧壁暴露出第一鳍部204和第二鳍部205，有利于后续去除部分第一鳍部204，在相邻第二鳍部205之间形成第一开口。
所述源漏开口210用于后续容纳源漏掺杂区。
请参考图7，去除所述源漏开口210侧壁部分第一鳍部204，在相邻第二鳍部205之间形成第一开口211。
去除所述源漏开口210侧壁部分第一鳍部204的工艺包括湿法刻蚀工艺。
在本实施例中，所述湿法刻蚀工艺的参数包括：刻蚀剂包括包括稀盐酸，所述刻蚀剂的体积浓度为20％～90％，温度为25摄氏度～300摄氏度。
由于第一鳍部204和第二鳍部205的材料不同，因此，所述刻蚀剂对第一鳍部204和第二鳍部205具有不同的刻蚀选择比，且所述刻蚀剂对第一鳍部204的去除速率远远大于对第二鳍部205的去除速率，则形成第一开口211之后，对第二鳍部205的损伤较少。
所述第一开口211沿鳍部结构延伸方向上的尺寸为：1纳米～2纳米，选择所述第一开口211沿鳍部结构延伸方向上尺寸的意义在于：若所述第一开口211沿鳍部结构延伸方向上的尺寸小于1纳米，使得后续掺杂离子难以掺杂至待形成轻掺杂区的位置，不利于提高半导体器件的性能；若所述第一开口211沿鳍部结构延伸方向上的尺寸大于2纳米，使得后续掺杂离子距离沟道区过近，则掺杂离子易扩散至沟道区内，易发生短沟道效应，不利于提高半导体器件的性能。
沿鳍部结构延伸方向上，第一开口211的尺寸小于或者等于侧墙结构208的尺寸，有利于后续将掺杂离子掺入待掺杂的位置。
所述第一开口211用于后续容纳掺杂层。
请参考图8，在所述第一开口211(见图7)内形成掺杂层212，所述掺杂层212充满第一开口211，所述掺杂层212内具有掺杂离子；进行退火处理，使掺杂离子扩散至第二鳍部205内，形成轻掺杂区(图中未示出)。
在本实施例中，所述掺杂层212还覆盖第二鳍部205侧壁、源漏开口210的侧壁和底部表面、以及伪栅结构的侧壁和顶部表面。
在其他实施例中，所述掺杂层仅位于第一开口内。
所述掺杂层212的材料包括硅，掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。
所述掺杂离子的类型与晶体管的类型相关。在本实施例中，晶体管为NMOS晶体管，因此，所述掺杂离子为N型离子，如：磷离子或者砷离子。
在其他实施例中，晶体管为PMOS晶体管，因此，所述掺杂离子为P型离子，如：硼离子。
所述掺杂离子在掺杂层212内为物理掺杂，则后续通过退火工艺，掺杂离子就能够从掺杂层212内扩散出来，进入第二鳍部205，以形成轻掺杂区。
所述退火处理的工艺包括：尖峰退火工艺。
在本实施例中，所述尖峰退火工艺的参数包括：退火温度为900摄氏度～1050摄氏度。
选择所述退火温度的意义在于：若所述退火温度小于900摄氏度，使得掺杂离子扩散至待形成轻掺杂区内的速率较慢，则使得退火时间较长，不利于提高工艺效率；若所述退火温度大于1050摄氏度，则掺杂离子扩散过快，不利于对掺杂离子的控制。
在退火处理过程中，无高能量离子，因此，采用退火处理使掺杂离子进入第二鳍部205，能够有效地避免采用离子注入工艺对鳍部结构造成的损伤，有利于提高半导体器件的性能。
请参考图9，形成所述轻掺杂区之后，去除所述掺杂层212。
去除所述掺杂层211的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除所述掺杂层212，暴露出第一开口211的侧壁和底部表面，有利于后续形成第二开口。
请参考图10，去除所述掺杂层212之后，去除第一开口211(见图9)暴露出的部分第一鳍部204，在相邻第二鳍部205之间形成第二开口250。
在其他实施例中，去除所述掺杂层之后，不去除部分第一开口暴露出的第一鳍部。
去除第一开口211暴露出的部分第一鳍部204的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
去除第一开口211暴露出的部分第一鳍部204的意义在于：使得第二开口250沿鳍部结构延伸方向上的尺寸较大，所述第二开口250用于后续容纳绝缘层，使得绝缘层沿鳍部结构延伸方向上的尺寸较大，则后续源漏掺杂区距离沟道较远，有利于降低源漏掺杂区与沟道之间的寄生电容，提高半导体器件的性能。而沿鳍部结构延伸方向上，所述第二开口250的尺寸小于或者等于侧墙结构208的尺寸，有利于防止掺杂离子发生串通。
请参考图11，在所述第二开口250内形成绝缘层213，所述绝缘层213充满第二开口250。
所述绝缘层213的形成方法包括：在所述隔离结构206表面、源漏开口210侧壁和底部表面、第二开口内、以及伪栅结构的侧壁和顶部表面形成绝缘材料膜；去除所述隔离结构206表面、源漏开口210侧壁和底部表面、以及栅极结构的侧壁和顶部表面形成绝缘材料膜，在所述第二开口内形成所述绝缘层213。
所在绝缘材料膜的材料包括氮化硅、碳氧化硅或者氮氧化硅。所述绝缘材料膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
去除所述隔离结构206表面、源漏开口210侧壁和底部表面、以及栅极结构的侧壁和顶部表面形成绝缘材料膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述绝缘层213沿鳍部结构延伸方向上的尺寸为：2纳米～5纳米，所述绝缘层213沿鳍部结构延伸方向上的尺寸较大，使得后续形成的源漏掺杂区到沟道区之间的距离较远，则源漏掺杂区与沟道之间的寄生电容较小，有利于提高半导体器件的性能。
请参考图12，形成所述绝缘层213之后，在所述源漏开口210(见图11)内形成源漏掺杂区214。
所述源漏掺杂区214的形成方法包括：在所述源漏开口210内形成外延层；在所述外延层内掺入源漏离子，形成源漏掺杂区214。
所述外延层的材料和源漏离子的导电类型与晶体管的类型相关。在本实施例中，晶体管为NMOS晶体管，外延层的材料包括碳化硅或者硅，所述源漏离子为N型离子，如：磷离子或者砷离子。在其他实施例中，晶体管为PMOS晶体管，外延层的材料包括硅锗或者硅，所述源漏离子为P型离子，如：硼离子。
所述外延层的形成工艺包括外延生长工艺。
形成所述源漏掺杂区214之后，所述形成方法还包括：在所述隔离结构206的顶部表面、源漏掺杂区214的侧壁和顶部表面、以及伪栅结构的侧壁和顶部表面形成介质层，所述介质层顶部暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述介质层内形成伪栅开口；形成所述伪栅开口之后，去除第一鳍部204，使第二鳍部205悬空；去除第一鳍部204之后，形成环绕第二鳍部205的栅极结构。
相应的，本发明还提供一种半导体结构，请继续参考图8，包括：
基底203；
位于基底203上的伪栅结构；
位于所述基底203表面具有鳍部结构，所述伪栅结构横跨鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区B，所述掺杂区B鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部204和位于第一鳍部204顶部的第二鳍部205，所述第一鳍部204和第二鳍部205的材料不同，且第一鳍部204侧壁相对于第二鳍部205侧壁向伪栅结构凹陷，相邻第二鳍部205之间具有第一开口211(见图7)；
位于所述伪栅结构两侧的掺杂区B鳍部结构内的源漏开口210；
位于所述第一开口211内的掺杂层212，所述掺杂层212内具有掺杂离子。
当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子。
当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。
所述掺杂层212的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。
所述伪栅结构的侧壁具有侧墙结构208；沿鳍部结构的延伸方向上，所述第一开口211的尺寸小于或者等于侧墙结构208的尺寸；沿鳍部结构的延伸方向上，第一开口211的尺寸为：1纳米～2纳米。
所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区B底部的隔离区A；所述半导体结构还包括位于基底203表面的隔离结构206，所述隔离结构206的顶部低于鳍部结构的顶部，且覆盖全部或者部分隔离区A鳍部结构的侧壁。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区的鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；所述伪栅结构的侧壁具有侧墙结构；
在所述伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；
去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；
在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；
进行退火处理，使掺杂离子进入第二鳍部内，在第二鳍部内形成轻掺杂区；
去除所述掺杂层；去除所述掺杂层之后，去除第一开口暴露出的部分第一鳍部，在相邻第二鳍部之间形成第二开口，沿鳍部结构的延伸方向上，所述第二开口的尺寸小于或者等于侧墙结构的尺寸；在所述第二开口内形成绝缘层，所述绝缘层的侧壁与伪栅结构的侧壁齐平；形成所述绝缘层之后，在所述源漏开口内形成源漏掺杂区；在所述基底和源漏掺杂区的表面、以及伪栅结构的侧壁形成介质层，所述介质层暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述介质层内形成伪栅开口；去除伪栅开口暴露出的第一鳍部，使第二鳍部悬空；去除第一鳍部之后，形成环绕第二鳍部的栅极结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂层的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子；当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理包括：尖峰退火工艺；所述尖峰退火工艺的参数包括：退火温度为900摄氏度～1050摄氏度。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部的材料包括硅锗或者碳化硅；所述第二鳍部的材料包括Ⅲ-Ⅴ族元素。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一开口的形成工艺包括湿法刻蚀工艺；当所述第一鳍部的材料为硅锗，所述湿法刻蚀工艺的参数包括：刻蚀剂包括稀盐酸，所述刻蚀剂的体积浓度为20％～90％，温度为25摄氏度～300摄氏度。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，沿鳍部结构的延伸方向上，所述第一开口的尺寸小于或者等于侧墙结构的尺寸；沿鳍部结构的延伸方向上，所述第一开口的尺寸为：1纳米～2纳米。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述绝缘层的材料包括氮化硅或者氮氧化硅。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，沿鳍部结构的延伸方向上，所述绝缘层的尺寸为：2纳米～5纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区底部的隔离区；所述形成方法还包括：在所述基底表面形成隔离结构，所述隔离结构顶部低于鳍部结构的顶部，且所述隔离结构覆盖全部或者部分隔离区鳍部结构的侧壁。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二鳍部的材料包括InGaAs。
12.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的栅极结构；
位于所述基底表面的鳍部结构，且所述栅极结构横跨鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区的鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括悬空的第二鳍部，所述栅极结构环绕所述第二鳍部，相邻第二鳍部之间具有第二开口；
位于所述第二开口内的绝缘层；所述绝缘层的侧壁与栅极结构的侧壁齐平；
位于所述栅极结构两侧的掺杂区鳍部结构内的源漏开口；
位于所述源漏开口内源漏掺杂区；
在所述基底和源漏掺杂区的表面、以及栅极结构的侧壁形成的介质层，所述介质层暴露出伪栅结构的顶部表面。
13.如权利要求12所述的半导体结构，其特征在于，所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区底部的隔离区；所述半导体结构还包括位于基底表面的隔离结构，所述隔离结构的顶部低于鳍部结构的顶部，且覆盖全部或者部分隔离区鳍部结构的侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810582240.5A CN110581172B (zh) | 2018-06-07 | 2018-06-07 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810582240.5A CN110581172B (zh) | 2018-06-07 | 2018-06-07 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110581172A CN110581172A (zh) | 2019-12-17 |
| CN110581172B true CN110581172B (zh) | 2023-04-25 |
Family
ID=68810096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810582240.5A Active CN110581172B (zh) | 2018-06-07 | 2018-06-07 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110581172B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060136A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双鳍型沟道围栅场效应晶体管及其制备方法 |
| CN105448986A (zh) * | 2014-08-15 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管及其形成方法 |
| CN105575804A (zh) * | 2014-10-08 | 2016-05-11 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN106206713A (zh) * | 2014-11-26 | 2016-12-07 | 台湾积体电路制造股份有限公司 | FinFET及其制造方法 |
| CN106328706A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| US9634142B1 (en) * | 2016-03-22 | 2017-04-25 | Globalfoundries Inc. | Method for improving boron diffusion in a germanium-rich fin through germanium concentration reduction in fin S/D regions by thermal mixing |
| US20170271477A1 (en) * | 2016-03-15 | 2017-09-21 | Samsung Electronics Co., Ltd. | Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same |
| CN107492521A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
| CN107851664A (zh) * | 2015-09-25 | 2018-03-27 | 英特尔公司 | 用于控制晶体管子鳍状物漏电的技术 |
| CN107958873A (zh) * | 2016-10-18 | 2018-04-24 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023843A (zh) * | 2014-04-22 | 2015-11-04 | 联华电子股份有限公司 | 半导体元件的制作方法 |
| US9379185B2 (en) * | 2014-04-24 | 2016-06-28 | International Business Machines Corporation | Method of forming channel region dopant control in fin field effect transistor |
| KR102315275B1 (ko) * | 2015-10-15 | 2021-10-20 | 삼성전자 주식회사 | 집적회로 소자 및 그 제조 방법 |
-
2018
- 2018-06-07 CN CN201810582240.5A patent/CN110581172B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060136A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双鳍型沟道围栅场效应晶体管及其制备方法 |
| CN105448986A (zh) * | 2014-08-15 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | N型鳍式场效应晶体管及其形成方法 |
| CN105575804A (zh) * | 2014-10-08 | 2016-05-11 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN106206713A (zh) * | 2014-11-26 | 2016-12-07 | 台湾积体电路制造股份有限公司 | FinFET及其制造方法 |
| CN106328706A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107851664A (zh) * | 2015-09-25 | 2018-03-27 | 英特尔公司 | 用于控制晶体管子鳍状物漏电的技术 |
| US20170271477A1 (en) * | 2016-03-15 | 2017-09-21 | Samsung Electronics Co., Ltd. | Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same |
| US9634142B1 (en) * | 2016-03-22 | 2017-04-25 | Globalfoundries Inc. | Method for improving boron diffusion in a germanium-rich fin through germanium concentration reduction in fin S/D regions by thermal mixing |
| CN107492521A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
| CN107958873A (zh) * | 2016-10-18 | 2018-04-24 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110581172A (zh) | 2019-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380589B2 (en) | Selective removal of semiconductor fins | |
| TWI622129B (zh) | 半導體結構及其製造方法 | |
| US9905646B2 (en) | V-shaped epitaxially formed semiconductor layer | |
| US10256243B2 (en) | Semiconductor structure, static random access memory, and fabrication method thereof | |
| US10811414B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| CN107785313B (zh) | 半导体结构及其形成方法 | |
| US10804260B2 (en) | Semiconductor structure with doped layers on fins and fabrication method thereof | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
| EP3267476A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN109148447B (zh) | 半导体结构及其形成方法 | |
| CN110858544B (zh) | 半导体器件及其形成方法 | |
| CN109786327B (zh) | 半导体器件及其形成方法 | |
| CN110581172B (zh) | 半导体结构及其形成方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| CN110718582A (zh) | 半导体结构及其形成方法 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| CN112768407B (zh) | 半导体结构及其形成方法 | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| CN109148370B (zh) | 半导体结构及其形成方法 | |
| CN111613672B (zh) | 半导体结构及其形成方法 | |
| CN110098150B (zh) | 半导体结构及其形成方法 | |
| CN110957361B (zh) | 半导体器件及其形成方法 | |
| CN109786331B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |