CN110574131B - 层叠型电子部件和层叠型电子部件的制造方法 - Google Patents

层叠型电子部件和层叠型电子部件的制造方法 Download PDF

Info

Publication number
CN110574131B
CN110574131B CN201880028866.XA CN201880028866A CN110574131B CN 110574131 B CN110574131 B CN 110574131B CN 201880028866 A CN201880028866 A CN 201880028866A CN 110574131 B CN110574131 B CN 110574131B
Authority
CN
China
Prior art keywords
electrode
laminate
electronic component
recess
laminated electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880028866.XA
Other languages
English (en)
Other versions
CN110574131A (zh
Inventor
山元一生
宫原邦浩
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110574131A publication Critical patent/CN110574131A/zh
Application granted granted Critical
Publication of CN110574131B publication Critical patent/CN110574131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/24—Distinguishing marks, e.g. colour coding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种在外表面具备屏蔽层，并且在顶面具备视觉确认性较高的标记、文字以及数字等显示的、合格率较高的层叠型电子部件。具备：层叠体1，层叠有陶瓷层1a～1h，具备底面B、顶面U及侧面S；至少一个凹部8，形成于层叠体1的顶面U，表示标记、文字以及数字中的至少一种；以及电极3、4、5、6，形成于层叠体1的层间，还具备形成于层叠体1的顶面U和侧面S的屏蔽层9，在层叠体1的凹部8的内底面的正下方设置有不形成电极3、4、5、6的电极非形成区域NE，使电极非形成区域NE的厚度以凹部8的内底面为起点且为凹部8的深度以上的大小。

Description

层叠型电子部件和层叠型电子部件的制造方法
技术领域
本发明涉及具备层叠有多个陶瓷层的层叠体的层叠型电子部件。
另外，本发明涉及适用于制造本发明的层叠型电子部件的层叠型电子部件的制造方法。
背景技术
以往，在内置有IC(Integrated circuit；集成电路)元件的电子部件模块中，存在很多如下情况：在外表面形成屏蔽层，以便不会因从外部侵入的噪声而IC元件误动作，另外以便IC元件不向外部释放噪声。
例如，在专利文献1(日本专利第5779227号公报)公开有在外表面形成有屏蔽层的电子部件模块(半导体装置)。图10表示在专利文献1中公开的电子部件模块(半导体装置)1000。
电子部件模块1000具备布线基板101。在布线基板101的上侧主面安装有多个IC元件(半导体芯片)102。布线基板101与IC元件102通过引线(信号线引线)103而引线接合。另外，IC元件102彼此通过引线103而引线接合。
在布线基板101的上侧主面形成有模具树脂104，以便覆盖IC元件102。
在模具树脂104的外表面形成有屏蔽层105。屏蔽层105被设置成不会因从外部侵入的噪声而IC元件102误动作，另外IC元件102不向外部释放噪声。
在电子部件模块1000中，在形成屏蔽层105之前，在模具树脂104的顶面形成有凹部(印记)106。凹部106通过激光的照射来刻印，显示产品编号、制造年月日、制造工厂等产品信息。
在电子部件模块1000中，从屏蔽层105的上方，通过视觉确认读取凹部106的阴影，来识别产品编号、制造年月日、制造工厂等信息。
另一方面，在以往的具备层叠有陶瓷层的层叠体的层叠型电子部件中，在层叠体的顶面预先形成方向性标记，以便在正确的方向上安装层叠型电子部件。另外，也存在如下情况：在层叠体的顶面，与方向性标记一起或者替代方向性标记来显示产品编号、制造年月日、制造工厂等。
专利文献1：日本专利第5779227号公报
在具备层叠有陶瓷层的层叠体的层叠型电子部件中，在与专利文献1所公开的方法相同地，在层叠体的顶面形成显示标记、文字以及数字等的凹部，并且为了抑制噪声的透过而在层叠体的外表面形成屏蔽层的情况下，存在产生如下那样的不便的担忧。
首先，在欲向未烧制的层叠体的顶面压入形成于模具等的凸部来形成显示标记等的凹部的情况下，存在形成于凹部的正下方的电极被局部挤压而产生塑性变形，因而电极断线、在电极产生裂纹的担忧。另外，在欲通过向层叠体的顶面照射激光来形成显示标记等的凹部的情况下，存在对形成于凹部的正下方的电极施加激光的照射所引起的热，而电极断线、在电极产生裂纹的担忧。
另外，存在在形成于层叠体的顶面的凹部的内底面形成的屏蔽层与形成于层叠体的内部的电极之间，产生杂散电容，而无法获得所要求的电特性的担忧。
发明内容
本发明是为了解决上述的课题而完成的，作为其手段，本发明的层叠型电子部件具备：层叠体，层叠有多个陶瓷层，具备底面、顶面以及将底面与顶面相连的多个侧面；至少一个凹部，形成于层叠体的顶面，表示标记、文字以及数字中的至少一种；以及电极，形成于层叠体的层间，还具备屏蔽层，该屏蔽层形成于层叠体的包括凹部的内底面以及内壁面的至少一部分的顶面的至少一部分、和侧面的至少一部分，在层叠体中的凹部的内底面的正下方设置有不形成电极的电极非形成区域，电极非形成区域的厚度以凹部的内底面为起点且为凹部的深度以上的大小。
本发明的层叠型电子部件在层叠体的内部具备由凹部的深度以上的大小的厚度构成的电极非形成部，由此抑制在电极产生断线、裂纹。另外，抑制在形成于层叠体的顶面的凹部的内底面形成的屏蔽层与形成于层叠体的内部的电极之间产生杂散电容。并且，抑制在形成于层叠体的顶面的凹部的内底面形成的屏蔽层阻碍由形成于层叠体的内部的电感器电极构成的电感器的磁通形成。
优选为：电极非形成区域的厚度以凹部的上述内底面为起点且为凹部的深度的2倍以上的大小。在该情况下，可靠地几乎不会在电极产生断线、裂纹。另外，能够更有效地抑制在形成于层叠体的顶面的凹部的内底面形成的屏蔽层与形成于层叠体的内部的电极之间产生杂散电容。并且，能够更有效地抑制在形成于层叠体的顶面的凹部的内底面形成的屏蔽层阻碍由形成于层叠体的内部的电感器电极构成的电感器的磁通形成。
更优选为：在层叠体的凹部的内底面的正下方完全不形成电极。在该情况下，能够在凹部的内底面的正下方进一步有效地抑制由在层叠体的顶面形成凹部以及在其内底面形成屏蔽层所带来的影响。
优选为：将电极非形成区域的平面方向的大小设置为以凹部为中心，分别沿纵向扩展1.5倍以上且沿横向扩展1.5倍以上。在这种情况下，能够更有效地抑制在层叠体的顶面形成凹部以及在其内底面形成屏蔽层所带来的影响。
电极的种类例如为电感器电极、电容器电极、布线电极以及接地电极等。
在本发明的层叠型电子部件中，能够通过形成于层叠体的内部的电容器电极构成至少一个电容器，通过电感器电极构成至少一个电感器，通过电容器和电感器构成LC滤波电路。
另外，本发明的层叠型电子部件的制造方法具备：准备多个陶瓷生片的工序；在多个陶瓷生片中的至少一个陶瓷生片的一个主面或两个主面涂敷导电性膏，来形成第1膏图案的工序；以规定的顺序层叠多个陶瓷生片，来制作集合基板状的未烧制层叠体的工序；在集合基板状的未烧制层叠体的顶面涂敷通过烧制而消失的膏，来形成表示标记、文字以及数字中的至少一种的、具备一定厚度的第2膏图案的工序；将第2膏图案压入至集合基板状的未烧制层叠体的顶面，来使集合基板状的未烧制层叠体的上述顶面平坦的工序；将集合基板状的未烧制层叠体切割成单个化的未烧制层叠体的工序；以规定的轮廓对单个化的未烧制层叠体进行烧制，同时使第2膏图案消失，来制作层叠体的工序，该层叠体层叠有多个陶瓷层，具备底面、顶面以及将底面与顶面相连的多个侧面，并且在顶面形成有至少一个凹部；以及在层叠体的包括凹部的内底面以及内壁面的至少一部分的顶面的至少一部分、和侧面的至少一部分形成屏蔽层的工序。
此外，也可以替代在集合基板状的未烧制层叠体的顶面涂敷通过烧制而消失的膏来形成表示标记、文字以及数字中的至少一种的、具备一定厚度的第2膏图案，而预先在多个陶瓷生片中的层叠于最上层的陶瓷生片的上侧的主面涂敷通过烧制而消失的膏，来预先形成表示标记、文字以及数字中的至少一种的、具备一定厚度的第2膏图案。
另外，对于层叠体的顶面的凹部而言，也可以不使用通过烧制而消失的膏，而通过激光的照射来形成。或者，对于层叠体的顶面的凹部而言，也可以不使用通过烧制而消失的膏，而通过向未烧制层叠体的顶面压入形成于模具的内顶面的凸部来形成。
此外，对于通过本发明的层叠型电子部件的制造方法来制造的层叠型电子部件而言，优选：在层叠体的凹部的内底面的正下方设置有不形成电极的电极非形成区域，电极非形成区域的厚度以凹部的内底面为起点且为凹部的深度以上的大小。这是因为在这种情况下，能够避免在电极产生断线、裂纹。
本发明的层叠型电子部件抑制来自外部的噪声的侵入以及向外部的噪声的释放，并且在顶面形成视觉确认性较高的标记、文字以及数字等显示，并且抑制不合格品的产生。
根据本发明的层叠型电子部件的制造方法，能够容易地制造本发明的层叠型电子部件。
附图说明
图1是表示第1实施方式所涉及的层叠型电子部件100的立体图。另外，也是表示第3实施方式所涉及的层叠型电子部件300的立体图。
图2是表示层叠型电子部件100的剖视图。另外，也是表示层叠型电子部件300的剖视图。
图3的(A)、(B)分别是表示在层叠型电子部件100的制造方法的一个例子中实施的工序的剖视图。
图4的(C)～(E)是图3的(B)的延续，分别是表示在层叠型电子部件100的制造方法的一个例子中实施的工序的剖视图。
图5的(F)～(H)是图4的(E)的延续，分别是表示在层叠型电子部件100的制造方法的一个例子中实施的工序的剖视图。
图6的(I)～(K)是图5的(H)的延续，分别是表示在层叠型电子部件100的制造方法的一个例子中实施的工序的剖视图。
图7是表示第2实施方式所涉及的层叠型电子部件200的剖视图。
图8是表示第4实施方式所涉及的层叠型电子部件400的剖视图。
图9是表示第5实施方式所涉及的层叠型电子部件500的剖视图。
图10是表示专利文献1所公开的电子部件模块1000的剖视图。
具体实施方式
以下，基于附图对用于实施本发明的方式进行说明。此外，各实施方式例示性地示出本发明的实施方式，本发明并不限定于实施方式的内容。另外，也可以对不同的实施方式所记载的内容进行组合来实施，该情况下的实施内容也包括在本发明中。另外，附图是用于帮助说明书的理解，存在示意性地进行描绘的情况，并且存在描绘的构成要素或构成要素间的尺寸的比率与说明书所记载的这些的尺寸的比率不一致的情况。另外，存在说明书所记载的构成要素在附图中被省略的情况、省略个数进行描绘的情况等。
[第1实施方式]
在图1、图2中示出第1实施方式所涉及的层叠型电子部件100。其中，图1是层叠型电子部件100的立体图。图2是层叠型电子部件100的剖视图，示出图1的点划线X-X部分。
层叠型电子部件100例如是在内部形成有电容器、电感器而构成有规定的LC滤波电路的层叠型LC滤波器。但是，层叠型电子部件100的种类是任意的，并不限定于层叠型LC滤波器。
层叠型电子部件100具备层叠有陶瓷层1a～1h的层叠体1。层叠体1具备底面B、顶面U以及将底面B和顶面U相连的四个侧面S。
在本实施方式中，将作为保护层的陶瓷层1a和陶瓷层1h的厚度分别设为20μm。将层叠于陶瓷层1a与陶瓷层1h之间的陶瓷层1b～1g的厚度分别设为10μm。但是，陶瓷层的厚度、层数是任意的，能够根据需要进行选择。
在陶瓷层1a～1h根据需要而分别形成有连接上下两主面间的导通孔电极2。
在陶瓷层1a～1h的层间，根据需要而分别形成有接地电极3、电感器电极4、电容器电极5以及布线电极6。
多个电感器电极4通过导通孔导体(未图示)连接成螺旋状，从而形成电感器L。
另外，通过对置地形成的1对电容器电极5、5来形成电容器C。
而且，电感器L和电容器C通过导通孔电极2、布线电极6连接，从而在层叠体1的内部构成有规定的LC滤波电路。
在层叠体1的底面B形成有多个外部电极7。在外部电极7的表面，根据需要形成有镀层7a。外部电极7分别与LC滤波电路的规定的部分连接。
在层叠体1的顶面U形成有圆筒状的凹部8。在本实施方式中，凹部8为方向性标记。在本实施方式中，将凹部8的深度设为20μm。但是，凹部8的深度是任意的，能够从5μm～50μm范围中进行选择。此外，深度越大，凹部8的视觉确认性越高，但越难以形成。另外，凹部8并不限定于方向性标记等标记，也可以是文字、数字，例如也可以是显示产品编号、制造年月日、制造工厂等的文字、数字等。
此外，对于层叠型电子部件100的制造方法在后面进行叙述，但在本实施方式中，通过向未烧制层叠体的顶面压入通过烧制而消失的膏来形成凹部8，因此在凹部8的内底面的正下方，被凹部8按压，从而陶瓷层1e、1f、1g、1h分别向底面B侧塑性变形。
在层叠体1的包括凹部8的内底面和内壁面的顶面U和4个侧面S形成有屏蔽层9。屏蔽层9被设置成不使噪声从外部侵入，另外不向外部释放噪声。
在层叠体1的凹部8的内底面的正下方设置有不形成接地电极3、电感器电极4、电容器电极5以及布线电极6等电极的电极非形成区域NE。在本实施方式中，以凹部8的内底面为起点，将电极非形成区域NE的厚度设为20μm。即，将电极非形成区域NE的厚度设为与凹部8的深度相同的20μm。从图2可知，对于层叠型电子部件100而言，通过在凹部8的内底面的正下方形成厚度与凹部8的深度相同的电极非形成区域NE，从而在电极非形成区域NE的正下方的电容器电极5、布线电极6不产生断线、裂纹。此外，若将电极非形成区域NE的厚度设为凹部8的深度的2倍以上，则能够更可靠地抑制断线、裂纹的产生，因此优选。
此外，优选将电极非形成区域NE的平面方向的大小设置成以凹部8为中心，分别沿纵向扩展1.5倍左右，沿横向扩展1.5倍左右。在这种情况下，能够更有效地抑制在电感器电极4、电容器电极5以及布线电极6等电极产生断线、裂纹。
由以上构造构成的第1实施方式的层叠型电子部件100具备如下的优点。
首先，层叠型电子部件100在层叠体1的外表面形成有屏蔽层9，因此，抑制来自外部的噪声的侵入以及向外部的噪声的放射。
另外，对于层叠型电子部件100而言，在层叠体1的顶面U设置有凹部8，通过标记、文字以及数字等来显示信息，因此即便从屏蔽层9的上方，也明显地显示有阴影，能够以较高的视觉确认性来识别信息。
另外，对于层叠型电子部件100而言，在层叠体1的凹部8的内底面的正下方设置有与凹部8的深度相同的20μm厚度的电极非形成区域NE，因此在接地电极3、电感器电极4、电容器电极5以及布线电极6等电极不产生断线、裂纹。更具体而言，如上述那样，通过形成了凹部8，从而在凹部8的内底面的正下方，陶瓷层1e、1f、1g、1h分别向底面B侧塑性变形。然而，因设置有电极非形成区域NE，因而陶瓷层1d距凹部8的内底面的距离增大，从而不塑性变形。其结果是，形成于陶瓷层1d与陶瓷层1e之间的电容器电极5也不塑性变形，不产生断线、裂纹。
另外，对于层叠型电子部件100而言，在层叠体1的凹部8的内底面的正下方设置有与凹部8的深度相同的20μm厚度的电极非形成区域NE，因此能够抑制在形成于凹部8的内底面的屏蔽层9与接地电极3、电感器电极4、电容器电极5以及布线电极6等电极之间产生杂散电容。
并且，层叠型电子部件100也能够抑制形成于凹部8的内底面的屏蔽层9阻碍由电感器电极4构成的电感器L的磁通形成。即，在层叠型电子部件中，在层叠体的顶面形成凹部且在层叠体的外表面形成屏蔽层的情况下，在形成于层叠体的顶面的凹部的内底面形成的屏蔽层会遮断由形成于层叠体的内部的电感器电极构成的电感器的磁通，导致电感器的Q值降低，电感器的电感值降低，由此存在不能获得所要求的电特性的担忧。然而，对于层叠型电子部件100而言，在层叠体1的凹部8的内底面的正下方，设置有与凹部8的深度相同的20μm厚度的电极非形成区域NE，因此抑制形成于凹部8的内底面的屏蔽层9阻碍由电感器电极4构成的电感器L的磁通形成。
层叠型电子部件100例如能够通过图3的(A)～图6的(K)所示的方法来制造。
首先，制作陶瓷浆料。具体而言，通过以规定的量混合陶瓷粉末、粘合剂以及增塑剂来制作陶瓷浆料。
接下来，将陶瓷浆料涂敷于载体膜上来制作陶瓷生片。能够将唇形涂布机、刮浆刀等用于浆料的涂敷。
对于陶瓷生片而言，如图3的(A)所示，为了一并制造多个层叠型电子部件100，而准备将多个陶瓷生片配置成矩阵状的母陶瓷生片11a～11h。
接下来，如图3的(B)所示，针对陶瓷生片11a～11h，根据需要形成用于形成导通孔电极2的贯通孔22。贯通孔22的孔径是任意的，但例如设为20μm～200μm。能够将机械打孔、CO2激光的照射以及UV激光的照射等用于贯通孔22的形成。
接下来，制作导电性膏。具体而言，通过以规定的量混合导电性粉末、粘合剂以及增塑剂来制作导电性膏。在导电性膏中，也可以添加收缩率调整用的共用坯料(陶瓷粉末)。
接下来，如图4的(C)所示，在陶瓷生片11a～11h的贯通孔22填充导电性膏12，并且在陶瓷生片11a～11h的主面，根据需要涂敷导电性膏，来分别形成用于形成接地电极3的导电性的膏图案13、用于形成电感器电极4的导电性的膏图案14、用于形成电容器电极5的导电性的膏图案15、用于形成布线电极6的导电性的膏图案16以及用于形成外部电极7的导电性的膏图案17。
接下来，如图4的(D)所示，层叠陶瓷生片11a～11h。
接下来，如图4的(E)所示，在陶瓷生片11h的顶面形成用于形成凹部8的、通过烧制而消失的膏图案18。膏图案18的材质只要是通过烧制而消失的材质即可，可以是任意的，例如能够使用树脂、碳。膏图案18的形成例如能够使用基于喷墨的涂敷、转印等。膏图案18的厚度略大于凹部8的深度。
此外，也可以不是在层叠陶瓷生片11a～11h之后，在陶瓷生片11h的顶面(上侧的主面)形成膏图案18，而是在层叠陶瓷生片11a～11h之前，预先在陶瓷生片11h的上侧的主面形成膏图案18。
接下来，如图5的(F)所示，利用下模具51和上模具52夹持陶瓷生片11a～11h，进行加热，并且从上下进行加压，由此使得一体化，从而制作集合基板状的未烧制层叠体11。此时，上模具52的内顶面平坦，因此，膏图案18被压入至集合基板状的未烧制层叠体11的顶面。
接下来，如图5的(G)所示，将集合基板状的未烧制层叠体11切割成各个未烧制层叠体1'从而单个化。各个未烧制层叠体1'由陶瓷生片1a'～1h'层叠而成。
接下来，如图5的(H)所示，以规定的轮廓对未烧制层叠体1'进行烧制。其结果是，层叠有陶瓷生片1a'～1h'的未烧制层叠体1'被烧制，而成为层叠有陶瓷层1a～1h的层叠体1。填充于贯通孔22的导电性膏12被烧制，而成为导通孔电极2。导电性的膏图案13被烧制，而成为接地电极3。导电性的膏图案14被烧制，而成为电感器电极4。导电性的膏图案15被烧制，而成为电容器电极5。导电性的膏图案16被烧制，而成为布线电极6。导电性的膏图案17被烧制，而成为外部电极7。并且，压入至未烧制层叠体1'的顶面的膏图案18被烧制而消失，从而在层叠体1的顶面形成凹部8。
此外，能够将批量炉、带式炉等用于未烧制层叠体1'的烧制。另外，在对导电性膏使用Cu系的导电性膏的情况下，在还原性气氛下进行烧制。
接下来，如图6的(I)所示，在外部电极7的表面形成镀层7a。镀层7a的材质、层数是任意的，例如能够通过电镀使第1层为Ni镀层，使第2层为Sn镀层。或者也可以替代这些，通过化学镀来形成Au镀层。
接下来，如图6的(J)所示，将层叠体1固定于在上侧主面具备粘合性的固定用夹具53。
接下来，如图6的(K)所示，在层叠体1的外表面通过溅射形成屏蔽层9。如果有需要，在溅射之前，对层叠体1的外表面实施等离子体清洗。屏蔽层9也形成于凹部8的内底面以及内壁面。屏蔽层9例如以密接层、导电层以及保护层的顺序形成为3层。但是，在与由陶瓷构成的层叠体1的密接性良好的情况下，也可以省略密接层。例如能够将SUS、Ti、Cr以及Ni等用作密接层和保护层的材料。例如能够将Cu、Ag以及Al等用作导电层的材料。作为溅射的设备，例如能够使用内联型、批量型、单片型等。
此外，在本实施方式中，通过溅射来进行屏蔽层9的形成，但也可以通过旋转涂敷来形成屏蔽层9。在这种情况下，通过旋转涂敷使含有导电性粉末的树脂膏附着于层叠体1的外表面。此外，也可以在旋转涂敷之前，对层叠体1的外表面进行等离子体清洗。
由此，第1实施方式所涉及的层叠型电子部件100完成。
[第2实施方式]
图7表示第2实施方式所涉及的层叠型电子部件200。其中，图7是层叠型电子部件200的剖视图。
对于层叠型电子部件200而言，根据上述的第1实施方式所涉及的层叠型电子部件100的制造方法，对制造方法进行了局部变更。具体而言，在第1实施方式中，预先将膏图案18压入至集合基板状的未烧制层叠体11的顶面，并且在烧制时使膏图案18消失，从而形成凹部8，但在第2实施方式中，通过向集合基板状的未烧制层叠体11的顶面照射激光来形成凹部8。层叠型电子部件200的其他的制造工序与第1实施方式相同。
通过采用上述制造方法，由此从图7可知，在层叠型电子部件200中，在凹部8的内底面的正下方，陶瓷层1e、1f、1g、1h不塑性变形。
在层叠型电子部件200中，也在凹部8的内底面的正下方设置有与凹部8的深度相同大小的厚度(20μm)的电极非形成区域NE，因此不会因激光的热而在形成于凹部8的内底面的正下方的电极(电容器电极5等)产生断线、裂纹。另外，抑制形成于凹部8的内底面的屏蔽层9与形成于层叠体的内部的电极之间的杂散电容的产生。并且，抑制形成于凹部8的内底面的屏蔽层9阻碍由电感器电极4构成的电感器L的磁通形成。
[第3实施方式]
制作了第3实施方式所涉及的层叠型电子部件300。层叠型电子部件300由与图1、图2所示的第1实施方式所涉及的层叠型电子部件100相同的构造构成，引用图1、图2来进行说明。
对于层叠型电子部件300而言，也根据上述的第1实施方式所涉及的层叠型电子部件100的制造方法，对制造方法进行了局部变更。具体而言，在第1实施方式中，预先将膏图案18压入至集合基板状的未烧制层叠体11的顶面，并且在烧制时使膏图案18消失，来形成凹部8，但在第3实施方式中，通过将形成于上模具(未图示)的内底面的凸部压入至集合基板状的未烧制层叠体11的顶面，来形成凹部8。层叠型电子部件300的其他的制造工序与第1实施方式相同。
层叠型电子部件300也与层叠型电子部件100同样地，不在形成于层叠体1的内部的电极(接地电极3、电感器电极4、电容器电极5以及布线电极6等)产生断线、裂纹。另外，抑制杂散电容的产生，抑制电感器的磁通形成的阻碍。
[第4实施方式]
图8表示第4实施方式所涉及的层叠型电子部件400。其中，图8是层叠型电子部件400的剖视图。
对于层叠型电子部件400而言，对第1实施方式所涉及的层叠型电子部件100的构造的一部分施加了变更。具体而言，在层叠型电子部件100中，在凹部8的内底面的正下方设置有与凹部8的深度相同大小的厚度(20μm)的电极非形成区域NE，但在层叠型电子部件400中，在凹部8的内底面的正下方设置有凹部8的深度的2倍大小的厚度(40μm)的电极非形成区域NE。而且，伴随于此，对形成于层叠体1的内部的LC滤波电路的内容以及配置进行了变更。
层叠型电子部件400与层叠型电子部件100相比，在凹部8的内底面的正下方，更不容易在电极(布线电极6等)产生断线、裂纹。另外，更有效地抑制形成于凹部8的内底面的屏蔽层9与形成于层叠体的内部的电极之间的杂散电容。并且，能够更有效地抑制形成于凹部8的内底面的屏蔽层9阻碍由电感器电极4构成的电感器L的磁通形成。
[第5实施方式]
图9表示第5实施方式所涉及的层叠型电子部件500。其中，图9是层叠型电子部件500的剖视图。
对于层叠型电子部件500而言，对第4实施方式所涉及的层叠型电子部件400进一步施加了变更。具体而言，在层叠型电子部件500中，在凹部8的内底面的正下方完全不形成电极，将从凹部8的内底面到层叠体1的底面B为止的区域设为电极非形成区域NE。而且，伴随于此，对形成于层叠体1的内部的LC滤波电路的内容以及配置进行了变更。
层叠型电子部件500能够在凹部8的正下方，进一步有效地抑制由形成凹部8以及在凹部8的内底面形成屏蔽层9所引起的电极的断线、裂纹、屏蔽层9与电极之间的杂散电容的产生等影响。
以上，对第1实施方式～第5实施方式所涉及的层叠型电子部件100、200、300、400、500进行了说明。然而，本发明并不限定于上述的内容，能够围绕发明的主旨进行各种变更。
例如，层叠型电子部件100、200、300、400、500是在层叠体1的内部构成有LC滤波电路的层叠型LC滤波器，但层叠型电子部件的种类是任意的，并不限定于层叠型LC滤波器。
另外，在层叠型电子部件100、200、300、400、500中，凹部8为标记(方向性标记)，但凹部8并不限定于标记，也可以是通过文字、数字等显示产品编号、制造年月日、制造工厂等的结构。
附图标记说明：1…层叠体；1a～1h…陶瓷层；2…导通孔电极；3…接地电极；4…电感器电极；5…电容器电极；6…布线电极；7…外部电极；8…凹部；9…屏蔽层；NE…电极非形成区域；11…集合基板状的未烧制层叠体；11a～11h…母陶瓷生片；1'…未烧制层叠体；1'a～1'h…陶瓷生片；12…导电性膏；13～17…导电性的膏图案(第1膏图案)；18…通过烧制而消失的膏图案(第2膏图案)；22…贯通孔；51…下模具；52…上模具；53…固定用夹具；100、200、300、400、500…层叠型电子部件(层叠型LC滤波器)。

Claims (10)

1.一种层叠型电子部件，具备：
层叠体，层叠有多个陶瓷层，具备底面、顶面以及将所述底面与所述顶面相连的多个侧面；
至少一个凹部，形成于所述层叠体的所述顶面，表示标记、文字、数字中的至少一种；以及
电极，形成于所述层叠体的层间，
在所述层叠型电子部件中，
还具备屏蔽层，所述屏蔽层形成于所述层叠体的包括所述凹部的内底面以及内壁面的至少一部分的所述顶面的至少一部分、和所述侧面的至少一部分，
在所述层叠体中的所述凹部的所述内底面的正下方设置有不形成所述电极的电极非形成区域，
所述电极非形成区域的厚度以所述凹部的所述内底面为起点且为所述凹部的深度以上的大小，
所述电极非形成区域包括至少2层所述陶瓷层，
在与构成所述电极非形成区域的所述陶瓷层相同的所述陶瓷层的层间的、当俯视所述层叠体时所述电极非形成区域以外的区域，设置有所述电极，
所述电极是电感器电极、电容器电极、布线电极以及接地电极中的至少一种。
2.根据权利要求1所述的层叠型电子部件，其中，
所述电极非形成区域的厚度以所述凹部的所述内底面为起点且为所述凹部的深度的2倍以上的大小。
3.根据权利要求1所述的层叠型电子部件，其中，
在所述层叠体的所述凹部的所述内底面的正下方，完全不形成所述电极。
4.根据权利要求1所述的层叠型电子部件，其中，
所述电极非形成区域的平面方向的大小是以所述凹部为中心，分别沿纵向扩展1.5倍以上且沿横向扩展1.5倍以上所得的大小。
5.根据权利要求1～4中任一项所述的层叠型电子部件，其中，
通过所述电容器电极构成至少一个电容器，通过所述电感器电极构成至少一个电感器，
通过所述电容器和所述电感器构成LC滤波电路。
6.一种层叠型电子部件，具备：
层叠体，层叠有多个陶瓷层，具备底面、顶面以及将所述底面与所述顶面相连的多个侧面；
至少一个凹部，形成于所述层叠体的所述顶面，表示标记、文字、数字中的至少一种；以及
电极，形成于所述层叠体的层间，
在所述层叠型电子部件中，
还具备屏蔽层，所述屏蔽层形成于所述层叠体的包括所述凹部的内底面以及内壁面的至少一部分的所述顶面的至少一部分、和所述侧面的至少一部分，
在所述层叠体中的所述凹部的所述内底面的正下方设置有不形成所述电极的电极非形成区域，
所述电极非形成区域的厚度以所述凹部的所述内底面为起点且为所述凹部的深度以上的大小，
在所述层叠体的所述凹部的所述内底面的正下方，完全不形成所述电极。
7.根据权利要求6所述的层叠型电子部件，其中，
所述电极非形成区域的厚度以所述凹部的所述内底面为起点且为所述凹部的深度的2倍以上的大小。
8.根据权利要求6所述的层叠型电子部件，其中，
所述电极非形成区域的平面方向的大小是以所述凹部为中心，分别沿纵向扩展1.5倍以上且沿横向扩展1.5倍以上所得的大小。
9.根据权利要求6～8中任一项所述的层叠型电子部件，其中，
所述电极是电感器电极、电容器电极、布线电极以及接地电极中的至少一种。
10.根据权利要求9所述的层叠型电子部件，其中，
通过所述电容器电极构成至少一个电容器，通过所述电感器电极构成至少一个电感器，
通过所述电容器和所述电感器构成LC滤波电路。
CN201880028866.XA 2017-05-15 2018-05-14 层叠型电子部件和层叠型电子部件的制造方法 Active CN110574131B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017096244 2017-05-15
JP2017-096244 2017-05-15
PCT/JP2018/018466 WO2018212119A1 (ja) 2017-05-15 2018-05-14 積層型電子部品および積層型電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN110574131A CN110574131A (zh) 2019-12-13
CN110574131B true CN110574131B (zh) 2022-05-17

Family

ID=64273887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880028866.XA Active CN110574131B (zh) 2017-05-15 2018-05-14 层叠型电子部件和层叠型电子部件的制造方法

Country Status (5)

Country Link
US (1) US11152157B2 (zh)
JP (1) JP6863458B2 (zh)
KR (1) KR102267242B1 (zh)
CN (1) CN110574131B (zh)
WO (1) WO2018212119A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380478B2 (en) * 2018-03-09 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Coil component
KR102138885B1 (ko) * 2018-09-20 2020-07-28 삼성전기주식회사 코일 부품
KR102671967B1 (ko) * 2019-03-05 2024-06-05 삼성전기주식회사 코일 부품
JP7439392B2 (ja) * 2019-05-13 2024-02-28 株式会社村田製作所 キャパシタ
JP2021125585A (ja) * 2020-02-06 2021-08-30 Tdk株式会社 積層チップ部品の製造方法
JP2021125583A (ja) 2020-02-06 2021-08-30 Tdk株式会社 積層チップ部品の製造方法
JP2021125584A (ja) * 2020-02-06 2021-08-30 Tdk株式会社 積層チップ部品
KR20210136741A (ko) * 2020-05-08 2021-11-17 삼성전기주식회사 코일 부품
JP2022006781A (ja) * 2020-06-25 2022-01-13 Tdk株式会社 電子部品及びその製造方法
WO2022054659A1 (ja) * 2020-09-08 2022-03-17 株式会社村田製作所 モジュール及び電子部品

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244058A (ja) * 1993-02-19 1994-09-02 Murata Mfg Co Ltd チップ型貫通コンデンサ
JP2004273875A (ja) * 2003-03-11 2004-09-30 Tdk Corp セラミック電子部品
CN1764992A (zh) * 2003-03-31 2006-04-26 松下电器产业株式会社 复合电子元件
CN1808649A (zh) * 2005-01-20 2006-07-26 三星电机株式会社 多层片状电容器
JP2007242806A (ja) * 2006-03-07 2007-09-20 Mitsubishi Materials Corp 積層型電子部品およびその製造方法
JP2008016752A (ja) * 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 積層型電子部品の製造装置
CN101273421A (zh) * 2005-11-28 2008-09-24 株式会社村田制作所 陶瓷电子元件
JP2008264787A (ja) * 2007-04-16 2008-11-06 Renesas Technology Corp 電子部品の製造方法及び製造装置
JP2010073961A (ja) * 2008-09-19 2010-04-02 Soshin Electric Co Ltd 積層型電子部品及びその製造方法
CN103456495A (zh) * 2012-05-30 2013-12-18 三星电机株式会社 片式层压电子元件、用于安装该元件的板及其封装单元
CN103460818A (zh) * 2011-03-25 2013-12-18 株式会社村田制作所 陶瓷多层基板
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法
WO2014147898A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミック電子部品
CN104347268A (zh) * 2013-08-08 2015-02-11 三星电机株式会社 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板
CN105895368A (zh) * 2015-02-16 2016-08-24 三星电机株式会社 多层陶瓷电子组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085925B2 (ja) 2003-08-07 2008-05-14 株式会社デンソー プリント基板の製造方法
US7092236B2 (en) 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP2008001652A (ja) * 2006-06-23 2008-01-10 Asahi Glass Co Ltd 含フッ素化合物及びその製造方法
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP2011018927A (ja) 2010-09-07 2011-01-27 Murata Mfg Co Ltd 回路基板

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244058A (ja) * 1993-02-19 1994-09-02 Murata Mfg Co Ltd チップ型貫通コンデンサ
JP2004273875A (ja) * 2003-03-11 2004-09-30 Tdk Corp セラミック電子部品
CN1764992A (zh) * 2003-03-31 2006-04-26 松下电器产业株式会社 复合电子元件
CN1808649A (zh) * 2005-01-20 2006-07-26 三星电机株式会社 多层片状电容器
CN100568426C (zh) * 2005-01-20 2009-12-09 三星电机株式会社 多层片状电容器
CN101273421A (zh) * 2005-11-28 2008-09-24 株式会社村田制作所 陶瓷电子元件
JP2007242806A (ja) * 2006-03-07 2007-09-20 Mitsubishi Materials Corp 積層型電子部品およびその製造方法
JP2008016752A (ja) * 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 積層型電子部品の製造装置
JP2008264787A (ja) * 2007-04-16 2008-11-06 Renesas Technology Corp 電子部品の製造方法及び製造装置
JP2010073961A (ja) * 2008-09-19 2010-04-02 Soshin Electric Co Ltd 積層型電子部品及びその製造方法
CN103460818A (zh) * 2011-03-25 2013-12-18 株式会社村田制作所 陶瓷多层基板
CN103456495A (zh) * 2012-05-30 2013-12-18 三星电机株式会社 片式层压电子元件、用于安装该元件的板及其封装单元
WO2014147898A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミック電子部品
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法
CN104347268A (zh) * 2013-08-08 2015-02-11 三星电机株式会社 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板
CN105895368A (zh) * 2015-02-16 2016-08-24 三星电机株式会社 多层陶瓷电子组件

Also Published As

Publication number Publication date
KR20190100393A (ko) 2019-08-28
US20200082990A1 (en) 2020-03-12
JPWO2018212119A1 (ja) 2020-03-12
KR102267242B1 (ko) 2021-06-21
WO2018212119A1 (ja) 2018-11-22
JP6863458B2 (ja) 2021-04-21
CN110574131A (zh) 2019-12-13
US11152157B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
CN110574131B (zh) 层叠型电子部件和层叠型电子部件的制造方法
US7557307B2 (en) Electronic component and its manufacturing method
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP6766946B2 (ja) 積層型電子部品および積層型電子部品の製造方法
US10660227B2 (en) Electronic module and method of manufacturing electronic module
US7231712B2 (en) Method of manufacturing a module
CN111903196A (zh) 玻璃芯器件及其制造方法
EP1548759A2 (en) Method of manufacturing an electrostatic discharge protection component
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP2010021386A (ja) セラミック部品の製造方法
US6221193B1 (en) Defect reduction method for screened greensheets and article produced therefrom
JP3251862B2 (ja) セラミック多層基板の製造方法
US11349449B2 (en) Laminated electronic component and method for manufacturing laminated electronic component
JP3988250B2 (ja) 多層回路基板の製造方法
JP5314370B2 (ja) セラミック部品の製造方法
JP3451868B2 (ja) セラミック積層基板の製造方法
US10720338B1 (en) Low temperature cofired ceramic substrates and fabrication techniques for the same
JP2005019749A (ja) 配線基板および多数個取り配線基板
JP4646825B2 (ja) 多数個取り配線基板
JP5791450B2 (ja) 多数個取り配線基板および配線基板
JP2005159184A (ja) 電子装置の製造方法
JP4711667B2 (ja) セラミック基板の製造方法
KR100935973B1 (ko) 무수축 세라믹 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant