CN110557097B - 具有局部反馈环路的放大器 - Google Patents

具有局部反馈环路的放大器 Download PDF

Info

Publication number
CN110557097B
CN110557097B CN201910456283.3A CN201910456283A CN110557097B CN 110557097 B CN110557097 B CN 110557097B CN 201910456283 A CN201910456283 A CN 201910456283A CN 110557097 B CN110557097 B CN 110557097B
Authority
CN
China
Prior art keywords
amplifier
input
circuit
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910456283.3A
Other languages
English (en)
Other versions
CN110557097A (zh
Inventor
T·戴格尔
H·亚萨
A·乔丹
G·马希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110557097A publication Critical patent/CN110557097A/zh
Application granted granted Critical
Publication of CN110557097B publication Critical patent/CN110557097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
    • H03F3/45955—Measuring at the input circuit of the differential amplifier
    • H03F3/45959—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/481—A resistor being used as sensor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21157—A filter circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明题为“具有局部反馈电路的放大器”。在一般方面，本发明公开了一种电路，所述电路能包含放大器电路，所述放大器电路包含第一放大器、第一反馈路径和第二反馈路径。所述第一反馈路径能提供从所述第一放大器的正输出到所述第一放大器的负输入的反馈路径。所述第二反馈路径能提供从所述第一放大器的负输出到所述第一放大器的正输入的反馈路径。所述电路还能包含环路电路，所述环路电路包含第二放大器。所述环路电路能被配置为为所述第一放大器提供局部反馈环路并且被配置为控制进入所述第一放大器的所述正输入以及进入所述第一放大器的所述负输入的电流流动。

Description

具有局部反馈环路的放大器
技术领域
本说明书整体涉及全差分放大器，诸如D类放大器。
背景技术
一般来讲，全差分放大器能够是DC耦接的高增益电子电压放大器，该放大器接受差分输入电压并产生差分输出电压。全差分放大器的输出能由两个反馈路径控制，正电压输入上的一个反馈路径和负输入电压路径上的另一个反馈路径。在大多数情况下，由于放大器的高增益，每个反馈路径在确定任何给定输入差分电压的输出差分电压中起着显著作用。反馈路径中的电阻器不匹配能对全差分放大器的性能产生不利影响。
发明内容
在一个一般方面，***能包括全差分放大器电路，该全差分放大器电路包括第一放大器、第一反馈路径和第二反馈路径。第一反馈路径能提供从第一放大器的正输出到第一放大器的负输入的反馈路径。第二反馈路径能提供从第一放大器的负输出到第一放大器的正输入的反馈路径。***还能包括斩波器时钟电路，该斩波器时钟电路被配置为以可变占空比输出斩波器时钟信号；以及共模环路电路，该共模环路电路包括第二放大器和斩波器开关。共模环路电路能被配置为为第一放大器提供局部反馈环路。斩波器开关能被配置为从斩波器时钟电路接收斩波器时钟信号，并且被配置为控制流入第一放大器的正输入以及流入第一放大器的负输入的电流。
在另一个一般方面，全差分放大器电路能包括D类放大器，该D类放大器被配置为接收输入差模电压并且基于输入共模电压输出输出差模电压。全差分放大器电路还能包括连接在D类放大器的正输出和D类放大器的负输入之间的第一反馈电阻器，以及连接在D类放大器的负输出和D类放大器的正输入之间的第二反馈电阻器。全差分放大器电路还能包括连接到第一反馈电阻器和D类放大器的负输入的第一输入电阻器，以及连接到第二反馈电阻器的D类放大器的正输入的第二输入电阻器。在全差分放大器电路中，局部反馈环路能迫使D类放大器的正输入和负输入处的共模电压为恒定电压，该恒定电压与全差分放大器的电源电压无关，其中输出差模电压能基于第一反馈电阻器和第二反馈电阻器之间的不匹配。
在又一个一般方面，方法能包括通过包括正输入和负输入的放大器接收基于输入共模电压的输入差模电压。该方法还能包括通过局部反馈环路控制输入差分电压。控制能包括通过斩波器开关在正输入和负输入之间切换较高值电流，并且基于切换，将流入放大器的正输入的电流均衡到流入放大器的负输入的电流。该方法能更进一步包括基于由放大器接收的输入差分电压的控制，通过放大器输出输出差模电压，该输出差模电压与放大器的电源电压无关。
一个或多个实施方式的细节在附随附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。
附图说明
图1A是包括全差分放大器电路、共模(CM)环路电路和斩波器时钟电路的示例性电路的框图。
图1B是示例性电路的框图，其示出包括在全差分放大器电路和共模环路电路中的电路。
图2A是用作斩波器时钟电路的示例性电路的示意图。
图2B是示例性时序图，示出当如图1B所示的示例性电路正在输出具有低电压幅值的信号时，如图2A所示的示例性电路的输出信号波形。
图2C是示例性时序图，示出当如图1B所示的示例性电路正在输出具有高电压幅值的信号时，如图2A所示的示例性电路的输出信号波形。
图3是示例性图表，其示出斩波时钟的频率对全差分放大器电路的总谐波失真(THD)、带外噪声和电源抑制比(PSRR)的影响。
图4是时序图表，其示出伏特与时间的电压曲线图中斩波器时钟电路的示例性信号。
图5是示例性电路的框图，其示出包括在D类全差分放大器电路和共模环路电路的替代实施方式中的电路。
图6是示出了用于增加全差分放大器的电源抑制比(PSRR)的示例性方法的流程图。
各个附图中的相同参考标号指示相同元件。
具体实施方式
在包括用于执行前端信号滤波的电路并且/或者包括用于执行数字信号处理的电路的全差分放大器电路中，能够存在从输入共模电压到输出共模电压的共模移位。在一些实施方式中，全差分放大器电路能包括D类放大器。共模环路电路包括以可变频率计时的斩波器开关，并且可变占空比率能被置于D类放大器的差分输入端处(与其耦接，连接到其等)，从而提供局部反馈环路，该局部反馈环路将跨过输入电阻器到放大器的共模移位驱动到固定值。这能够显著降低电源抑制比(PSRR)对输入电阻器之间电阻器值不匹配的依赖性，而不会影响D类放大器的性能，从而导致全差分放大器的PSRR增加。
图1A是包括全差分放大器电路102(其在本文中也能称为放大器102)、共模(CM)环路电路104和斩波器时钟电路106的示例性电路100的框图。CM环路电路104包括斩波器开关108，其在本文中也能称为斩波器电路108。在一些实施方式中，放大器102能够是音频放大器。在一些实施方式中，放大器102能够是D类放大器。示例性电路100也能称为***。
在一些实施方式中，利用全差分放大器，为了增加(例如，最大化等)放大器102的输出差模电压(Vod 116)的幅值，输出共模电压(Voc 110)能够以电源电压VDD 112的一半的值为中心。例如，Voc 110能够以VDD 112除以二为中心。输入共模电压(Vic 114)能与电源电压VDD 112无关。放大器102的输出差模电压(Vod 116)能由两条反馈路径控制，到放大器102的正电压输入(Vid(+)118a)上的第一反馈路径以及放大器102的负输入电压路径(Vid(-)118b)上的第二反馈路径，这在图1B中更详细地示出。
如果输出共模电压(Voc 110)或输入共模电压(Vic 114)取决于电源电压(VDD112)，则共模电压到差模电压转换能取决于电源电压(VDD 112)。因此，由两条反馈路径提供的反馈的不匹配或差值能导致放大器102的电源抑制比(PSRR)的减小，从而不利地影响放大器102的性能，因为放大器102使电源变化对输出差模电压(Vod 116)的影响最小化的能力降低。
共模环路电路104能提供共模环路输出级120，该共模环路输出级能减小(或在一些情况下消除)Voc 110对VDD 112的依赖性，从而限制共模电压到差模电压转换对包括在反馈路径中的反馈电阻器的不匹配的电源依赖方面。此外，能使用斩波器开关108对共模环路输出级120进行斩波以便减小(或在一些情况下消除)包括在反馈路径中的反馈电阻器的不匹配。斩波器时钟电路106能向斩波器开关108提供可变频率、可变占空比时钟信号。使用可变频率、可变占空比时钟信号对斩波器开关108进行计时还能减小共模环路电路104(例如，放大器和/或一个或多个晶体管)的元件的闪烁噪声贡献。闪烁噪声以及在由放大器102进行的共模电压到差模电压转换中对包括在反馈路径中的反馈电阻器的不匹配的依赖性的减小能发生，而不会不利地影响折叠的带外噪声(例如，折叠的带外噪声将不会增加)，或者不会不利地影响放大器102的总谐波失真(THD)。
例如，在放大器102是音频放大器的情况下，带外噪声能够是包括在音频带之外的频率(例如，20赫兹(Hz.)至20千赫(kHz.))中的噪声。在一些实施方式中，放大器102能对输入信号进行混叠，从而导致带外噪声被折回到音频带中。闪烁噪声以及在由放大器102进行的共模电压到差模电压转换中对包括在反馈路径中的反馈电阻器的不匹配的依赖性的减小能发生，而不会增加电路100中的放大器102的折叠带外噪声的量(如果存在)。
例如，进一步在放大器102是音频放大器的情况下，THD能表示Vod 116和Vid 118之间的谐波失真或偏差的百分比。闪烁噪声以及在由放大器102进行的共模电压到差模电压转换中对包括在反馈路径中的反馈电阻器的不匹配的依赖性的减小能发生，而不会增加放大器102的THD。
图1B是示例性电路100的框图(和示意图)，其示出包括在放大器电路102和共模环路电路104中的电路。能包括在斩波器时钟电路中的电路在图2A中示出并且在下文中讨论。
反馈电阻器Rfp 122可将来自正电压输出(Vod(+)116a)的反馈提供给放大器A1128的负输入124b。在一些实施方式中，放大器128能够是D类放大器。反馈电阻器Rfm 126将来自负电压输出(Vid(-)116b)的反馈提供给放大器A1的正输入124a。反馈电阻器Rfp 122和反馈电阻器Rfm 126分别在节点134a和节点134b处连接到(耦接到)输入电阻器Rip130和输入电阻器Rim 132。输入电阻器Rim 132和输入电阻器Rip 130还分别连接到放大器A1128的正输入124a和负输入124b。来自斩波器开关108的输出136a和输出136b分别连接到放大器A1 128的正输入124a和负输入124b。放大器128提供正输出信号146a和负输出信号146b，它们将参考图2B-图2C更详细地描述。
在一些实施方式中，输入电阻器Rim 132的值能等于输入电阻器Rip 130的值。输入电阻器Rim 132的值和输入电阻器Rip 130的值之间的不匹配或差值能基于每个电阻器的制造中的变化。在一些实施方式中，反馈电阻器Rfp 122的值能等于反馈电阻器Rfm 126的值。反馈电阻器Rfp 122的值和反馈电阻器Rfm 126的值之间的不匹配或差值能基于每个电阻器的制造中的变化。
共模环路电路104能将跨过输入电阻器(输入电阻器Rip 130和输入电阻器Rim132)中的每个的共模移位驱动到固定值。例如，放大器A2 144能包括在放大器128的局部反馈环路中。局部反馈环路能包括放大器A2 144、晶体管Q1 140a、晶体管Q2 140b和斩波器开关108。放大器A2 144能迫使(驱动、规定等)放大器A1 128的输入端子处的共模电压(电压Vinc 138)等于恒定电压，该恒定电压与电源电压VDD 112(例如，输入共模电压Vic 114)无关。如图1B所示，将输入共模电压Vic 114输入到放大器A2 144的负输入140b。将电压Vinc138输入到放大器A2 144的正输入140a。能跨过电阻器Rinc 148测量电压Vinc 138。
在一些实施方式中，将跨过输入电阻器中的每个的共模移位驱动到固定值能减小或消除PSRR对输入电阻器(输入电阻器Rip 130和输入电阻器Rim 132)的不匹配(或其间的差值)的依赖性，从而增加放大器102的PSRR，这能够积极地影响放大器102的性能，因为放大器102使电源变化对输出差模电压(Vod 116)的影响最小化的能力增加或改善。
在一些实施方式中，在放大器102中提供局部反馈环路能降低输入电阻器区域要求，该局部反馈环路能将跨过输入电阻器(输入电阻器Rip 130和输入电阻器Rim 132)中的每个的共模移位驱动到固定值。例如，输入电阻器区域要求能影响电路100的整体尺寸。为了在特定产品中使用，电路100可能需要具有特定尺寸。在一些实施方式中，输入电阻器Rip130和输入电阻器Rim 132中的每个的物理尺寸能增加以减小输入电阻器Rip 130和输入电阻器Rim 132之间的不匹配，因为电阻器中的每个的尺寸越大，电阻器之间存在的不匹配将越小。
在一些实施方式中，在放大器102中提供局部反馈环路能保持用于执行前端信号滤波的电路和/或用于执行数字信号处理的电路和/或其他类型的前端模块化电路以增加的净空量(例如，操作裕度)操作，该局部反馈环路能将跨过输入电阻器(输入电阻器Rip130和输入电阻器Rim 132)中的每个的共模移位驱动到固定值。例如，放大器净空能够是到放大器的输入电压和来自放大器的输出电压能摆动到输入电压的供电轨而不会失真的接近程度的量度。
参见图1B以及以下方程1和2，放大器102的PSRR能取决于输入电阻器(输入电阻器Rip 130和输入电阻器Rim 132)和反馈电阻器(反馈电阻器Rfp 122和反馈电阻器Rfm126)的不匹配(或其间的值的差值)。输入电阻器(输入电阻器Rip 130和输入电阻器Rim 132)和反馈电阻器(反馈电阻器Rfp 122和反馈电阻器Rfm 126)的不匹配(或其间的差值)能导致PSRR取决于电源电压VDD 112。在一些实施方式中，该依赖性能基于从到放大器102的输入共模电压114到来自放大器102的输出共模电压Voc 110的共模移位。共模移位能利用电阻器不匹配导致输入共模电压到差模输出电压转换。
方程1：
其中Vod＝输出差模电压(Vod 116)，Av＝放大器A1 128的增益，Vic＝输入共模电压(Vic 114)，Voc＝输出共模电压(Voc 110)，Rfp＝反馈电阻器Rfp 122的值，Rfm＝反馈电阻器Rfm 126的值，Rip＝输入电阻器Rip 130的值，并且Rim＝输入电阻器Rim 132的值。
对于Vic＝2.5伏，Voc＝VDD/2，其中VDD＝12伏，并且Av＝10，对方程1求解得到方程2。
方程2：
其中Rfp＝反馈电阻器Rfp 122的值，Rfm＝反馈电阻器Rfm 126的值，Rip＝输入电阻器Rip 130的值，并且Rim＝输入电阻器Rim 132的值，并且Vod＝输出差模电压(Vod116)，这取决于VDD。
因此，输出差模电压(Vod 116)能取决于输出共模电压(Voc 110)，该输出共模电压取决于电源电压VDD 112，并且还取决于反馈电阻器Rfp 122和Rfm 126与输入电阻器Rip130和Rim 132之间的不匹配。
共模环路电路104能包括放大器A2 144，该放大器感测输入共模电压(Vic 114)和电压Vinc 138之间的差值。电压Vinc 138能够是放大器A1 128的正输入124a和负输入124b处的共模电压。电压Vinc 138能受到输入电阻器Rip 130和输入电阻器Rim 132上的IR降的影响。
基于由放大器A2 144进行的感测，共模环路电路104能提供对放大器A1 128的输入端子处的共模电压的进一步控制。在电路100中使用共模环路电路104能显著减小或消除PSRR对输入电阻器Rip 130和Rim 132的不匹配(或其间的差值)的依赖性。输入电阻器Rip130和Rim 132中的每个上的电压源(VDD 112)依赖性IR降(压降)能通过放大器A2144的开环增益来减小。由电路100进行的电源(VDD 112)依赖性共模电压到差模电压转换能限于反馈电阻器Rfp 122和反馈电阻器Rfm 126的不匹配(或其间的值的差值)，如以下方程5所示。
在方程3、方程4和方程5中，假设IC1＝IC2。然而，在一些实施方式中，基于晶体管Q1140a和晶体管Q2 140b之间的不匹配，并且/或者基于放大器A2 144的不匹配，电流IC1可不同于电流IC2。
方程3：
其中Vod＝输出差模电压(Vod 116)，Vic＝输入共模电压(Vic 114)，Vinc＝电压Vinc 138，Rfp＝反馈电阻器Rfp 122的值，Rfm＝反馈电阻器Rfm 126的值，Rip＝输入电阻器Rip 130的值，并且Rim＝输入电阻器Rim 132的值，并且Ic＝IC1＝IC2。
对于Vic＝2.5伏，Voc＝VDD/2，其中VDD＝12伏，并且对于方程4的Ic，对方程3求解得到方程5。
方程4：
其中Vic＝输入共模电压(Vic 114)，并且Vinc＝电压Vinc 138。
方程5：
其中Rfp＝反馈电阻器Rfp 122的值，并且Rfm＝反馈电阻器Rfm 126的值。
以上方程假设电流IC1和电流IC2是相等的。然而，在一些实施方式中，电流IC1可以不等于电流IC2。如上所述，在一些实施方式中，由于晶体管Q1 140a和晶体管Q2 140b之间的不匹配(或差值)，以及/或者放大器A2 144的不匹配，电流IC1可以不等于电流IC2。输入电阻器Rip 130和输入电阻器Rim 132之间的电阻器不匹配(或差值)导致输入电阻器Rim 132的值不等于输入电阻器Rip 130的值。反馈电阻器Rfm 126和反馈电阻器Rfp 122之间的电阻器不匹配(或差值)导致反馈电阻器Rfm 126的值不等于反馈电阻器Rfp 122的值。
为了使电流IC1等于电流IC2以使得电路100的PSRR的方程5取决于反馈电阻器Rfp122和反馈电阻器Rfm 126之间的不匹配(或差值)，斩波器开关108包括在放大器A2 144的输出级中。在共模环路电路104中使用斩波器开关108能进一步减小(并且在一些情况下消除)PSRR对输入电阻器Rim 132和输入电阻器Rip 130之间的不匹配的依赖性。通过使用由斩波器时钟电路106生成的可变频率、可变占空比时钟来控制斩波器开关108的切换，斩波器开关108能在放大器A1 128的正输入124a和负输入124b之间切换较高值电流。该切换能保持进入放大器A1 128的每个正输入124a和每个负输入124b中的电流基本上相等。使用可变频率、可变占空比时钟信号作为斩波器开关108的时钟信号能导致均衡进入放大器A1128的正输入124a和负输入124b的电流，而不会不利地影响电路100的性能，如本文所述。例如，放大器102的折叠带外噪声将不会被不利地影响(例如，折叠带外噪声将不会增加)。例如，放大器102的总谐波失真(THD)将不会被不利地影响(例如，放大器102的THD将不会增加)。
图2A是用作斩波器时钟电路(例如，如图1A-图1B中所示的斩波器时钟电路106)的示例性电路200的示意图。
参见图1A-图1B连同图2A，电路200能生成时钟信号(clk_chp 208)以便输入到斩波器开关108。输入信号CMP_P 210和输入信号CMP_M 212分别用于生成正电压输出OUT+116a 116a和负电压输出OUT-116b 116b。输入信号CMP_P 210和输入信号CMP_M 212被输入到或(OR)门214。输入信号CMP_P 210和输入信号CMP_M 212还被输入到与非门216。提供或门214的输出(或门输出20)和与非门216的输出(与非门输出22)作为到2:1多路复用器218的输入(IN1 24和IN2 26)。将2:1多路复用器218的输出(多路复用器输出28)输入到第一D触发器220的时钟输入(CK1 30)。
能使用第一反相器224对第一启用信号(EN 222)进行反相。能将第一反相器224的输出(EN反相信号32)连同第二启用信号(EN_CMP_N 236)输入到或非门(或非门226)。能将或非门226的输出(或非输出34)输入到第一D触发器220作为第一D触发器220的启用信号(启用EN1 36)。第一D触发器220的非反相输出(Q1 38)是cmp_1st_edge信号206，该信号能用于生成斩波器时钟信号(clk_chp 208)以供斩波器开关108使用。第一D触发器220的反相输出(Qn1 40)能连接回第一D触发器220的输入(D1 42)，该输入也连接到2:1多路复用器218的启用输入(启用EN 44)。
还能将第一启用信号(EN 222)输入到第二D触发器228作为第二D触发器228的启用信号(启用EN2 46)。能使用第二反相器230对放大器时钟信号(amp_clk 202)进行反相。能将第二反相器230的输出(amp_clk反相信号48)输入到第二D触发器228的时钟输入(CK250)。第二D触发器228的非反相输出(Q2 52)是amp_clk/2信号204(放大器时钟信号除以二)，该信号能用于生成斩波器时钟信号(clk_chp 208)以供斩波器开关108使用。第二D触发器228的反相输出(Q2N 54)能连接回第二D触发器228的输入(D2 56)。
在该实施方式中，cmp_1st_edge信号206和amp_clk/2信号204被输入到异或(XOR)门232。能将异或门232的输出(异或门输出58)输入到其输出为斩波器时钟信号(clk_chp208)的非反相缓冲器234以供斩波器开关108使用。
图2B是示例性时序图260，示出当如图1A-图1B所示的电路100正在输出具有低电压幅值的信号时，如图2A所示的示例性电路200的输出信号波形。图2C是示例性时序图280，示出当如图1A-图1B所示的电路100正在输出具有高电压幅值的信号时，如图2A所示的示例性电路200的输出信号波形。
参见图1A-图1B以及图2A-图2C，斩波器时钟信号(clk_chp 208)是对cmp_1st_edge信号206和amp_clk/2信号204(放大器时钟信号除以二)进行异或的结果。如图2B以及图2C所示，斩波器时钟信号(clk_chp 208)随着cmp_1st_edge信号206的每次转变，以及随着amp_clk/2信号204的每次转变而转变。参见图2B，cmp_1st_edge信号206随着OUT+/-信号262的每次转变而转变。OUT+/-信号262能够是正输出信号116a和负输出信号116b的组合。参见图1A-图1B和图2B，当电路100产生低幅值信号时，OUT+/-信号262由放大器102产生。参见图1A-图1B和图2C，当电路100产生高幅值信号时，OUT+/-信号264由放大器102产生。例如，在一些实施方式中，低幅值信号能够在1mVrms的范围中，并且高幅值信号能够在1Vrms的范围中。
在例如其中放大器102是D类放大器(例如，在一些实施方式中是音频放大器)的一些实施方式中，三角信号266(在图2B中)表示产生低幅值信号的电路100的输入音频波形的采样频率。在例如其中放大器102是音频放大器的一些实施方式中，三角信号268(在图2C中)表示产生高幅值信号的电路100的输入音频波形的采样频率。
如图2B-图2C所示，斩波器时钟信号(clk_chp 208)的瞬时占空比是可变的(改变)。然而，当在如放大器时钟信号(amp_clk 202)所示的放大器时钟的两个周期内进行平均时，斩波器时钟信号(clk_chp 208)的占空比为50％。瞬时占空比能取决于由电路100产生的信号的幅值。在一些实施方式中，随着信号幅值增加，斩波器时钟信号(clk_chp 208)的瞬时占空比和频率越接近放大器时钟信号除以二(amp_clk/2信号204)。
例如，参见图2A-图2C，放大器时钟信号(amp_clk 202)的频率能等于646.7kHz，并且放大器时钟信号除以二(amp_clk/2信号204)的频率能等于323.4kHz。供斩波器开关108使用的斩波器时钟信号(clk_chp 208)的频率能由在放大器时钟信号(amp_clk 202)的两个周期内斩波器时钟信号(clk_chp 208)的平均频率确定。例如，斩波器时钟信号(clk_chp208)的频率等于(amp_clk*3/2)，其等于970.1kHz。
图3是示例性图表300，其示出用于产生到斩波器开关的输入信号(例如，由斩波器时钟电路106生成以供斩波器开关108使用的斩波器时钟信号(clk_chp 208))的斩波时钟的频率对如图1B所示的放大器102的总谐波失真(THD)、带外噪声和PSRR的影响。在示例性图表300中，本文所述的各种信号的有效频率基于amp_clk信号204的频率，该信号在图3中被称为FREQ_A。在一些实施方式中，amp_clk信号(FREQ_A)能在例如100kHz至10MHz的范围内。
进一步参见图2A-图2C以及示例性图表300中的行302，当斩波时钟具有放大器时钟信号除以二(amp_clk/2信号204，其在该示例中被示为等于FREQ_A/2)的有效频率时，放大器102的THD和PSRR不会被不利地影响。参见示例性图表300中的行304，当斩波时钟具有放大器时钟信号(amp_clk 202，其在该示例中被示为等于FREQ_A)的有效频率时，放大器102的THD不会被不利地影响。参见示例性图表300中的行306，当斩波时钟具有放大器时钟信号乘以二(amp_clk*2，其在该示例中被示为等于2*FREQ_A)的有效频率时，放大器102的PSRR不会被不利地影响。参见示例性图表300中的行308，当斩波时钟具有等于cmp_1st_edge信号206(其被示为具有等于FREQ_A的频率)的有效频率时，放大器102的THD不会被不利地影响。参见示例性图表300中的行310，当斩波时钟具有等于斩波器时钟信号clk_chp 208(其被示为等于cmp_1st_edge信号206异或amp_clk/2信号204，并且其被示为具有等于(3*FREQ_A)/2)的频率)的有效频率时，放大器102的THD、带外噪声和PSRR不会被不利地影响。
图4是时序图表400，其示出伏特(V)与时间(例如，在一些实施方式中其能在毫秒(ms)范围中)的电压曲线图中斩波器时钟电路(例如，如图1A-图1B所示的斩波器时钟电路106)的示例性信号。进一步参见图2B，图表400是信号OUT+/-262、cmp_1st_edge信号206、amp_clk/2信号204和clk_chp 208的电压与频率的曲线图。当电路100产生低幅值信号(例如，处于或低于12伏)时，示于图表400中的斩波器时钟电路的示例性信号用于电路100中。
图5是示例性电路500的框图，其示出包括在D类全差分放大器电路502和共模环路电路104的替代实施方式中的电路。参考图2A描述包括在斩波器时钟电路106中的电路。示例性电路500也能称为***。
进一步参见图1B，图5中的D类全差分放大器电路502(与图1B中的放大器电路102比较)的替代实施方式包括第一斩波器开关508和第二斩波器开关518。第一斩波器开关508能向放大器A1 128的输入124a和124b提供前端有源滤波。第二斩波器开关518能确保当使用斩波器开关508时保持输出146a和146b的极性。能使用由斩波器时钟电路106提供的输出对第一斩波器开关508和第二斩波器开关518进行计时。
图6是示出了用于增加全差分放大器的电源抑制比(PSRR)的示例性方法600的流程图。在一些实施方式中，本文所述的电路、设备、***和过程能实现方法600。例如，能参见图1A-图1B、图2A-图2C和图3-图5来描述方法600。
包括正输入和负输入的放大器能接收基于输入共模电压的输入差模电压(框602)。例如，放大器128能接收输入差模电压Vid 118。
局部反馈环路能控制输入差分电压(框604)。例如，由共模环路电路104提供的共模环路输出级120(例如，在图1A中)能使用斩波器开关108进行斩波以便减小(或在一些情况下消除)包括在反馈路径中的反馈电阻器(例如，图1B中的反馈电阻器Rfp 122和Rfm126)的不匹配。
控制输入差分电压能包括通过斩波器开关在正输入和负输入之间切换较高值电流(框606)。例如，能使用斩波器开关108对共模环路输出级120进行斩波以便减小(或在一些情况下消除)包括在反馈路径中的反馈电阻器的不匹配。
控制输入差分电压能包括基于切换，将进入放大器的正输入的电流均衡到进入放大器的负输入的电流(框608)，基于切换将进入放大器的正输入的电流均衡到进入放大器的负输入的电流。例如，斩波器开关108能在放大器A1 128的正输入124a和负输入124b之间切换较高值电流。该切换能保持进入放大器A1 128的每个正输入124a和每个负输入124b中的电流基本上相等。
基于由放大器接收的输入差分电压的控制放大器能输出输出差模电压，该输出差模电压的值与放大器的电源电压无关(框610)。例如，共模环路电路104能提供共模环路输出级，该共模环路输出级能减小(或在一些情况下消除)Voc 110对VDD 112的依赖性，从而限制共模电压到差模电压转换对包括在反馈路径中的反馈电阻器的不匹配的电源依赖方面。
在一般方面，***能包括全差分放大器电路，该全差分放大器电路包括第一放大器、第一反馈路径和第二反馈路径。第一反馈路径能提供从第一放大器的正输出到第一放大器的负输入的反馈路径。第二反馈路径能提供从第一放大器的负输出到第一放大器的正输入的反馈路径。***还能包括斩波器时钟电路，该斩波器时钟电路被配置为以可变占空比输出斩波器时钟信号。***还能包括共模环路电路，该共模环路电路包括第二放大器和斩波器开关。共模环路电路能被配置为为第一放大器提供局部反馈环路。斩波器开关能被配置为从斩波器时钟电路接收斩波器时钟信号，并且被配置为控制流入第一放大器的正输入以及流入第一放大器的负输入的电流。
实施方式能包括以下特征中的一者或多者。例如，第一放大器的电源抑制比能取决于第一反馈路径的电阻和第二反馈路径的电阻之间的不匹配。第一放大器能够是D类放大器，并且***能包括在音频放大器中。
斩波器开关能够是第一斩波器开关，并且***能包括第二斩波器开关，该第二斩波器开关被配置为接收斩波器时钟信号。第二斩波器开关能与D类放大器的正输入和D类放大器的负输入耦接，并且基于斩波器时钟信号，能够施加到D类放大器的正输入和D类放大器的负输入的相应信号进行滤波。***能包括第三斩波器开关，该第三斩波器开关被配置为接收斩波器时钟信号。第三斩波器开关能与D类放大器的正输出和D类放大器的负输出耦接，并且基于斩波器时钟信号，能控制D类放大器的正输出和D类放大器的负输出的输出信号的相应极性。
斩波器时钟信号能基于放大器时钟信号、第一放大器的正输出、或第一放大器的负输出中的至少一者。
斩波器时钟电路能够被配置为瞬时改变斩波器时钟信号的可变占空比。斩波器时钟信号的频率能够是可变的。在放大器时钟信号的两个周期内斩波器时钟信号的平均值的占空比能够是百分之五十。
第二放大器能被配置为迫使第一放大器的负输入处以及第一放大器的正输入处的共模电压等于恒定电压，该恒定电压与***的电源电压无关。到第二放大器的第一输入能够是恒定电压，并且到第二放大器的第二输入能够是表示跨过第一输入电阻器和第二输入电阻器的共模移位的电压。
第一输入电阻器能连接到第一放大器的负输入，并且第二输入电阻器能连接到第一放大器的正输入。第二放大器能被配置为感测输入共模电压与表示跨过第一输入电阻器和第二输入电阻器的共模移位的电压之间的差值。
斩波器开关可选择性地切换流入第一放大器的正输入以及流入第一放大器的负输入的电流，以便均衡流入第一放大器的每个正输入和第一放大器的每个负输入中的电流。
在另一个一般方面，全差分放大器电路能包括D类放大器，该D类放大器被配置为接收输入差模电压并且基于输入共模电压输出输出差模电压。全差分放大器电路还能包括连接在D类放大器的正输出和D类放大器的负输入之间的第一反馈电阻器，以及连接在D类放大器的负输出和D类放大器的正输入之间的第二反馈电阻器。全差分放大器电路还能包括连接到第一反馈电阻器和D类放大器的负输入的第一输入电阻器，以及连接到第二反馈电阻器的D类放大器的正输入的第二输入电阻器。全差分放大器电路能更进一步包括局部反馈环路，该局部反馈环路迫使D类放大器的正输入和负输入处的共模电压等于恒定电压，该恒定电压与全差分放大器的电源电压无关。输出差模电压能基于第一反馈电阻器和第二反馈电阻器之间的不匹配。
实施方式能包括以下特征中的一者或多者。例如，局部反馈环路能包括反馈环路放大器，该反馈环路放大器被配置为感测输入共模电压与表示跨过第一输入电阻器和第二输入电阻器的共模移位的电压之间的差值。局部反馈环路能包括斩波器开关，该斩波器开关被配置为控制流入D类放大器的正输入以及流入D类放大器的负输入的电流。控制电流流动能包括均衡流入D类放大器的正输入以及流入D类放大器的负输入的电流。
在另一个一般方面，方法能包括通过包括正输入和负输入的放大器接收基于输入共模电压的输入差模电压。该方法还能包括通过局部反馈环路控制输入差分电压。控制能包括通过斩波器开关在正输入和负输入之间切换较高值电流，并且基于切换，将流入放大器的正输入的电流均衡到流入放大器的负输入的电流。该方法还能包括基于由放大器接收的输入差分电压的控制，通过放大器输出输出差模电压，该输出差模电压与放大器的电源电压无关。
实施方式能包括以下特征中的一者或多者。例如，通过斩波器开关的切换能由可变占空比时钟信号控制。通过斩波器开关的切换能包括选择性地切换流入放大器的正输入以及流入放大器的负输入的电流，以便均衡流入放大器的正输入和放大器的负输入中的每个的相应电流。
在另一个一般方面，***能包括全差分放大器电路，该全差分放大器电路包括D类放大器、第一反馈路径和第二反馈路径。第一反馈路径能提供从D类放大器的正输出到D类放大器的负输入的反馈路径。第二反馈路径能提供从D类放大器的负输出到D类放大器的正输入的反馈路径。***还能包括斩波器时钟电路，该斩波器时钟电路被配置为以可变占空比输出斩波器时钟信号。***还能包括被配置为接收斩波器时钟信号的第一斩波器开关，以及被配置为接收斩波器时钟信号的第二斩波器开关。第一斩波器开关能与D类放大器的正输入和D类放大器的负输入耦接，并且基于斩波器时钟信号，能对施加到D类放大器的正输入和D类放大器的负输入的相应信号进行滤波。第二斩波器开关能与D类放大器的正输出和D类放大器的负输出耦接，并且基于斩波器时钟信号，能控制D类放大器的正输出和D类放大器的负输出的输出信号的相应极性。
将理解，在前述描述中，当元件被提及为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可以是直接地在另一个元件上、连接或耦接到另一个元件，或可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件上、直接连接到另一个元件、或直接耦接到另一个元件时，不存在中间元件。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。
本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为该专用逻辑电路。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于，例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (14)

1.一种用于放大信号的电路，所述电路包括：
放大器电路，其包含第一放大器、第一反馈路径和第二反馈路径，所述第一反馈路径提供从所述第一放大器的正输出到所述第一放大器的负输入的反馈路径，并且所述第二反馈路径提供从所述第一放大器的负输出到所述第一放大器的正输入的反馈路径；和
环路电路，其包含第二放大器，所述环路电路被配置为为所述第一放大器提供局部反馈环路并且被配置为控制进入所述第一放大器的所述正输入以及进入所述第一放大器的所述负输入的电流流动。
2.根据权利要求1所述的电路，其进一步包括：
斩波器时钟电路，其被配置为以可变占空比输出斩波器时钟信号，
所述环路电路进一步包含斩波器开关，所述斩波器开关被配置为从所述斩波器时钟电路接收所述斩波器时钟信号并且控制进入所述第一放大器的所述正输入以及进入所述第一放大器的所述负输入的所述电流流动。
3.根据权利要求2所述的电路，其中：
所述斩波器开关是第一斩波器开关，
所述电路进一步包括：
第二斩波器开关，所述第二斩波器开关被配置为接收所述斩波器时钟信号，所述第二斩波器开关：
与所述第一放大器的所述正输入和所述第一放大器的所述负输入耦接；以及
基于所述斩波器时钟信号，对施加到所述第一放大器的所述正输入和所述第一放大器的所述负输入的相应信号进行滤波；和
第三斩波器开关，所述第三斩波器开关被配置为接收所述斩波器时钟信号，所述第三斩波器开关：
与所述第一放大器的所述正输出和所述第一放大器的所述负输出耦接；以及
基于所述斩波器时钟信号，控制所述第一放大器的所述正输出和所述第一放大器的所述负输出的输出信号的相应极性。
4.根据权利要求2所述的电路，其中所述斩波器时钟信号基于放大器时钟信号、所述第一放大器的所述正输出、或所述第一放大器的所述负输出中的至少一者。
5.根据权利要求2所述的电路，其中所述斩波器时钟信号的频率是可变的。
6.根据权利要求2所述的电路，其中所述斩波器开关选择性地切换进入所述第一放大器的所述正输入以及进入所述第一放大器的所述负输入的电流流动，以便均衡进入所述第一放大器的所述正输入和所述第一放大器的所述负输入中的每一个的电流。
7.根据权利要求1所述的电路，其中所述第一放大器的电源抑制比取决于所述第一反馈路径的电阻和所述第二反馈路径的电阻之间的不匹配。
8.根据权利要求1所述的电路，其中：
所述第二放大器被配置为迫使所述第一放大器的所述负输入处以及所述第一放大器的所述正输入处的电压等于恒定电压，所述恒定电压与所述电路的电源电压无关；
到所述第二放大器的第一输入是恒定电压，并且到所述第二放大器的第二输入是表示跨过第一输入电阻器和第二输入电阻器的电压移位的电压；并且
所述第一输入电阻器连接到所述第一放大器的所述负输入，并且所述第二输入电阻器连接到所述第一放大器的正输入。
9.根据权利要求1所述的电路，其中所述环路电路进一步包含：
第一晶体管，其与所述第二放大器的输出端子耦接；及
第二晶体管，其与所述第二放大器的所述输出端子耦接，
其中控制进入所述第一放大器的所述正输入以及进入所述第一放大器的所述负输入的电流流动包含：
经由所述第一晶体管控制进入所述第一放大器的所述负输入的第一电流；及
经由所述第二晶体管控制进入所述第一放大器的所述正输入的第二电流。
10.一种差分放大器电路，其包括：
差分放大器，其被配置为接收输入差模电压并且基于输入电压输出输出差模电压；
第一反馈电阻器，所述第一反馈电阻器连接在所述差分放大器的正输出和所述差分放大器的负输入之间；
第二反馈电阻器，所述第二反馈电阻器连接在所述差分放大器的负输出和所述差分放大器的正输入之间；
第一输入电阻器，所述第一输入电阻器连接到所述第一反馈电阻器和所述差分放大器的所述负输入；和
第二输入电阻器，所述第二输入电阻器连接到所述第二反馈电阻器和所述差分放大器的所述正输入，局部反馈环路迫使所述差分放大器的所述正输入和所述负输入处的所述输入电压等于恒定电压，所述恒定电压与所述差分放大器电路的电源电压无关，所述输出差模电压基于所述第一反馈电阻器和所述第二反馈电阻器之间的不匹配。
11.根据权利要求10所述的差分放大器电路，其中所述局部反馈环路包含反馈环路放大器，所述反馈环路放大器被配置为感测所述输入电压与表示跨过所述第一输入电阻器和所述第二输入电阻器的电压移位的电压之间的差值。
12.根据权利要求11所述的差分放大器电路，其中：
所述局部反馈环路进一步包含斩波器开关，所述斩波器开关被配置为控制进入所述差分放大器的所述正输入以及进入所述差分放大器的所述负输入的电流流动；并且
控制所述电流流动包含均衡进入所述差分放大器的所述正输入以及进入所述差分放大器的所述负输入的所述电流流动。
13.一种放大信号的方法，其包括：
通过包含正输入和负输入的放大器接收基于输入电压的输入差分电压；
通过局部反馈环路控制所述输入差分电压，所述控制包含：
在所述正输入和所述负输入之间切换较高值电流；以及
基于所述切换，均衡进入所述放大器的所述正输入的电流流动与进入所述放大器的所述负输入的电流流动；以及
基于由所述放大器接收的所述输入差分电压的所述控制，通过所述放大器输出输出差模电压，所述输出差模电压与所述放大器的电源电压无关。
14.根据权利要求13所述的方法，其中：
所述切换由可变占空比时钟信号控制；并且
所述切换包含选择性地切换进入所述放大器的所述正输入以及进入所述放大器的所述负输入的电流流动，以便均衡进入所述放大器的所述正输入和所述放大器的所述负输入中的每一个的相应电流流动。
CN201910456283.3A 2018-05-30 2019-05-29 具有局部反馈环路的放大器 Active CN110557097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/993,063 2018-05-30
US15/993,063 US10396724B1 (en) 2018-05-30 2018-05-30 Amplifier with common mode loop and chop

Publications (2)

Publication Number Publication Date
CN110557097A CN110557097A (zh) 2019-12-10
CN110557097B true CN110557097B (zh) 2023-12-12

Family

ID=67700541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456283.3A Active CN110557097B (zh) 2018-05-30 2019-05-29 具有局部反馈环路的放大器

Country Status (3)

Country Link
US (2) US10396724B1 (zh)
CN (1) CN110557097B (zh)
TW (1) TWI702794B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2603864B (en) 2017-11-10 2023-04-26 Cirrus Logic Int Semiconductor Ltd Class-D amplifier with multiple independent output stages
US10659029B2 (en) * 2018-10-14 2020-05-19 Cirrus Logic, Inc. Chopped triangular wave PWM quantizer
CN110912522A (zh) * 2019-12-23 2020-03-24 西安航天民芯科技有限公司 一种应用于运算放大器的输入共模波动抑制电路
US11082019B2 (en) 2020-01-07 2021-08-03 Semiconductor Components Industries, Llc Amplifier with adaptively-controlled local feedback loop
US20220321765A1 (en) 2020-05-14 2022-10-06 Cirrus Logic International Semiconductor Ltd. Multi-chip camera controller system with inter-chip communication
US11791779B2 (en) * 2020-12-11 2023-10-17 Cirrus Logic, Inc. Analog circuit differential pair element mismatch detection using spectral separation
TWI806543B (zh) * 2022-04-11 2023-06-21 瑞昱半導體股份有限公司 放大器及其共模電壓的控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261866A (ja) * 2005-03-16 2006-09-28 Sumitomo Electric Ind Ltd 前置増幅器
JP2009064396A (ja) * 2007-09-10 2009-03-26 Fuji Electric Device Technology Co Ltd 差動増幅回路とそれを用いた電流制御装置
CN101416386A (zh) * 2004-03-11 2009-04-22 Gct半导体公司 高线性可变增益放大器
EP2128633A1 (en) * 2008-05-29 2009-12-02 Austriamicrosystems AG Current-sense amplifier arrangement and method for measuring a voltage signal
CN103166583A (zh) * 2011-12-09 2013-06-19 川崎微电子股份有限公司 线性放大器和电平移位方法
CN103314527A (zh) * 2011-01-05 2013-09-18 德克萨斯仪器股份有限公司 用于在过载条件期间降低斩波放大器中的输入泄漏的电路和方法
CN104541449A (zh) * 2011-11-17 2015-04-22 美国亚德诺半导体公司 用于放大器的低噪声自动调零电路
CN104604128A (zh) * 2013-06-19 2015-05-06 旭化成微电子株式会社 放大电路以及放大电路ic芯片
JP2016127483A (ja) * 2015-01-06 2016-07-11 新日本無線株式会社 Ｄ級増幅回路
CN108011594A (zh) * 2016-10-27 2018-05-08 美国亚德诺半导体公司 差分电流至电压转换器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206602A (en) * 1992-04-30 1993-04-27 Hewlett-Packard Company Biomedical amplifier circuit
WO1994017590A1 (en) * 1993-01-27 1994-08-04 Micro Linear Corporation Circuit technique that sets transconductance
US5914638A (en) * 1997-06-06 1999-06-22 Omnivision Technologies, Inc. Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier
US6362684B1 (en) * 2000-02-17 2002-03-26 Lattice Semiconductor Corporation Amplifier having an adjust resistor network
US6480128B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag High-speed sample-and-hold circuit with gain
US6784698B1 (en) * 2003-06-11 2004-08-31 Agere Systems Inc. Sense amplifier with improved common mode rejection
US7088179B2 (en) * 2003-09-15 2006-08-08 Analog Devices, Inc. Single-ended input, differential output low noise amplifier
US6946890B1 (en) * 2004-03-11 2005-09-20 Cirrus Logic, Inc. Low noise level shifting circuits and methods and systems using the same
US7196581B2 (en) * 2005-05-20 2007-03-27 Texas Instruments Incorporated Amplifier switching control circuit and method for current shunt instrumentation amplifier having extended position and negative input common mode range
US7733168B2 (en) * 2005-11-21 2010-06-08 Panasonic Corporation Fully differential comparator and fully differential amplifier
WO2009035665A1 (en) * 2007-09-14 2009-03-19 Analog Devices, Inc. Improved low power, low noise amplifier system
EP2611028A1 (en) * 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
US8890608B2 (en) 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
US8604861B1 (en) * 2012-06-19 2013-12-10 Infineon Technologies Ag System and method for a switched capacitor circuit
US9742366B2 (en) 2015-07-14 2017-08-22 Qualcomm Incorporated Differential class-D amplifier
US10027294B2 (en) 2015-09-11 2018-07-17 Mediatek Inc. Class-D amplifier with pulse-width modulation common-mode control and associated method for performing class-D amplification
US9948185B2 (en) * 2016-06-10 2018-04-17 Dialog Semiconductor (Uk) Limited Fast-transient switching converter with type III compensation
EP3291445B1 (en) * 2016-08-30 2019-07-10 Stichting IMEC Nederland A reconfigurable sensor circuit
US10110175B1 (en) * 2017-05-19 2018-10-23 Qualcomm Incorporated Preventing distortion in a differential power amplifier

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416386A (zh) * 2004-03-11 2009-04-22 Gct半导体公司 高线性可变增益放大器
JP2006261866A (ja) * 2005-03-16 2006-09-28 Sumitomo Electric Ind Ltd 前置増幅器
JP2009064396A (ja) * 2007-09-10 2009-03-26 Fuji Electric Device Technology Co Ltd 差動増幅回路とそれを用いた電流制御装置
EP2128633A1 (en) * 2008-05-29 2009-12-02 Austriamicrosystems AG Current-sense amplifier arrangement and method for measuring a voltage signal
CN103314527A (zh) * 2011-01-05 2013-09-18 德克萨斯仪器股份有限公司 用于在过载条件期间降低斩波放大器中的输入泄漏的电路和方法
CN104541449A (zh) * 2011-11-17 2015-04-22 美国亚德诺半导体公司 用于放大器的低噪声自动调零电路
CN103166583A (zh) * 2011-12-09 2013-06-19 川崎微电子股份有限公司 线性放大器和电平移位方法
CN104604128A (zh) * 2013-06-19 2015-05-06 旭化成微电子株式会社 放大电路以及放大电路ic芯片
JP2016127483A (ja) * 2015-01-06 2016-07-11 新日本無線株式会社 Ｄ級増幅回路
CN108011594A (zh) * 2016-10-27 2018-05-08 美国亚德诺半导体公司 差分电流至电压转换器

Also Published As

Publication number Publication date
US10396724B1 (en) 2019-08-27
CN110557097A (zh) 2019-12-10
TWI702794B (zh) 2020-08-21
US20190372531A1 (en) 2019-12-05
US10574194B2 (en) 2020-02-25
TW202013883A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN110557097B (zh) 具有局部反馈环路的放大器
US7385444B2 (en) Class D amplifier
US7312657B2 (en) Class D amplifier
US7511554B2 (en) Systems and methods for level shifting using AC coupling
US7391825B2 (en) Comparator circuit having reduced pulse width distortion
US7646240B2 (en) Class D amplifier
US9209789B1 (en) Apparatus to convert electrical signals from small-signal format to rail-to-rail format
US7298209B1 (en) Class D amplifier
US8729965B2 (en) Amplifier circuits and modulation signal generating circuits therein
US9685914B2 (en) Amplifier circuit
US20190356287A1 (en) Class d amplifiers
US8902005B2 (en) Apparatus and method for wide common mode difference
JP4048781B2 (ja) Ｄ級増幅器
US20210211109A1 (en) Amplifier with adaptively-controlled local feedback loop
US6937078B2 (en) Circuit configuration for regenerating clock signals
JP5936975B2 (ja) Ｄ級増幅回路
US11063567B2 (en) Input circuit with wide range input voltage compatibility
US7567628B2 (en) Symmetric differential slicer
JP2012178670A (ja) バッファ回路
US8823442B1 (en) System and method of reducing magnitudes of kick-back voltages in a circuit that alternates a direction of current flow through a load
WO2019171674A1 (ja) 電源安定化回路
JP2010157941A (ja) Ｐｗｍ処理方法および処理回路
JP2014011763A (ja) Ｄ級増幅回路及びｄ級増幅方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant