CN110554980A - 切换卡以及服务器 - Google Patents

切换卡以及服务器 Download PDF

Info

Publication number
CN110554980A
CN110554980A CN201810644779.9A CN201810644779A CN110554980A CN 110554980 A CN110554980 A CN 110554980A CN 201810644779 A CN201810644779 A CN 201810644779A CN 110554980 A CN110554980 A CN 110554980A
Authority
CN
China
Prior art keywords
coupled
sub
hard disk
processing circuit
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810644779.9A
Other languages
English (en)
Other versions
CN110554980B (zh
Inventor
蓝国嘉
黄郁杰
蔡孟儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wistron Corp
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Publication of CN110554980A publication Critical patent/CN110554980A/zh
Application granted granted Critical
Publication of CN110554980B publication Critical patent/CN110554980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)

Abstract

本发明提出一种切换卡以及服务器。切换卡包括存储装置、处理电路、第一连接部以及多个第一子连接部。存储装置存储至少一配置表。当第一连接部外部耦接转接卡时，处理电路经由第一连接部接收转接卡的设定信号。处理电路依据设定信号来读取存储在存储装置中的所述至少一配置表的其中的一个。当所述多个第一子连接部外部耦接硬盘阵列的多个第二子连接部时，所述多个第二子连接部经由多个第一线缆耦接至硬盘阵列的多个硬盘。处理电路依据所述至少一配置表的所述其中的一个来决定所述多个第一线缆与所述多个硬盘之间的配置设定。

Description

切换卡以及服务器
技术领域
本发明涉及一种服务器的内部架构设计，且特别涉及一种切换卡以及服务器。
背景技术
一般而言，服务器包括服务器主机板以及硬盘阵列。服务器主机板需通过转接卡以及切换卡来连接至硬盘阵列。由于硬盘阵列的多个硬盘装置需各别连接至转接卡以及切换卡，以致于切换卡需通过大量的线缆(Cable)(或称信号线)来连接至这些硬盘装置。然而，这些线缆在硬盘阵列的背板上的走线方式需依据预设的硬盘编号以及数字信号处理器编号来决定，因此当服务器主机板连接至不同的硬盘阵列时，在硬盘阵列的背板的印刷电路板(Printed circuit board,PCB)上，这些线缆的走线方式可能会变得复杂，而导致这些线缆的线缆长度增加，并且造成服务器的设计及制造成本上升。
举例而言，具有较少硬盘装置的硬盘阵列在背板的印刷电路板上的多个线缆的走线方式决定于存储在切换卡当中的特定配置表。然而，在一般情况下，若服务器主机板连接至另一具有较多硬盘装置的硬盘阵列时，服务器须更换对应的另一切换卡，以使具有较多硬盘装置的硬盘阵列在背板的印刷电路板上的这些线缆的走线方式可依据对应的另一特定配置表来进行配置，以避免这些线缆的走线方式变为复杂或是所需的线缆长度增加。换而言之，在一般的情况下，传统的服务器无法通过单一的切换卡来同时对应于不同类型的硬盘阵列，因此在架设传统的服务器时，往往需要花费较多的设计及制造成本。有鉴于此，以下将提出几个实施例的解决方案。
发明内容
本发明提供一种切换卡以及服务器可有效简化配置在硬盘阵列背板上的多个线缆的走线配置，以减少这些线缆的绕线长度。
本发明的一种切换卡包括存储装置、处理电路、第一连接部以及多个第一子连接部。存储装置用以存储配置表。处理电路耦接存储装置。第一连接部耦接处理电路。当第一连接部外部耦接转接卡时，处理电路经由第一连接部接收转接卡的设定信号，并且处理电路依据设定信号来读取存储在存储装置中的配置表。所述多个第一子连接部耦接处理电路。当所述多个第一子连接部外部耦接硬盘阵列的多个第二子连接部时，所述多个第二子连接部经由多个第一线缆耦接至硬盘阵列的多个硬盘。处理电路依据配置表来决定所述多个第一线缆与所述多个硬盘之间的配置设定。
本发明的一种服务器包括转接卡、硬盘阵列、切换卡以及主机板。硬盘阵列包括多个硬盘。切换卡包括存储装置、处理电路、第一连接部以及多个第一子连接部。存储装置用以存储配置表。处理电路耦接存储装置。第一连接部耦接处理电路。当第一连接部外部耦接转接卡时，处理电路经由第一连接部接收转接卡的设定信号，并且处理电路依据设定信号来读取存储在存储装置中的配置表。所述多个第一子连接部耦接处理电路。当所述多个第一子连接部外部耦接硬盘阵列的多个第二子连接部时，所述多个第二子连接部经由多个第一线缆耦接至硬盘阵列的多个硬盘。处理电路依据配置表来决定所述多个第一线缆与所述多个硬盘之间的配置设定。转接卡的第二连接部外部耦接主机板。
基于上述，本发明的切换卡以及服务器可适用于具有依据快捷外设互联标准(Peripheral Component Interconnect Express,PCIe)排列的不同硬盘数量的多种硬盘阵列，并且可针对不同硬盘阵列来各别提供配置在硬盘阵列背板上的多个线缆的对应的经简化后的走线配置，以有效地减少在印刷电路板(Printed circuit board,PCB)上的这些线缆的走线长度。因此，本发明的切换卡以及服务器可有效地降低服务器的设计及制造成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的切换卡的方框图。
图2是依照本发明的一实施例的切换卡的示意图。
图3是依照本发明的一实施例的服务器的示意图。
图4是依照本发明的另一实施例的服务器的示意图。
其中，附图标记说明如下：
30，70：服务器
100，200，300，700：切换卡
110，210，310，710：处理电路
120，220：存储装置
130，230，330，730：第一连接部
430，830：第二连接部
1401，1402～140N，2401～2404，3401～3404，7401～7404：第一子连接部
6401～6404，10401～10404：第二子连接部
211：处理器
212：控制电路
221，222：存储器
400，800：转换卡
440，540，840，940：插槽
500，900：主机板
510，910：处理器
600，1000：硬盘阵列
601～610，1001～1010：硬盘
C1～C4，D1～D8，C1’～C4’，D1’～D8’：线缆
SEL：设定信号
具体实施方式
为了使本发明的内容可以更容易明了，以下特举实施例做为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤，是代表相同或类似部件。
图1是依照本发明的一实施例的切换卡的方框图。参考图1，切换卡100包括处理电路110、存储装置120、第一连接部130以及多个第一子连接部1401、1402～140N。处理电路110耦接存储装置120、第一连接部130以及多个第一子连接部1401、1402～140N。在本实施例中，切换卡100可通过第一连接部130外部耦接至转接卡(Riser)以及服务器的主机板(Motherboard)，并且可通过这些第一子连接部1401、1402～140N外部耦接至硬盘阵列的多个硬盘。切换卡100可用于扩充服务器的主机板的总线的通道数。举例而言，服务器的主机板支援PCIe接口，并且提供8个PCIe传输通道。切换卡100经由转接卡耦接至服务器的主机板的插槽，以将主机板的8个PCIe通道扩充为32个PCIe通道。也就是说，若硬盘阵列的每一个硬盘需要4个PCIe通道，则表示切换卡100可通过这些第一子连接部1401、1402～140N来耦接至8个硬盘。
在本实施例中，存储装置120用以存储一个或多个配置表。当第一连接部130外部耦接转接卡时，处理电路110经由第一连接部130接收转接卡的设定信号，并且处理电路110依据设定信号来读取存储在存储装置120中的一个或多个配置表的其中的一个。在本实施例中，这些第一子连接部1401、1402～140N通过多个线缆(或称信号线走线)来外部耦接磁盘阵列的背板的多个第二子连接部，并且这些第二子连接部再通过另外的多个线缆来耦接至这些硬盘。在本实施例中，连接这些第二子连接部与这些硬盘的另多个的配置方式可依据配置表来决定。换而言之，由于转接卡的类型决定于硬盘阵列的这些硬盘的排列方式，因此不同的硬盘阵列适用于不同的转接卡。在本实施例中，切换卡100可自动检测转接卡的类型来选择对应的配置表。
在本实施例中，处理电路110包括处理器。处理器可为中央处理单元(CentralProcessing Unit,CPU)、***单芯片(System on Chip,SOC)或是其他可程序化的一般用途或特殊用途的微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor,DSP)、可程序化控制器、特殊应用集成电路(Application Specific IntegratedCircuits,ASIC)、可程序化逻辑装置(Programmable Logic Device,PLD)、其他类似处理装置或这些装置的组合，但本发明并不限于此。
在本实施例中，存储装置120可包括一个或多个存储器。存储器可为非临时性电脑可读记录介质(Non-transitory computer-readable recording medium)。非临时性电脑可读记录介质可以是只读存储器(Read-Only Memory,ROM)、可抹除可程序化只读存储器(Electrically-Erasable Programmable Read-Only Memory,EPROM)或是电子抹除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory,EEPROM)等，本发明并不加以限制。并且，在本实施例中，每一个存储器用于存储一个配置表。
在本实施例中，第一连接部130以及这些第一子连接部1401、1402～140N可支援快捷外设互联标准(Peripheral Component Interconnect Express,PCIe)或其他总线标准，但本发明并不限于此。在一实施例中，第一连接部130以及这些第一子连接部1401、1402～140N亦可应用通用序列总线(Universal Serial Bus,USB)或串行高技术配置(SerialAdvanced Technology Attachment,SATA)总线等。
图2是依照本发明的一实施例的切换卡的示意图。参考图2，切换卡200包括处理电路210、存储装置220、第一连接部230以及第一子连接部2401～2404。切换卡200包括电路板。第一连接部230位于电路板的一侧，并且第一连接部230包括多个金属端子。例如，第一连接部230为金手指(Gold Finger,G/F)。在本实施例中，处理电路210包括处理器211以及控制电路212。存储装置220包括存储器221、222。处理器211耦接第一连接部230以及第一子连接部2401～2404，并且控制电路212耦接存储器221、222以及第一连接部230。在本实施例中，存储器221、222分别用于存储不同的配置表。当第一连接部230外部耦接转接卡时，控制电路212经由第一连接部230接收转接卡的设定信号SEL，并且处理器211依据设定信号SEL来读取存储在存储器221、222的其中的一个中的配置表。
在本实施例中，控制电路212可包括开关电路，以使控制电路212可依据转接卡的设定信号SEL来决定将处理器211连接至存储器221或存储器222。举例而言，当切换卡200通过第一连接部230与特定类型的转接卡耦接时，第一连接部230提供设定信号SEL(SEL＝1)至控制电路212，控制电路212将处理器211连接至存储器221。然而，当切换卡200通过第一连接部230与另一特定类型的转接卡耦接时，第一连接部230提供设定信号SEL(SEL＝0)至控制电路212，控制电路212将处理器211连接至存储器222。
图3是依照本发明的一实施例的服务器的示意图。参考图3，服务器30包括切换卡300、转接卡400、主机板500以及硬盘阵列600。图3的切换卡300、转接卡400以及主机板500可例如表示为各自的电路板的一侧面示意图，并且图3的硬盘阵列600可例如表示为背板的示意图。在本实施例中，切换卡300的处理器310可依据第一连接部330提供的设定信号来判断转接卡400的类型，来决定读取其对应的配置表。在本实施例中，切换卡300可通过第一连接部330与转接卡400的插槽440结合，并且转接卡400可通过第二连接部430与主机板500的插槽540结合。第一连接部330以及第二连接部430为金手指。
在本实施例中，切换卡300的多个第一子连接部3401～3404通过线缆C1～C4来耦接至硬盘阵列600背板的多个第二子连接部6401～6404。第一子连接部3401～3404与第二子连接部6401～6404的配对方式依据处理器310所读取的配置表来决定。并且，第二子连接部6401～6404通过线缆D1～D8来耦接至硬盘阵列600的硬盘603～610。线缆D1～D8的走线配置依据处理器310所读取的配置表来决定。在本实施例中，线缆C1～C4的数量小于线缆D1～D8的数量。
举例而言，主机板500可提供8个PCIe通道，并且主机板500的处理器510可直接耦接至硬盘阵列600的两个硬盘601、602。切换卡300以及转接卡400装设于主机板500。切换卡300可自动检测主机板500可提供的通道数，以决定可对应提供至硬盘阵列600的相应的通道数。切换卡300用以将主机板500提供的8个PCIe通道扩充为32个PCIe通道。也就是说，切换卡300提供至第二子连接部6401～6404的通道数量大于切换卡300与转接卡400之间的通道数量。并且，每一个第一子连接部3401～3404以及线缆C1～C4各别提供8个PCIe通道，以使每一个第二子连接部6401～6404各别提供8个PCIe通道至硬盘阵列600。由于硬盘603～610各别需要4个PCIe通道，因此第二子连接部6401～6404通过线缆D1～D8各别耦接这些硬盘603～610的其中的两个。处理器510读取的配置表可如以下表1。
表1
在此例中，硬盘603～610经预设以分别对应于不同的数字信号处理器编号DSP#1～DSP#8。因此，在表1中，第二子连接部6401～6404分别对应于硬盘603～610的其中的两个，并且硬盘603～610经预设以按序对应于数字信号处理器编号DSP#1～DSP#8。也就是说，使用者可基于表1的配置表，将线缆D1、D2连接于硬盘606、607以及第二子连接部6401之间，将线缆D3、D4连接于硬盘603、604以及第二子连接部6402之间，将线缆D5、D6连接于硬盘608、609以及第二子连接部6403之间，并且将线缆D7、D8连接于硬盘605、610以及第二子连接部6404之间。因此，第二子连接部6401～6404可以最短距离通过线缆D1～D8来耦接至硬盘603～610。也就是说，线缆D1～D8耦接硬盘603～610的走线配置依据上述表1来决定。
此外，本实施例的切换卡300提供至第二子连接部6401～6404的通道数量大于或等于第二子连接部6401～6404耦接至与硬盘601～610之间的通道数量。也就是说，本发明的硬盘阵列的硬盘数量以及排列方式不限于图3所示。本发明的硬盘阵列的硬盘数量以及排列方式可依据不同服务器需求而设计。另外，本实施例的切换卡300可详细实施方式以及电路细节可参考上述图1、图2的实施例，而获致足够的启示、建议以及实施说明，在此不再赘述。
图4是依照本发明的另一实施例的服务器的示意图。参考图4，服务器70包括切换卡700、转接卡800、主机板900以及硬盘阵列1000。图4的切换卡700、转接卡800以及主机板900可例如表示为各自的电路板的一侧面示意图，并且图4的硬盘阵列1000可例如表示为背板的示意图。在本实施例中，切换卡700可以是图3实施例的切换卡300，但本实例并不限于此。在本实施例中，切换卡700的处理器710可自动判断转接卡800的类型，来决定读取其对应的配置表。在本实施例中，切换卡700可通过第一连接部730与转接卡800的插槽840结合，并且转接卡800可通过第二连接部830与主机板900的插槽940结合。第一连接部730以及第二连接部830为金手指。
在本实施例中，切换卡700的多个第一子连接部7401～7404通过线缆C1’～C4’来耦接至硬盘阵列1000背板的多个第二子连接部10401～10404。第一子连接部7401～7404与第二子连接部10401～10404的配对方式依据处理器710所读取的配置表来决定。并且，第二子连接部10401～10404通过线缆D1’～D8’来耦接至硬盘阵列1000的硬盘1001～1008。线缆D1’～D8’的走线配置依据处理器710所读取的配置表来决定。
相较于图3，由于硬盘的排列方式不同，因此图4实施例的切换卡700耦接于硬盘阵列1000的硬盘1001～1008，而硬盘1009、1010直接耦接至主机板900的处理器910。
举例而言，主机板900可提供16个PCIe通道，并且主机板900的处理器910可直接耦接至硬盘阵列1000的两个硬盘1009、1010。切换卡700以及转接卡800装设于主机板900。切换卡700可自动检测主机板900可提供的通道数，以决定可对应提供至硬盘阵列1000的相应的通道数。对于这16个PCIe通道中对应于图3的8个PCIe通道来说，切换卡700可用以将主机板900提供的这8个PCIe通道扩充为32个PCIe通道。也就是说，切换卡700提供至第二子连接部10401～10404的通道数量大于切换卡700与转接卡800之间的通道数量。并且，每一个第一子连接部7401～7404以及线缆C1’～C4’各别提供8个PCIe通道，以使每一个第二子连接部10401～10404各别提供8个PCIe通道至硬盘阵列1000。由于硬盘1001～1008各别需要4个PCIe通道，因此第二子连接部10401～10404通过线缆D1’～D8’各别耦接这些硬盘1001～1008的其中的两个。处理器710读取的配置表可如以下表2。
表2
在此例中，硬盘1001～1008经预设以分别对应于不同的数字信号处理器编号DSP#1～DSP#8。因此，在表2中，子连接部10401～10404分别对应于硬盘1001～1008的其中的两个，并且硬盘1001～1008按序对应于数字信号处理器编号DSP#1～DSP#8。也就是说，使用者可基于表2的配置表，将线缆D1’、D2’连接于硬盘1001、1002以及子连接部10401之间，将线缆D3’、D4’连接于硬盘1003、1004以及子连接部10402之间，将线缆D5’、D6’连接于硬盘1005、1006以及子连接部10403之间，并且将线缆D7’、D8’连接于硬盘1007、1008以及子连接部10404之间。因此，子连接部10401～10404可以最短距离通过线缆D1’～D8’来耦接至硬盘603～610。也就是说，线缆D1’～D8’耦接硬盘1001～1008的走线配置依据上述表2来决定。
相较于图3，由于硬盘的排列方式不同，因此硬盘1001～1008分别为对应于处理器编号DSP#1～DSP#8。然而，若切换卡700采用上述表1的设定，则子连接部10401需耦接硬盘1004、1005。子连接部10402需耦接硬盘1001、1002。子连接部10403需耦接硬盘1006、1007。子连接部10404需耦接硬盘1003、1008。也就是说，线缆D1’～D8’的走线配置将会较为复杂，并且需要较长的走线长度。因此，本实施例的切换卡700可通过判断对应于硬盘阵列1000的转接卡800的类型，来决定读取其对应的配置表，以使有效减化线缆D1’～D8’的走线配置。
另外，本实施例的切换卡700的详细实施方式以及电路细节可参考上述图1至图3的实施例，而获致足够的启示、建议以及实施说明，在此不再赘述。
综上所述，本发明的切换卡以及服务器可通过检测转接卡，以自动判断硬盘阵列的类型，以使切换卡的处理器可读取对应的存储器，以取得对应的配置表。并且，切换卡的处理器可利用所述对应的配置表来设定在硬盘阵列背板的线缆的走线配置。据此，本发明的切换卡以及服务器无需更换切换卡，即可适用于各种不同硬盘阵列的类型，并且可有效简化硬盘阵列背板的印刷电路板上的线缆的走线配置。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (20)

1.一种切换卡，包括：
一存储装置，用以存储至少一配置表；
一处理电路，耦接该存储装置；
一第一连接部，耦接该处理电路，当该第一连接部外部耦接一转接卡时，该处理电路经由该第一连接部接收该转接卡的一设定信号，并且该处理电路依据该设定信号来读取存储在该存储装置中的该至少一配置表的其中的一个；以及
多个第一子连接部，耦接该处理电路，当所述第一子连接部外部耦接一硬盘阵列的多个第二子连接部时，所述第二子连接部经由多个第一线缆耦接至该硬盘阵列的多个硬盘，并且该处理电路依据该至少一配置表的其中的一个来决定所述第一线缆与所述硬盘之间的配置设定。
2.如权利要求1所述的切换卡，其中，该存储装置包括多个存储器，并且所述存储器用以分别存储多个配置表，其中该处理电路依据该设定信号来读取所述配置表的其中的一个，并且该处理电路依据所述配置表的其中的一个来决定所述第一线缆与所述硬盘之间的该配置设定。
3.如权利要求2所述的切换卡，其中，该处理电路包括一处理器以及一控制电路，并且该处理器耦接该控制电路，
其中，该控制电路耦接所述存储器以及该第一连接部，以依据该设定信号来决定该处理器耦接所述存储器的其中的一个，以使该处理器读取所述配置表的其中的一个。
4.如权利要求1所述的切换卡，其中，所述第一子连接部经由多个第二线缆外部耦接该硬盘阵列的所述第二子连接部，并且所述第二线缆的数量小于所述第一线缆的数量。
5.如权利要求1所述的切换卡，其中，该转接卡的类型决定于该硬盘阵列的所述硬盘的排列方式。
6.如权利要求1所述的切换卡，其中，该切换卡提供至所述第二子连接部的通道数量大于该切换卡耦接至该转接卡之间的通道数量。
7.如权利要求1所述的切换卡，其中，该切换卡提供至所述第二子连接部的通道数量大于或等于所述第二子连接部耦接至所述硬盘之间的通道数量。
8.如权利要求1所述的切换卡，其中，所述第二子连接部的每一个经由所述第一线缆耦接至该硬盘阵列的所述硬盘的其中的两个。
9.如权利要求1所述的切换卡，其中，该至少一配置表用以记录所述硬盘的多个硬盘编号以及对应于多个数字信号处理器编号，以使所述第一线缆耦接所述硬盘的走线配置决定于该至少一配置表的其中的一个。
10.如权利要求1所述的切换卡，其中，该转接卡的一第二连接部外部耦接一主机板，并且该主机板直接耦接该硬盘阵列的另多个硬盘。
11.一种服务器，包括：
一转接卡；
一硬盘阵列，包括多个硬盘；
一切换卡，包括：
一存储装置，用以存储至少一配置表；
一处理电路，耦接该存储装置；
一第一连接部，耦接该处理电路，当该第一连接部耦接该转接卡时，该处理电路经由该第一连接部接收该转接卡的一设定信号，并且该处理电路依据该设定信号来读取存储在该存储装置中的该至少一配置表的其中的一个；以及
多个第一子连接部，耦接该处理电路，当所述第一子连接部外部耦接一硬盘阵列的多个第二子连接部时，所述第二子连接部经由多个第一线缆耦接至该硬盘阵列的多个硬盘，并且该处理电路依据该至少一配置表的其中的一个来决定所述第一线缆与所述硬盘之间的配置设定；以及
一主机板，其中该转接卡的一第二连接部外部耦接该主机板。
12.如权利要求11所述的服务器，其中，该存储装置包括多个存储器，并且所述存储器用以分别存储多个配置表，其中，该处理电路依据该设定信号来读取所述配置表的其中的一个，并且该处理电路依据所述配置表的其中的一个来决定所述第一线缆与所述硬盘之间的该配置设定。
13.如权利要求12所述的服务器，其中，该处理电路包括一处理器以及一控制电路，并且该处理器耦接该控制电路，
其中，该控制电路耦接所述存储器以及该第一连接部，以依据该设定信号来决定该处理器耦接所述存储器的其中的一个，以使该处理器读取所述配置表的其中的一个。
14.如权利要求11所述的服务器，其中，所述第一子连接部经由多个第二线缆外部耦接该硬盘阵列的所述第二子连接部，并且所述第二线缆的数量小于所述第一线缆的数量。
15.如权利要求11所述的服务器，其中，该转接卡的类型决定于该硬盘阵列的所述硬盘的排列方式。
16.如权利要求11所述的服务器，其中，该切换卡提供至所述第二子连接部的通道数量大于该切换卡耦接至该转接卡之间的通道数量。
17.如权利要求11所述的服务器，其中，该切换卡提供至所述第二子连接部的通道数量大于或等于所述第二子连接部耦接至所述硬盘之间的通道数量。
18.如权利要求11所述的服务器，其中，所述第二子连接部的每一个经由所述第一线缆耦接至该硬盘阵列的所述硬盘的其中的两个。
19.如权利要求11所述的服务器，其中，该至少一配置表用以记录所述硬盘的多个硬盘编号以及对应于多个数字信号处理器编号，以使所述第一线缆耦接所述硬盘的走线配置决定于该至少一配置表的其中的一个。
20.如权利要求11所述的服务器，其中，该主机板直接耦接该硬盘阵列的另多个硬盘。
CN201810644779.9A 2018-05-31 2018-06-21 切换卡以及服务器 Active CN110554980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107118628A TWI662417B (zh) 2018-05-31 2018-05-31 切換卡以及伺服器
TW107118628 2018-05-31

Publications (2)

Publication Number Publication Date
CN110554980A true CN110554980A (zh) 2019-12-10
CN110554980B CN110554980B (zh) 2021-01-05

Family

ID=67764509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810644779.9A Active CN110554980B (zh) 2018-05-31 2018-06-21 切换卡以及服务器

Country Status (3)

Country Link
US (1) US10445277B1 (zh)
CN (1) CN110554980B (zh)
TW (1) TWI662417B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10958003B2 (en) * 2019-08-09 2021-03-23 Intel Corporation Interleaved card/riser connection assembly for compact card integration
CN111752871A (zh) * 2020-05-29 2020-10-09 苏州浪潮智能科技有限公司 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120033370A1 (en) * 2010-08-06 2012-02-09 Ocz Technology Group Inc. PCIe BUS EXTENSION SYSTEM, METHOD AND INTERFACES THEREFOR
CN102541790A (zh) * 2010-12-03 2012-07-04 国际商业机器公司 用于为多通路pci特快io互连提供故障保护的方法和装置
CN203241876U (zh) * 2013-05-09 2013-10-16 浪潮电子信息产业股份有限公司 一种自适应配置的pcie扩展箱
US20140298079A1 (en) * 2013-03-29 2014-10-02 Silicon Graphics International Corp. Localized Fast Bulk Storage in a Multi-Node Computer System
CN104202194A (zh) * 2014-09-10 2014-12-10 华为技术有限公司 PCIe拓扑的配置方法和装置
US20150339246A1 (en) * 2014-05-20 2015-11-26 Fujitsu Limited Information processing apparatus and bus control method
CN105929903A (zh) * 2015-02-27 2016-09-07 三星电子株式会社 模块化非易失性闪存刀片
CN107577419A (zh) * 2017-07-20 2018-01-12 郑州云海信息技术有限公司 一种外置高端存储卡
US20180095915A1 (en) * 2014-03-08 2018-04-05 Diamanti, Inc. Enabling use of non-volatile media - express (nvme) over a network
CN107908586A (zh) * 2017-12-22 2018-04-13 郑州云海信息技术有限公司 一种nvme硬盘存储结构及其实现方法
US20180113640A1 (en) * 2016-10-20 2018-04-26 Pure Storage, Inc. Performance tuning in a storage system that includes one or more storage devices
CN108090014A (zh) * 2017-12-22 2018-05-29 郑州云海信息技术有限公司 一种兼容NVMe的存储IO箱***及其设计方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4252301B2 (ja) * 2002-12-26 2009-04-08 株式会社日立製作所 記憶システム及びそのデータバックアップ方法
JP2008027312A (ja) * 2006-07-24 2008-02-07 Hitachi Ltd ストレージ装置及び変換ボード
US7433983B2 (en) * 2006-09-12 2008-10-07 Inventec Corporation Method for supporting riser card by basic input/output system
TWI334565B (en) * 2007-05-09 2010-12-11 Phison Electronics Corp Secure storage apparatus and method for controlling the same
US8055829B2 (en) * 2008-06-25 2011-11-08 T-Win Systems, Inc. Adaptable hardware-programmable transmission interface for industrial PCS
TW201514709A (zh) * 2013-08-06 2015-04-16 Hon Hai Prec Ind Co Ltd 轉接卡
US9436234B1 (en) * 2013-09-30 2016-09-06 Emc Corporation Configurable system board
US20150261710A1 (en) * 2014-03-14 2015-09-17 Emilio Billi Low-profile half length pci express form factor embedded pci express multi ports switch and related accessories
CN104965672A (zh) * 2015-05-27 2015-10-07 浪潮电子信息产业股份有限公司 一种自动快捷配置raid的方法
US9805200B2 (en) * 2016-02-01 2017-10-31 Quanta Computer, Inc. System and method for firmware verification
US10691628B2 (en) * 2016-05-06 2020-06-23 Quanta Computer Inc. Systems and methods for flexible HDD/SSD storage support

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120033370A1 (en) * 2010-08-06 2012-02-09 Ocz Technology Group Inc. PCIe BUS EXTENSION SYSTEM, METHOD AND INTERFACES THEREFOR
CN102541790A (zh) * 2010-12-03 2012-07-04 国际商业机器公司 用于为多通路pci特快io互连提供故障保护的方法和装置
US20140298079A1 (en) * 2013-03-29 2014-10-02 Silicon Graphics International Corp. Localized Fast Bulk Storage in a Multi-Node Computer System
CN203241876U (zh) * 2013-05-09 2013-10-16 浪潮电子信息产业股份有限公司 一种自适应配置的pcie扩展箱
US20180095915A1 (en) * 2014-03-08 2018-04-05 Diamanti, Inc. Enabling use of non-volatile media - express (nvme) over a network
US20150339246A1 (en) * 2014-05-20 2015-11-26 Fujitsu Limited Information processing apparatus and bus control method
CN104202194A (zh) * 2014-09-10 2014-12-10 华为技术有限公司 PCIe拓扑的配置方法和装置
CN105929903A (zh) * 2015-02-27 2016-09-07 三星电子株式会社 模块化非易失性闪存刀片
US20180113640A1 (en) * 2016-10-20 2018-04-26 Pure Storage, Inc. Performance tuning in a storage system that includes one or more storage devices
CN107577419A (zh) * 2017-07-20 2018-01-12 郑州云海信息技术有限公司 一种外置高端存储卡
CN107908586A (zh) * 2017-12-22 2018-04-13 郑州云海信息技术有限公司 一种nvme硬盘存储结构及其实现方法
CN108090014A (zh) * 2017-12-22 2018-05-29 郑州云海信息技术有限公司 一种兼容NVMe的存储IO箱***及其设计方法

Also Published As

Publication number Publication date
CN110554980B (zh) 2021-01-05
US10445277B1 (en) 2019-10-15
TWI662417B (zh) 2019-06-11
TW202004508A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
US20240168903A1 (en) Multi-protocol io infrastructure for a flexible storage platform
CN100456274C (zh) 易于扩展的多cpu***
US6202110B1 (en) Memory cards with symmetrical pinout for back-to-back mounting in computer system
US8423695B2 (en) Dual PCI-X/PCI-E card
US7596649B2 (en) Motherboard
US6477603B1 (en) Multiple PCI adapters within single PCI slot on an matax planar
US10409753B2 (en) Adapters, systems and methods for adapting PCIe expansion cards to PCIe component bays
US5918023A (en) System design to support either Pentium Pro processors, Pentium II processors, and future processor without having to replace the system board
US8064205B2 (en) Storage devices including different sets of contacts
CA1227864A (en) Interrupt bus structure
CN110554980B (zh) 切换卡以及服务器
TWI231414B (en) Topology for 66 MHz PCI bus riser card system
CN107408095A (zh) 通道资源的重定向
CN215181829U (zh) 一种基于申威3231处理器的服务器主板
US6608761B2 (en) Multiple processor cards accessing common peripherals via transparent and non-transparent bridges
US8131903B2 (en) Multi-channel memory connection system and method
US20060080484A1 (en) System having a module adapted to be included in the system in place of a processor
CN106909198B (zh) 一种外接装置、电子装置及电子***
US11289839B2 (en) Main board and memory slot thereof
US20110318964A1 (en) Card design with fully buffered memory modules and the use of a chip between two consecutive modules
US10606792B2 (en) Interface arrangement on a system board and computer system
US20180120909A1 (en) Transfer module and electronic device having the same
CN102902647A (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
CN217880301U (zh) 数据背板
US11379399B2 (en) Route demultiplexed signal pairs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant