CN110554979A - 计时装置及其运行方法 - Google Patents

计时装置及其运行方法 Download PDF

Info

Publication number
CN110554979A
CN110554979A CN201810552772.4A CN201810552772A CN110554979A CN 110554979 A CN110554979 A CN 110554979A CN 201810552772 A CN201810552772 A CN 201810552772A CN 110554979 A CN110554979 A CN 110554979A
Authority
CN
China
Prior art keywords
timing
single chip
chip module
interrupt signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810552772.4A
Other languages
English (en)
Inventor
沈忱
叶红亮
冯耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810552772.4A priority Critical patent/CN110554979A/zh
Priority to TW107129153A priority patent/TWI681338B/zh
Publication of CN110554979A publication Critical patent/CN110554979A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

一种计时装置及其运行方法。计时装置包括：单芯片模块以及数字计时模块。单芯片模块配置成根据内部的至少两个内部中断信号进行事件处理。数字计时模块配置成进行计时，并于计时事件发生时，产生计时中断信号至单芯片模块；其中计时中断信号的优先层级高于至少两个内部中断信号，以使单芯片模块于接收到计时中断信号时优先处理执行对应计时中断信号的中断服务程序。

Description

计时装置及其运行方法
技术领域
本发明涉及计时技术，且特别涉及一种计时装置及其运行方法。
背景技术
单芯片模块例如(但不限于)8051芯片整合多种基本电路于单一芯片中，因为体积小，而广泛地被应用在许多电子装置中作为控制器。单芯片模块在进行数据处理时，可根据内部中断信号处理较为紧急的事件。然而，随着应用愈来愈复杂，需要处理的事件愈来愈多，当内部中断信号的优先层级不足以区别更多类型的事件时，往往使得内部的模块例如(但不限于)计时器无法以内部中断信号及时告知单芯片模块事件的发生。
因此，如何设计一个新的计时装置及其运行方法，以解决上述的缺陷，乃为此一业界亟待解决的问题。
发明内容
本发明的目的在于提供一种计时装置，包括：单芯片模块以及数字计时模块。单芯片模块配置成根据内部的至少两个内部中断(interrupt)信号进行事件处理。数字计时模块配置成进行计时，并于计时事件发生时，产生计时中断信号至单芯片模块，其中计时中断信号的优先层级高于至少两个内部中断信号，以使单芯片模块于接收到计时中断信号时优先处理执行对应计时中断信号的中断服务程序。
本发明的另一目的在于提供一种计时装置运行方法，包括：使单芯片模块根据内部的至少两个内部中断信号进行事件处理；以及使数字计时模块进行计时，并于计时事件发生时，产生计时中断信号至单芯片模块，其中计时中断信号的优先层级高于至少两个内部中断信号；以及使单芯片模块于接收到计时中断信号时优先处理执行对应计时中断信号的中断服务程序。
应用本发明的优点在于通过计时装置的设计，数字计时模块可通过优先层级高于内部中断信号的计时中断信号，使单芯片模块优先处理计时事件。
附图说明
图1为本发明一实施例中，一种计时装置的方框图；以及
图2为本发明一实施例中，计时装置运行方法的流程图。
符号说明
1：计时装置 10：单芯片模块
100：中央处理器 101：内部中断信号
102：存储器 103：设定信号
104：计时器 105：中断服务程序
106：输入输出界面 12：数字计时模块
121：计时中断信号 200：计时装置运行方法
201-203：步骤
具体实施方式
请参照图1。图1为本发明一实施例中，一种计时装置1的方框图。计时装置1包括：单芯片模块10以及数字计时模块12。
单芯片模块10可为任何例如(但不限于)中央处理器100、存储器102、计时器104、各种输入输出界面106等都整合在一块集成电路芯片上的微型电脑。于一实施例中，中央处理器100可通过总线(未示出)和存储器102、计时器104及输入输出界面106相电性连接并进行沟通。于一实施例中，单芯片模块100为例如(但不限于)8051芯片。
单芯片模块10可通过中央处理器100进行各种数据的处理及运算，并可依据内部中断信号101进行事件处理。举例而言，当输入输出界面106接收到需要处理的外部信号时，将产生内部中断信号101，并通过总线传送至中央处理器100。中央处理器100将暂时停止正在处理的数据，优先处理内部中断信号101的需求。
单芯片模块10所包含的电路可产生至少两种优先层级的内部中断信号101。于一实施例中，内部中断信号101可具有两个优先层级。因此，内部中断信号101将包含高优先层级的内部中断信号以及低优先层级的内部中断信号。
当拥有高优先层级的内部中断信号产生时，可以强制使另一个低优先层级的内部中断信号停止运行。而低优先层级的内部中断信号产生时，只能在没有任何内部中断信号运行的条件下，才可以由单芯片模块10执行。而对于执行中的高优先层级的内部中断信号，则没有任何低于或是相同优先层级的内部中断信号可以停止其运行。
数字计时模块12为设置于单芯片模块10外的数字计时电路，配置成进行计时。于一实施例中，单芯片模块10的中央处理器100还配置成通过例如(但不限于)设定信号103对数字计时模块12进行设定。
于一实施例中，单芯片模块10设定数字计时模块12运行于例如(但不限于)自动重载(auto reload，自动载入)模式。亦即，数字计时模块12在计时的参数溢位(overflow)时，将自动归零。于一实施例中，在参数溢位时，对数字计时模块12来说是一个计时事件的发生。
于一实施例中，单芯片模块10可设定数字计时模块12的计时精度。
数字计时模块12在计时事件(例如但不限于上述参数溢位)发生时，产生计时中断信号121至单芯片模块10。更详细地说，数字计时模块12可产生计时中断信号121至单芯片模块10中的中央处理器100。其中，计时中断信号121的优先层级高于上述的两种内部中断信号，以使单芯片模块10于接收到计时中断信号121时，可优先处理执行对应计时中断信号121的中断服务程序105。
于一实施例中，计时中断信号121为例如(但不限于)电源失效(power fail)中断信号。
中断服务程序105可存储于例如(但不限于)存储器102中。于一实施例中，单芯片模块10执行中断服务程序105以对其内部的计时变数进行累加。于一实施例中，每当单芯片模块10接收到一次计时中断信号121，就执行中断服务程序105将计时变数加1，达到计时的技术效果。
由于单芯片模块10于现在的应用中，需要处理相当多种不同的事件，当内部中断信号的优先层级不足以区别更多类型的事件时，往往使得内部的计时器104无法以内部中断信号及时告知单芯片模块10计时事件的发生。因此，通过计时装置1的设计，数字计时模块12可通过优先层级高于内部中断信号的计时中断信号121，使单芯片模块10优先处理计时事件。
请参照图2。图2为本发明一实施例中，计时装置运行方法200的流程图。可应用于图1的计时装置1中。计时装置运行方法200包含下列步骤(应了解到，在本实施方式中所提及的步骤，除特别说明其顺序外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。
于步骤201，使单芯片模块10根据内部的至少两个内部中断信号101进行事件处理。
于步骤202，使数字计时模块12进行计时，并于计时事件发生时，产生计时中断信号121至单芯片模块10，其中计时中断信号121的优先层级高于至少两个内部中断信号101。
于步骤203，使单芯片模块10于接收到计时中断信号121时优先处理执行对应计时中断信号121的中断服务程序105。
以上所述仅为本发明的优选实施例而已，并不用以限制本发明，凡在本发明的原则的内所作的任何修改、等同替换和改进等均应包含在本发明的保护范围之内。

Claims (10)

1.一种计时装置，包括：
一单芯片模块，配置成根据内部的至少两个内部中断信号进行事件处理；以及
一数字计时模块，配置成进行计时，并于一计时事件发生时，产生一计时中断信号至该单芯片模块，其中该计时中断信号的优先层级高于该至少两个内部中断信号，以使该单芯片模块于接收到该计时中断信号时优先处理执行对应该计时中断信号的一中断服务程序。
2.如权利要求1所述的计时装置，其中该单芯片模块还配置成设定该数字计时模块运行于一自动重载模式。
3.如权利要求2所述的计时装置，其中该单芯片模块还配置成设定该数字计时模块每隔一固定时间间隔产生该计时中断信号。
4.如权利要求1所述的计时装置，其中该单芯片模块执行该中断服务程序以对一计时变数进行累加。
5.如权利要求1所述的计时装置，其中该计时中断信号为一电源失效中断信号。
6.如权利要求1所述的计时装置，其中该单芯片模块为一8051芯片。
7.一种计时装置运行方法，包括：
使一单芯片模块根据内部的至少两个内部中断信号进行事件处理；
使一数字计时模块进行计时，并于一计时事件发生时，产生一计时中断信号至该单芯片模块，其中该计时中断信号的优先层级高于该至少两个内部中断信号；以及
使该单芯片模块于接收到该计时中断信号时优先处理执行对应该计时中断信号的一中断服务程序。
8.如权利要求7所述的计时装置运行方法，还包含：
使该单芯片模块还配置设定该数字计时模块运行于一自动重载模式。
9.如权利要求8所述的计时装置运行方法，还包含：
使单芯片模块还配置成设定该数字计时模块每隔一固定时间间隔产生该计时中断信号。
10.如权利要求7所述的计时装置运行方法，还包含：
使其中该单芯片模块执行该中断服务程序以对一计时变数进行累加。
CN201810552772.4A 2018-05-31 2018-05-31 计时装置及其运行方法 Pending CN110554979A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810552772.4A CN110554979A (zh) 2018-05-31 2018-05-31 计时装置及其运行方法
TW107129153A TWI681338B (zh) 2018-05-31 2018-08-21 計時裝置及其運作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810552772.4A CN110554979A (zh) 2018-05-31 2018-05-31 计时装置及其运行方法

Publications (1)

Publication Number Publication Date
CN110554979A true CN110554979A (zh) 2019-12-10

Family

ID=68734560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810552772.4A Pending CN110554979A (zh) 2018-05-31 2018-05-31 计时装置及其运行方法

Country Status (2)

Country Link
CN (1) CN110554979A (zh)
TW (1) TWI681338B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089881A1 (en) * 1999-09-30 2002-07-11 Hitachi Ltd. High speed semiconductor memory device with short word line switching time
CN1737766A (zh) * 2005-08-31 2006-02-22 上海海尔集成电路有限公司 一种中断***实现方法
CN101196836A (zh) * 2007-12-29 2008-06-11 上海华为技术有限公司 一种控制看门狗电路复位的方法和装置
CN101221518A (zh) * 2008-01-29 2008-07-16 福建星网锐捷网络有限公司 一种防止硬件看门狗的定时器溢出的方法、装置与***
CN101859260A (zh) * 2010-05-14 2010-10-13 中国科学院计算技术研究所 用于操作***中的定时器管理装置和管理方法
CN101964724A (zh) * 2010-08-30 2011-02-02 华为技术有限公司 通信单板的节能方法和一种通信单板
CN102012881A (zh) * 2010-11-29 2011-04-13 杭州中天微***有限公司 基于总线监控器的***芯片总线优先级动态配置装置
CN203243019U (zh) * 2012-11-26 2013-10-16 浙江金美电动工具有限公司 一种断电保护器
CN104062896A (zh) * 2014-06-24 2014-09-24 北京航天自动控制研究所 一种周期性控制同步信号的冗余实现方法
CN104281217A (zh) * 2013-07-11 2015-01-14 瑞萨电子株式会社 微型计算机
CN104915254A (zh) * 2014-12-31 2015-09-16 杰瑞石油天然气工程有限公司 一种嵌入式***的多任务调度方法及***
CN107251001A (zh) * 2015-03-06 2017-10-13 密克罗奇普技术公司 具有双模式中断的微控制器或微处理器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200521855A (en) * 2003-12-19 2005-07-01 Kinpo Elect Inc Timing interrupt service method
US20120271968A1 (en) * 2011-04-21 2012-10-25 Microchip Technology Incorporated Logic device for combining various interrupt sources into a single interrupt source and various signal sources to control drive strength
DE112013005029T5 (de) * 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089881A1 (en) * 1999-09-30 2002-07-11 Hitachi Ltd. High speed semiconductor memory device with short word line switching time
CN1737766A (zh) * 2005-08-31 2006-02-22 上海海尔集成电路有限公司 一种中断***实现方法
CN101196836A (zh) * 2007-12-29 2008-06-11 上海华为技术有限公司 一种控制看门狗电路复位的方法和装置
CN101221518A (zh) * 2008-01-29 2008-07-16 福建星网锐捷网络有限公司 一种防止硬件看门狗的定时器溢出的方法、装置与***
CN101859260A (zh) * 2010-05-14 2010-10-13 中国科学院计算技术研究所 用于操作***中的定时器管理装置和管理方法
CN101964724A (zh) * 2010-08-30 2011-02-02 华为技术有限公司 通信单板的节能方法和一种通信单板
CN102012881A (zh) * 2010-11-29 2011-04-13 杭州中天微***有限公司 基于总线监控器的***芯片总线优先级动态配置装置
CN203243019U (zh) * 2012-11-26 2013-10-16 浙江金美电动工具有限公司 一种断电保护器
CN104281217A (zh) * 2013-07-11 2015-01-14 瑞萨电子株式会社 微型计算机
CN104062896A (zh) * 2014-06-24 2014-09-24 北京航天自动控制研究所 一种周期性控制同步信号的冗余实现方法
CN104915254A (zh) * 2014-12-31 2015-09-16 杰瑞石油天然气工程有限公司 一种嵌入式***的多任务调度方法及***
CN107251001A (zh) * 2015-03-06 2017-10-13 密克罗奇普技术公司 具有双模式中断的微控制器或微处理器

Also Published As

Publication number Publication date
TW202004498A (zh) 2020-01-16
TWI681338B (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
EP2783266B1 (en) Microprocessor, and method of managing reset events therefor
US9685953B1 (en) Low latency asynchronous interface circuits
KR20180017035A (ko) 50 나노초 스파이크 필터를 위한 테스트
CN109799870B (zh) 一种时钟控制电路及控制方法
CN108196181B (zh) 一种芯片测试模式进入方法、进入***及芯片
US20160117429A1 (en) System for reducing power consumption of integrated circuit
CN109669524B (zh) 芯片的上电复位电路
CN105378650B (zh) 用于控制处理模块的操作模式的方法和装置
CN108292236B (zh) 一种信息处理方法及装置
CN101151584B (zh) 定时器电路及使用定时器电路的移动通信终端和电子设备
CN106776091B (zh) 看门狗电路
US10331592B2 (en) Communication apparatus with direct control and associated methods
CN110554979A (zh) 计时装置及其运行方法
CN103873031A (zh) 非时钟触发寄存器
US20180287835A1 (en) Radio frequency front-end slew and jitter consistency for voltages below 1.8 volts
US9274170B2 (en) Semiconductor device
CN111158758B (zh) 一种唤醒中央处理器的方法和装置
CN111897763A (zh) 控制方法、控制装置、电子设备
CN108388481B (zh) Olt设备的智能看门狗电路***
CN111552617A (zh) NAND Flash的温度获取方法、装置、计算机设备及存储介质
CN108446204B (zh) 一种芯片及电子设备
JP2014131283A (ja) 水晶発振器周波数調整装置
KR102602246B1 (ko) 비교기 회로 및 이를 포함하는 스위치 제어 장치
CN220121165U (zh) 控制电路、装置及芯片
CN116028414B (zh) 功耗控制电路和控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191210