CN110554730B - Ldo输出级的输入电流的补偿 - Google Patents

Ldo输出级的输入电流的补偿 Download PDF

Info

Publication number
CN110554730B
CN110554730B CN201811538595.0A CN201811538595A CN110554730B CN 110554730 B CN110554730 B CN 110554730B CN 201811538595 A CN201811538595 A CN 201811538595A CN 110554730 B CN110554730 B CN 110554730B
Authority
CN
China
Prior art keywords
transistor
resistor
input
current
ldo regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811538595.0A
Other languages
English (en)
Other versions
CN110554730A (zh
Inventor
P·卡丹卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN110554730A publication Critical patent/CN110554730A/zh
Application granted granted Critical
Publication of CN110554730B publication Critical patent/CN110554730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本公开涉及LDO输出级的输入电流的补偿。根据一个方面，低压差(LDO)调节器包括预充电缓冲器、输出级和连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器。噪声滤波器包括第一电阻器。LDO调节器包括配置为输出级的输入的晶体管，以及连接到预充电缓冲器的输入的补偿电路。补偿电路包括第二电阻器。补偿电路被配置为提供补偿电流，该补偿电流在第二电阻器两端产生第一电压降，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降。

Description

LDO输出级的输入电流的补偿
技术领域
本描述涉及低压差(LDO)调节器中的输出级的输入电流的补偿。
背景技术
LDO调节器是直流(DC)线性电压调节器，其即使在电源电压接近输出电压时也调节输出电压。在一些LDO调节器中，通过LDO调节器中包含的组件两端的电压降，输出电压可能会以不期望的方式受到影响。
发明内容
根据一个方面，低压差(LDO)调节器包括预充电缓冲器、输出级和连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器。噪声滤波器包括第一电阻器。LDO调节器包括被配置为输出级的输入的晶体管，以及连接到预充电缓冲器的输入的补偿电路。补偿电路包括第二电阻器。补偿电路被配置为提供在第二电阻器两端产生第一电压降的补偿电流，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降。
根据一些方面，LDO调节器可以包括以下特征中的一个或多个(或其任何组合)。晶体管是双极结型晶体管(BJT)。补偿电流与晶体管的输入电流相同。第二电阻器的电阻器值与第一电阻器的电阻器值相同。预充电缓冲器的输入是第一输入，并且预充电缓冲器包括被配置为接收参考电压的第二输入。补偿电路包括连接到第二电阻器的晶体管，其中补偿电流是补偿电路的晶体管的输入电流。补偿电路的晶体管是双极结型晶体管(BJT)。第一电压降与第二电压降相同。输出级包括具有输入的电压放大器，并且电压放大器的输入连接到晶体管。
根据一个方面，LDO调节器包括：电压参考生成器，被配置为生成参考电压；以及预充电缓冲器，具有第一输入和第二输入，其中第一输入被配置为接收参考电压。LDO调节器包括输出级以及连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器。噪声滤波器包括第一电阻器和电容器。LDO调节器包括被配置为输出级的输入的晶体管，以及连接到预充电缓冲器的第二输入的补偿电路。补偿电路包括第二电阻器。补偿电路被配置为提供在第二电阻器两端产生第一电压降的补偿电流，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降。输出级被配置为生成与参考电压基本相同的输出电压。
根据一些方面，LDO调节器可以包括以下特征中的一个或多个(或其任何组合)。晶体管是双极结型晶体管(BJT)。补偿电流与晶体管的输入电流相同，并且第二电阻器的电阻器值与第一电阻器的电阻器值相同。补偿电路包括晶体管和电流镜。电流镜被配置为将晶体管的输入电流镜像并提供镜像输入电流作为补偿电路的晶体管的输入电流，其中补偿电路的晶体管的输入电流是补偿电流。输出级包括电压放大器和晶体管。LDO调节器包括连接到第一电阻器的第一开关；连接到第二电阻器的第二开关；以及预充电定时器，被配置为响应于启用信号控制第一开关和第二开关的断开和闭合。第一电压降与第二电压降相同。LDO调节器包括连接到预充电缓冲器的输出的晶体管，并且晶体管连接到设置在第一电阻器和第二电阻器之间的节点。补偿电路包括连接到第二电阻器的晶体管，其中补偿电流是补偿电路的晶体管的输入电流。
根据一个方面，一种改善低压差(LDO)调节器的性能的方法，包括：使用连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器对来自参考电压的噪声进行滤波，其中噪声滤波器具有第一电阻器，并且预充电缓冲器的输入连接到晶体管；由具有第二电阻器的补偿电路提供在第二电阻器两端产生第一电压降的补偿电流，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降；并根据参考电压生成输出电压。
在附图和以下描述中阐述了一个或多个实施方式的细节。根据说明书和附图以及权利要求，其它特征将是明显的。
附图说明
图1说明了根据一个方面的LDO调节器，该LDO调节器具有被配置为抵消被配置为输出级的输入的晶体管的输入电流的补偿电路。
图2A说明了根据另一个方面的具有补偿电路的LDO调节器。
图2B说明了根据一个方面的图2A的LDO调节器。
图3说明了描绘根据一个方面的蒙特卡罗仿真的温度扫描的结果的图示。
图4说明了描绘根据一个方面的LDO调节器的噪声谱的图示。
图5说明了描绘根据一个方面的LDO调节器的示例操作的流程图。
具体实施方式
本公开涉及具有补偿电路的LDO调节器，该补偿电路被配置为通过在LDO调节器的预充电缓冲器的输入上提供相等的电压降，来抵消例如由LDO调节器的输出级的双极结型晶体管(BJT)的输入电流引起的噪声滤波器的电压降。在一些示例中，与一些传统方法相比，补偿电路被配置为补偿输出级BJT输入的输入电流的影响，即使输出级的BJT输入仅比电源电压低几mV。补偿电路的配置可以允许噪声滤波器中的高值电阻器，这可以改善LDO调节器的噪声性能。
图1说明了根据一个方面的LDO调节器100，该LDO调节器100具有补偿电路106，该补偿电路106被配置为抵消被配置为输出级114的输入的晶体管112的输入电流IB1。补偿电路106被配置为产生抵消输入电流IB1的补偿电流IB2，从而改善LDO调节器100的噪声性能。在一些示例中，补偿电流IB2与输入电流IB1相同。在一些示例中，补偿电流IB2在大多数(或所有)条件下(例如，不同的温度、启动期间等)与输入电流IB1相同。在一些示例中，输入电流IB1未被消除，但是被补偿电流IB2抵消。
LDO调节器100被配置为从电源电压VC生成并维持输出电压VOUT。LDO调节器100还包括被配置为生成参考电压VREF的参考电压生成器102、预充电缓冲器104和噪声滤波器108。参考电压VREF可以等于输出电压VOUT。例如，参考电压VREF的电平确定输出电压VOUT的电平。
预充电缓冲器104可以是电压跟随器，其具有被配置为从参考电压生成器102接收参考电压VREF的第一输入以及连接到补偿电路106的第二输入，补偿电路106接收预充电缓冲器104的输出。在一些示例中，第二输入(即，连接到补偿电路106)是预充电缓冲器104的反相输入。预充电缓冲器104的输出经由补偿电路106连接到预充电缓冲器104的第二输入。例如，预充电缓冲器104的输出连接到节点103，并且补偿电路106设置在节点103和预充电缓冲器的第二输入之间的电路路径内。
噪声滤波器108连接在预充电缓冲器104和输出级114之间。例如，噪声滤波器108连接到节点103和晶体管112并且设置在节点103和晶体管112之间，晶体管112被配置为输出级114的输入。噪声滤波器108可以减小或去除来自参考电压VREF的噪声。噪声滤波器108可以包括电阻器(RF1)110和电容器113。
晶体管112被配置为输出级114的输入。在一些示例中，晶体管112是BJT。在一些示例中，晶体管112是NPN BJT。在一些示例中，晶体管112的基极连接到噪声滤波器108的输出，并且晶体管112的集电极连接到输出级114。在一些示例中，输出级114包括放大器或缓冲器和/或一个或多个晶体管(例如，MOSFET、FET等)。
晶体管112的输入电流IB1流过噪声滤波器108的电阻器(RF1)110。噪声滤波器108的电阻器(RF1)110两端的DC电压降(例如，在节点103和节点105a之间)可能影响参考电压VREF，并因此影响LDO调节器100的输出电压VOUT。例如，节点105处的电压应该是参考电压VREF。然而，电阻器(RF1)110两端的电压降可能不利地影响LDO调节器100的性能，因为节点105处的电压可能与参考电压VREF不同。在一些传统方法中，LDO调节器100可能尝试消除晶体管112的输入电流IB1，但是，在这些传统方法中，对于接近电源电压的电压VREF，输出电压VOUT可以从参考电压VREF变化，从而影响LDO调节器100的性能。
然而，补偿电路106被配置为通过在预充电缓冲器104的反馈回路上建立抵消电阻器(RF1)110两端的电压降的相等的电压降来抵消噪声滤波器108的电阻器(RF1)110两端的电压降。例如，补偿电路106可以包括电阻器(RF2)107。电阻器(RF2)107的值可以与电阻器(RF1)110的值相同。补偿电路106被配置为建立电流IB2(与电流IB1匹配)，电流IB2在预充电缓冲器104的反馈路径上提供相等的电压降，以便补偿噪声滤波器108的电阻器(RF1)110两端的电压降。例如，补偿电路106被配置为提供抵消电压降IB1*RF1的电压降IB2*RF2，以便在晶体管112的基极或节点105提供参考电压VREF。
图2A和图2B说明了根据另一个方面的LDO调节器200。图2B说明了图2A的LDO调节器200的简化视图。LDO调节器200可以是图1的LDO调节器100的示例，并且可以包括参考图1描述的任何特征。LDO调节器200包括电压参考生成器202、预充电缓冲器204和具有电压放大器244和晶体管246的输出级214。晶体管246可以是P沟道晶体管。电压参考生成器202可以是图1的参考电压生成器102的示例。预充电缓冲器204可以是图1的预充电缓冲器104的示例。输出级214可以是图1的输出级114的示例。
LDO调节器200包括被配置为输出级214的输入的晶体管212。晶体管212可以是图1的晶体管112的示例。在一些示例中，晶体管212是BJT。在一些示例中，晶体管212是NPNBJT。LDO调节器200包括电阻器210和电容器213，它们共同地限定噪声滤波器(例如，图1的噪声滤波器108)。
LDO调节器200包括电阻器207、晶体管226、晶体管228、电流镜255、电阻器220和电阻器222，它们共同地限定补偿电路(例如，图1的补偿电路106)。电流镜255包括晶体管254、晶体管256、晶体管258、晶体管260、晶体管262和晶体管264。在一些示例中，晶体管226是NPN BJT。在一些示例中，晶体管228是NPN BJT。电阻器207可以是图1的电阻器107的示例。在一些示例中，晶体管226是NPN BJT。在一些示例中，晶体管228是NPN BJT。
LDO调节器200包括预充电定时器211，该预充电定时器211被配置为响应于信号ENABLE控制第一开关230和第二开关232的断开和闭合。例如，在第一时段期间，第一开关230和第二开关232闭合，并且在第二时段期间，第一开关230和第二开关232断开，从而使电阻器207和电阻器210短路。
晶体管212的基极电流IB1未被消除，但其影响由流过电阻器207的相同值电流(例如，IB2)(例如，RF2＝RF1)补偿，该电阻器207连接到预充电缓冲器204的输入。然后，在输出级214的输入(例如，在晶体管212的基极处)上提供正确的电压(VOUT＝VREF)。补偿电流IB2被建立为晶体管228的基极电流(即，与晶体管212相同)，具有与晶体管262和晶体管264的电流相同的由晶体管254和晶体管256提供的相同电流。即使电源电压VC非常接近VREF＝VOUT，也可以正确地施加补偿。
电压参考生成器202和预充电缓冲器204连接到电源电压VC和地GND。预充电缓冲器204包括连接到电压参考生成器202并被配置成从电压参考生成器202接收参考电压VREF的第一输入，以及被配置为接收作为参考电压VREF的反馈电压的第二输入。参考电压VREF可以等于预充电缓冲器204的第一输入和第二输入处的输出电压VOUT。在一些示例中，预充电缓冲器204的第二输入连接到晶体管的基极和电阻器207的第一端子。电阻器207的第二端子连接到节点203。节点203可以是图1的节点103的示例。
预充电缓冲器204的输出连接到晶体管225的栅极。在一些示例中，晶体管225是P沟道晶体管。晶体管225的源极连接到电源电压VC，并且晶体管225的漏极连接到节点203。电阻器210具有连接到节点203的第一端子和连接到节点205的第二端子。节点205可以是图1的节点105的示例。电容器213具有连接到节点205的第一端子和连接到地GND的第二端子。电阻器210和电容器213可以被称为对参考电压VREF的噪声进行滤波的RC滤波器。
晶体管212和晶体管252可以用作输出级214的输入或用作电压放大器244的第一和第二输入的输入。在一些示例中，晶体管252是NPN BJT。晶体管212的基极连接到节点205。晶体管212的集电极连接到电压放大器244的第一输入和电阻器240的第一端子。电阻器240的第二端子连接到电源电压VC。晶体管212的发射极连接到晶体管252的发射极，并且晶体管212和晶体管252的发射极连接到电流镜255，使得补偿电流IB2可以具有与输入电流IB1相同的值。晶体管252的集电极连接到电压放大器244的第二输入和电阻器242的第一端子，并且晶体管252的基极连接到输出电压VOUT，例如晶体管246的漏极。电阻器242的第二端子连接到电源电压VC。电压放大器244的输出连接到晶体管246的栅极。晶体管246的源极连接到电源电压VC。晶体管246的漏极可以连接到晶体管266的漏极。在一些示例中，晶体管266是N沟道晶体管。晶体管266的栅极连接到电流镜255，并且晶体管266的源极连接到地GND。
如本文所讨论的，晶体管212的基极的输入电流IB1导致电阻器210两端的电压降，这可以导致电压参考VREF不等于节点205处的输出电压VOUT。然而，LDO调节器200通过提供补偿电流IB2来补偿输入电流IB1，补偿电流IB2导致电阻器207两端的电压降。由于补偿电流IB2等于输入电流IB1并且值RF1和RF2相同，所以电阻器207两端的电压降与电阻器210两端的电压降相同，从而在节点205上提供VREF＝VOUT。
例如，电阻器220、电阻器222、晶体管226和晶体管228可以对应于在输出级214的输入侧的电阻器240、电阻器242、晶体管212和晶体管252的类似布置。换句话说，为了在晶体管228的基极的输入处提供与输入电流IB1相同的电流，以与在输出级214的输入侧处的电阻器240、电阻器242、晶体管212和晶体管252类似的布置来布置电阻器220、电阻器222、晶体管226和晶体管228。
例如，晶体管226的发射极连接到晶体管228的发射极，并且晶体管226和晶体管228的发射极连接到电流镜255。晶体管226的集电极连接到电阻器220的第一端子，并且晶体管226的基极连接到晶体管252的基极。电阻器220的第二端子连接到电源电压VC。晶体管228的集电极连接到电阻器222的第一端子。电阻器222的第二端子连接到电源电压VC。晶体管228的基极连接到电阻器207的第一端子，并且晶体管228的基极连接到预充电缓冲器204的第二输入。电阻器207的第二端子连接到节点203。与晶体管212和晶体管252匹配的晶体管226和晶体管228的差分布置可以在任何条件下确保晶体管228和晶体管212的相同基极电流。
LDO调节器200还包括晶体管224、晶体管236和晶体管238以及晶体管248。在一些示例中，晶体管224、晶体管236和晶体管238是P沟道晶体管。在一些示例中，晶体管248是NPN BJT。晶体管224的源极连接到电源电压VC，并且晶体管224的漏极连接到电阻器207的第一端子。晶体管224的漏极被配置为提供大于输入电流IB1(和IB2，因为IB2等于IB1)的补偿电流。晶体管224、晶体管236和晶体管238以电流镜布置连接。晶体管236的源极连接到电源电压VC，并且晶体管236的漏极连接到节点205。晶体管236的漏极被配置为提供大于输入电流IB1(和IB2，因为IB2等于IB1)的补偿电流。晶体管238的源极连接到电源电压VC，并且晶体管238的漏极连接到晶体管248的基极。晶体管248的基极连接到晶体管238，并且晶体管248的基极被配置为接收等于输入电流IB1的电流。晶体管248的集电极连接到电源电压VC，并且晶体管248的发射极连接到电流镜255。
注意，晶体管225的漏极上的电压(例如，在节点203处)可以是与VREF＝VOUT相比更高的IB1*RF1，如果使用低β晶体管，这可能是一个问题，并且IB1*RF1电压降可能对LDO调节器200的性能造成负面影响(例如，IB1*RF1可能高于压差)。然而，补偿电流(晶体管236和晶体管224的漏极电流)是从晶体管248的基极电流得出的(其电流与晶体管228和晶体管212的基极电流相同)。补偿电流可以高于IB1。然后，晶体管225的漏极上的电压低于VREF＝VOUT。这不是问题，因为在晶体管225的漏极和地GND之间有足够的空间。在一些示例中，不需要晶体管224和晶体管236的漏极电流与晶体管238的漏极电流相同。然而，晶体管224的漏极电流等于晶体管236的漏极电流，其通过将晶体管236与晶体管224匹配来维持，并且通过晶体管224和晶体管236的漏极上的相同条件(电压)来维持。
图3说明了描绘根据一个方面的蒙特卡罗仿真的温度扫描的结果的图示300。图示300描绘了预充电缓冲器204的输入上的电压与晶体管212的基极上的电压的比率相对于增大的温度的改变，这示出了预充电缓冲器204的输入上的电压与晶体管212的基极上的电压之间的不匹配相对较小。图4说明了描绘根据一个方面的LDO调节器200的噪声谱的图示400。如图4中所示，LDO调节器200的噪声响应相对较低。
图5说明了描绘根据一个方面的LDO调节器的示例操作的流程图500。尽管图5的流程图500说明了以依次顺序进行的操作，但是应当理解，这仅仅是一个示例，并且可以包括附加或替换操作。此外，图5的操作和相关操作可以以与所示顺序不同的顺序执行，或者以并行或重叠的方式执行。图5的操作可以由本文讨论的任何LDO调节器执行。
操作502包括使用连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器对来自参考电压的噪声进行滤波，其中噪声滤波器具有第一电阻器，并且预充电缓冲器的输入连接到晶体管。
操作504包括由具有第二电阻器的补偿电路提供补偿电流以在第二电阻器两端产生第一电压降，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降。
操作506包括根据参考电压生成输出电压。
应当理解，在前面的描述中，当元件被称为连接到、电连接到、耦合到或电耦合到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在一个或多个中间元件。相反，当一个元件被称为直接或直接耦合到另一个元件时，没有中间元件。尽管在整个详细描述中可能未使用直接连接到或直接耦合到的术语，但是示出为直接连接或直接耦合的元件可以这样的。如果有的话，可以修改本申请的权利要求以叙述说明书中描述的或附图中示出的示例性关系。这里描述的各种技术的实施方式可以在(例如，包括在)数字电子电路***中实现，或者在计算机硬件、固件、软件或它们的组合中实现。方法的各部分也可以由专用逻辑电路***执行，并且装置可以实现为专用逻辑电路***，例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)。
可以使用各种半导体处理和/或封装技术来实现一些实施方式。一些实施方式可以使用与半导体衬底相关联的各种类型的半导体处理技术来实现，半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等等。
根据一个方面，低压差(LDO)调节器包括预充电缓冲器、输出级和连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器。噪声滤波器包括第一电阻器。LDO调节器包括被配置为输出级的输入的晶体管，以及连接到预充电缓冲器的输入的补偿电路。补偿电路包括第二电阻器。补偿电路被配置为提供补偿电流，该补偿电流在第二电阻器两端产生第一电压降，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降。
根据一些方面，补偿电流与晶体管的输入电流相同，并且第二电阻器具有与第一电阻器的电阻器值相同的电阻器值。晶体管是双极结型晶体管(BJT)，并且预充电缓冲器的输入是第一输入，并且预充电缓冲器包括被配置为接收参考电压的第二输入。补偿电路包括连接到第二电阻器的晶体管，并且补偿电流是补偿电路的晶体管的输入电流。
根据一个方面，LDO调节器包括：电压参考生成器，被配置为生成参考电压；预充电缓冲器，具有第一输入和第二输入，并且第一输入被配置为接收参考电压；输出级；连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器，其中噪声滤波器包括第一电阻器和电容器；晶体管，被配置为输出级的输入；以及连接到预充电缓冲器的第二输入的补偿电路。补偿电路包括第二电阻器。补偿电路被配置为提供补偿电流，该补偿电流在第二电阻器两端产生第一电压降，其中第一电压降抵消由晶体管的输入电流在第一电阻器两端产生的第二电压降，并且输出级被配置为生成与参考电压基本相同的输出电压。
根据一些方面，补偿电路包括晶体管和电流镜，并且电流镜被配置为对晶体管的输入电流镜像并提供镜像输入电流作为补偿电路的晶体管的输入电流，并且补偿电路的晶体管的输入电流是补偿电流。输出级包括电压放大器和晶体管，以及LDO调节器还包括连接到第一电阻器的第一开关、连接到第二电阻器的第二开关、以及预充电定时器，该预充电定时器被配置为响应于启用信号控制第一开关和第二开关的断开和闭合。第一电压降与第二电压降相同。LDO调节器包括连接到预充电缓冲器的输出的晶体管，并且该晶体管连接到设置在第一电阻器和第二电阻器之间的节点。
根据一个方面，一种改善低压差(LDO)调节器的性能的方法包括：使用连接在LDO调节器的预充电缓冲器和输出级之间的噪声滤波器来对来自参考电压的噪声进行滤波，其中噪声滤波器具有第一电阻器，并且预充电缓冲器的输入连接到晶体管；由具有第二电阻器的补偿电路提供补偿电流以在第二电阻器两端产生第一电压降，其中第一电压降抵消由晶体管的输入电流在第一电阻器两点产生的第二电压降，并根据参考电压生成输出电压。
虽然已经如本文所述说明了所描述的实施方式的某些特征，但是本领域技术人员现在将想到许多修改、替代、改变和等同物。因此，应该理解，所附权利要求旨在覆盖落入实施例范围内的所有这些修改和改变。应当理解，它们仅作为示例而非限制来呈现，并且可以进行形式和细节上的各种改变。除了互斥组合之外，本文描述的装置和/或方法的任何部分可以以任何组合进行组合。这里描述的实施例可以包括所描述的不同实施例的功能、组件和/或特征的各种组合和/或子组合。

Claims (10)

1.一种低压差LDO调节器，包括：
预充电缓冲器；
输出级；
噪声滤波器，连接在所述LDO调节器的所述预充电缓冲器和所述输出级之间，所述噪声滤波器包括第一电阻器；
晶体管，被配置为所述输出级的输入；和
补偿电路，连接到所述预充电缓冲器的输入，所述补偿电路包括第二电阻器，所述补偿电路被配置为提供在所述第二电阻器两端产生第一电压降的补偿电流，所述第一电压降抵消由所述晶体管的输入电流在所述第一电阻器两端产生的第二电压降。
2.根据权利要求1所述的LDO调节器，其中所述补偿电流与所述晶体管的所述输入电流相同，并且所述第二电阻器具有与所述第一电阻器的电阻器值相同的电阻器值。
3.根据权利要求1所述的LDO调节器，其中所述晶体管是双极结型晶体管BJT，并且所述预充电缓冲器的输入是第一输入，所述预充电缓冲器包括被配置为接收参考电压的第二输入。
4.根据权利要求1所述的LDO调节器，其中所述补偿电路包括连接到所述第二电阻器的晶体管，其中所述补偿电流是所述补偿电路的该晶体管的输入电流。
5.一种低压差LDO调节器，包括：
电压参考生成器，被配置为生成参考电压；
预充电缓冲器，具有第一输入和第二输入，所述第一输入被配置为接收所述参考电压；
输出级；
噪声滤波器，连接在所述LDO调节器的所述预充电缓冲器和所述输出级之间，所述噪声滤波器包括第一电阻器和电容器；
晶体管，被配置为所述输出级的输入；和
补偿电路，连接到所述预充电缓冲器的所述第二输入，所述补偿电路包括第二电阻器，所述补偿电路被配置为提供在所述第二电阻器两端产生第一电压降的补偿电流，所述第一电压降抵消由所述晶体管的输入电流在所述第一电阻器两端产生的第二电压降，
所述输出级被配置为生成与所述参考电压基本相同的输出电压。
6.根据权利要求5所述的LDO调节器，其中所述补偿电路包括晶体管和电流镜，所述电流镜被配置为将所述晶体管的所述输入电流镜像并提供镜像输入电流作为所述补偿电路的晶体管的输入电流，所述补偿电路的晶体管的输入电流是所述补偿电流。
7.根据权利要求5所述的LDO调节器，其中所述输出级包括电压放大器和晶体管，并且所述LDO调节器还包括：
第一开关，连接到所述第一电阻器；
第二开关，连接到所述第二电阻器；和
预充电定时器，被配置为响应于启用信号控制所述第一开关和所述第二开关的断开和闭合。
8.根据权利要求5所述的LDO调节器，其中所述第一电压降与所述第二电压降相同。
9.根据权利要求5所述的LDO调节器，还包括：
晶体管，连接到所述预充电缓冲器的输出，该晶体管连接到设置在所述第一电阻器和所述第二电阻器之间的节点。
10.一种改善低压差LDO调节器的性能的方法，该方法包括：
使用连接在所述LDO调节器的预充电缓冲器和输出级之间的噪声滤波器对来自参考电压的噪声进行滤波，所述噪声滤波器具有第一电阻器，所述预充电缓冲器的输入连接到晶体管；
由具有第二电阻器的补偿电路提供补偿电流以在所述第二电阻器两端产生第一电压降，所述第一电压降抵消由所述晶体管的输入电流在所述第一电阻器两端产生的第二电压降；和
根据所述参考电压生成输出电压。
CN201811538595.0A 2018-06-01 2018-12-17 Ldo输出级的输入电流的补偿 Active CN110554730B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/995,441 US10185344B1 (en) 2018-06-01 2018-06-01 Compensation of input current of LDO output stage
US15/995,441 2018-06-01

Publications (2)

Publication Number Publication Date
CN110554730A CN110554730A (zh) 2019-12-10
CN110554730B true CN110554730B (zh) 2021-02-23

Family

ID=65011479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811538595.0A Active CN110554730B (zh) 2018-06-01 2018-12-17 Ldo输出级的输入电流的补偿

Country Status (3)

Country Link
US (1) US10185344B1 (zh)
CN (1) CN110554730B (zh)
DE (1) DE102018009813A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11960311B2 (en) * 2020-07-28 2024-04-16 Medtronic Minimed, Inc. Linear voltage regulator with isolated supply current
TWI831244B (zh) * 2022-06-15 2024-02-01 瑞昱半導體股份有限公司 低壓差穩壓器及其運作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
DE102010006865A1 (de) * 2010-02-04 2011-08-04 Austriamicrosystems Ag Stromquelle, Stromquellenanordnung und deren Verwendung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664577A1 (fr) 1990-07-11 1992-01-17 Lys Ondulys Cartonneries Dispositif a orienter des charges sur convoyeur lineaire et palettiseur presentant un tel convoyeur.
US7218082B2 (en) 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US7956679B2 (en) * 2009-07-29 2011-06-07 Freescale Semiconductor, Inc. Differential amplifier with offset voltage trimming
US8179108B2 (en) * 2009-08-02 2012-05-15 Freescale Semiconductor, Inc. Regulator having phase compensation circuit
US9468048B2 (en) 2011-05-23 2016-10-11 Fairchild Korea Semiconductor Ltd. Input current regulator, driving method thereof, and disable circuit thereof
US20150365084A1 (en) * 2014-06-13 2015-12-17 Infineon Technologies Austria Ag Circuits and methods for operating a circuit
US9563223B2 (en) 2015-05-19 2017-02-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-voltage current mirror circuit and method
CN104950974B (zh) * 2015-06-30 2017-05-31 华为技术有限公司 低压差线性稳压器与增加其稳定性的方法及锁相环
CN106557106B (zh) * 2015-09-30 2018-06-26 意法半导体(中国)投资有限公司 用于调节器电路的补偿网络
US9742270B2 (en) * 2015-12-31 2017-08-22 Stmicroelectronics Design And Application S.R.O. Voltage regulator circuits, systems and methods for having improved supply to voltage rejection (SVR)
JP6661496B2 (ja) * 2016-09-08 2020-03-11 株式会社東芝 電源回路
CN107102680A (zh) * 2017-07-04 2017-08-29 何金昌 一种低噪声低压差线性稳压器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
DE102010006865A1 (de) * 2010-02-04 2011-08-04 Austriamicrosystems Ag Stromquelle, Stromquellenanordnung und deren Verwendung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Low noise LDO architecture with consideration for low voltage operation;Juri Mihhailov;;《2014 14th Biennial Baltic Electronic Conference (BEC)》;20151105;第41-44页 *

Also Published As

Publication number Publication date
CN110554730A (zh) 2019-12-10
DE102018009813A1 (de) 2019-12-05
US10185344B1 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
Hong et al. High-gain wide-bandwidth capacitor-less low-dropout regulator (LDO) for mobile applications utilizing frequency response of multiple feedback loops
NL1029691C2 (nl) Spanningsgestuurde oscillatoren met een bestuurd werkingsgebied en samenhangende instelschakelingen en werkwijzen.
US9577508B2 (en) NMOS LDO PSRR improvement using power supply noise cancellation
Redman-White A high bandwidth constant g/sub m/and slew-rate rail-to-rail CMOS input circuit and its application to analog cells for low voltage VLSI systems
US7471111B2 (en) Slew-rate controlled pad driver in digital CMOS process using parasitic device cap
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
WO2021104134A1 (en) Voltage regulator, image sensor and method
US9553548B2 (en) Low drop out voltage regulator and method therefor
US7248117B1 (en) Frequency compensation architecture for stable high frequency operation
US20060125463A1 (en) Voltage-controlled current source
JP2007129724A (ja) 温度補償低電圧基準回路
CN110554730B (zh) Ldo输出级的输入电流的补偿
KR20120090813A (ko) 볼티지 레귤레이터
US6891433B2 (en) Low voltage high gain amplifier circuits
US6288613B1 (en) Bias circuits for depletion mode field effect transistors
US9952617B1 (en) Reference current circuit architecture
US10095260B2 (en) Start-up circuit arranged to initialize a circuit portion
US6933708B2 (en) Voltage regulator with reduced open-loop static gain
US11604490B1 (en) Low frequency power supply spur reduction in clock signals
EP2789097B1 (en) Feedforward active decoupling
US5864230A (en) Variation-compensated bias current generator
US10359796B1 (en) Buffer circuit for enhancing bandwidth of voltage regulator and voltage regulator using the same
GB2475624A (en) Compensating for leakage current in a current mirror
US6177827B1 (en) Current mirror circuit and charge pump circuit
KR101102970B1 (ko) 레귤레이터 앰프 및 레귤레이터 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant