TWI831244B - 低壓差穩壓器及其運作方法 - Google Patents

低壓差穩壓器及其運作方法 Download PDF

Info

Publication number
TWI831244B
TWI831244B TW111122303A TW111122303A TWI831244B TW I831244 B TWI831244 B TW I831244B TW 111122303 A TW111122303 A TW 111122303A TW 111122303 A TW111122303 A TW 111122303A TW I831244 B TWI831244 B TW I831244B
Authority
TW
Taiwan
Prior art keywords
voltage
node
transistor
circuit
coupled
Prior art date
Application number
TW111122303A
Other languages
English (en)
Other versions
TW202401196A (zh
Inventor
馮翼
高學譽
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111122303A priority Critical patent/TWI831244B/zh
Priority to US18/317,107 priority patent/US20230409065A1/en
Publication of TW202401196A publication Critical patent/TW202401196A/zh
Application granted granted Critical
Publication of TWI831244B publication Critical patent/TWI831244B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一種低壓差穩壓器包含一放大電路、一緩衝電路、一控制電路、一功率開關以及一回授電路。放大電路用以基於一輸入電壓運作，且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓。緩衝電路用以依據第一電壓於一第二節點產生一第二電壓。控制電路用以與緩衝電路形成一雜訊消除器且雜訊消除器耦接於第一節點、第二節點與一電壓端之間。功率開關用以依據輸入電壓以及第二電壓產生一輸出電壓。回授電路用以依據輸出電壓產生回授電壓。

Description

低壓差穩壓器及其運作方法
本揭示有關於與低壓差穩壓器(low-dropout regulator，LDO)相關的技術。特別關於一種可改善電源電壓抑制比(power supply rejection ratio，PSRR)的低壓差穩壓器及其運作方法。
隨著科技的發展，各式積體電路已被發展出來。然而，許多積體電路的效能仍有改善的空間。
舉例而言，在一些相關技術中，為了改善低壓差穩壓器的電源電壓抑制比，需於低壓差穩壓器中加入穩壓電容。然而，穩壓電容將會耗費大量面積。另外，在一些相關技術中，則是利用額外的電路進行補償。然而，額外的電路會造成系統的整體功耗上升，甚至導致閂鎖(latch-up)問題發生。
本揭示之一些實施方式是關於一種低壓差穩壓器。低壓差穩壓器包含一放大電路、一緩衝電路、一控制電路、一功率開關以及一回授電路。放大電路用以基於一輸入電壓運作，且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓。緩衝電路用以依據第一電壓於一第二節點產生一第二電壓。控制電路用以與緩衝電路形成一雜訊消除器且雜訊消除器耦接於第一節點、第二節點與一電壓端之間。功率開關用以依據輸入電壓以及第二電壓產生一輸出電壓。回授電路用以依據輸出電壓產生回授電壓。
本揭示之一些實施方式是關於一種低壓差穩壓器。低壓差穩壓器包含一放大電路、一緩衝電路、一雜訊消除電路、一功率開關以及一回授電路。放大電路用以基於一輸入電壓運作，且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓。緩衝電路用以依據第一電壓於一第二節點產生一第二電壓。雜訊消除電路耦接於第一節點、第二節點與一電壓端之間。功率開關用以依據輸入電壓以及第二電壓產生一輸出電壓。回授電路用以依據輸出電壓產生回授電壓。
本揭示之一些實施方式是關於一種低壓差穩壓器的運作方法。運作方法包含以下操作：藉由一放大電路基於一輸入電壓運作且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓；藉由一緩衝電路依據第一電壓於一第二節點產生一第二電壓；藉由一控制電路控制緩衝電路以控制第二電壓或藉由一雜訊消除電路控制第二電壓；藉由一功率開關依據輸入電壓以及第二電壓產生一輸出電壓；以及藉由一回授電路依據輸出電壓產生回授電壓。
綜上所述，在本揭示中，藉由在低壓差穩壓器中設置緩衝電路以及形成雜訊消除器(或設置雜訊消除電路)，可改善低壓差穩壓器的電源電壓抑制比。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的低壓差穩壓器100的示意圖。
以第1圖示例而言，低壓差穩壓器100包含放大電路110、緩衝電路120、控制電路130、功率開關140以及回授電路150。
放大電路110基於輸入電壓VIN運作，且依據參考電壓VREF以及回授電壓VFB於節點N1產生電壓V1。以第1圖示例而言，放大電路110可由一類比的錯誤放大器(error amplifier)實現。放大電路110基於輸入電壓VIN且依據參考電壓VREF與回授電壓VFB運作。輸入電壓VIN可例如為3.3伏特，但本揭示不以此為限。放大電路110包含一正輸入端、一負輸入端以及一輸出端。放大電路110的正輸入端接收參考電壓VREF，放大電路110的負輸入端接收來自回授電路150的回授電壓VFB，且放大電路110於其輸出端(即：節點N1)產生電壓V1。
緩衝電路120依據電壓V1於節點N2產生電壓V2。以第1圖示例而言，緩衝電路120可由一超級源級隨耦器(super source follower，SSF)實現。詳細而言，緩衝電路120包含電晶體T1-T4。電晶體T1以及電晶體T4為N型電晶體。電晶體T2以及電晶體T3為P型電晶體。電晶體T1耦接於節點N2與地端GND之間且受位於節點N3的電壓V3控制以導通或截止。電晶體T2耦接於節點N2與節點N3之間(即，耦接於電晶體T3與電晶體T4之間)且受電壓V1控制以導通或截止。電晶體T3的第一端接收輸入電壓VIN，電晶體T3的第二端耦接節點N2，且電晶體T3的控制端受偏壓電壓VB1控制以導通或截止。電晶體T4耦接於節點N3與地端GND之間且受偏壓電壓VB2控制以導通或截止。
控制電路130與緩衝電路120形成雜訊消除器NC。以第1圖示例而言，控制電路130包含電阻R1以及電容C1。電阻R1的第一端耦接節點N1，電阻R1的第二端耦接電容C1的第一端，且電容C1的第二端耦接節點N3。電阻R1、電容C1以及電晶體T1可形成雜訊消除器NC。雜訊消除器NC耦接於節點N1、節點N2與電壓端(第1圖中的電壓端為地端GND且用以接收地電壓)之間。在一些其他的實施例中，當電晶體T1為P型電晶體時，上述電壓端可用以接收一固定的電源電壓。另外，在一些其他的實施例中，電阻R1以及電容C1可改用單一個電容實現。
功率開關140依據輸入電壓VIN以及電壓V2產生輸出電壓VOUT。以第1圖示例而言，功率開關140為N型電晶體，但本揭示不以此為限。功率開關140的第一端接收輸入電壓VIN，功率開關140的控制端接收電壓V2以受電壓V2控制以導通或截止，進而於功率開關140的第二端(即，低壓差穩壓器100的輸出端OUT)產生輸出電壓VOUT。
回授電路150依據輸出電壓VOUT產生回授電壓VFB。以第1圖示例而言，回授電路150包含電阻R3以及電阻R4。電阻R3的第一端耦接輸出端OUT，電阻R3的第二端耦接電阻R4的第一端，且電阻R4的第二端耦接地端GND。電阻R3與電阻R4形成一分壓電路。依據輸出電壓VOUT以及電阻R3與電阻R4的電阻值，回授電壓VFB將會產生於電阻R3與電阻R4之間的節點N4。
此外，第1圖中更繪示出負載電阻RL以及負載電容CL。負載電阻RL以及負載電容CL是由耦接於輸出端OUT的負載所貢獻。
在一些相關技術中，放大電路的輸出電壓會直接傳至功率開關的控制端。然而，在這樣的配置中，放大電路的輸出電壓會直接影響到整個低壓差穩壓器以及放大電路的增益(gain)，甚至發生整個低壓差穩壓器鎖不準的問題。
相較於上述相關技術，本揭示加入緩衝電路120，而緩衝電路120中的電晶體T2可將放大電路110的輸出電壓V1與緩衝電路120的輸出電壓V2分隔開來。換句話說，放大電路110的輸出電壓V1與緩衝電路120的輸出電壓V2可不相等。一般而言，電壓V2會高於電壓V1(例如，電壓V2比電壓V1高一個閘極源極電壓)。在這樣的配置中，整個低壓差穩壓器100以及放大電路110的增益較不易受影響，使得低壓差穩壓器100的輸出電壓VOUT可較穩定地鎖定於目標電壓。
另外，由於加入緩衝電路120的關係，可增加電壓V2的電壓餘裕(voltage headroom)，使得電壓V2與輸出電壓VOUT之間的跨壓較大。如此，當電流相同時，功率開關140的尺寸可較小。當兩電晶體的通道長度相同時，尺寸較小的電晶體代表其通道寬度較小。
然而，在加入緩衝電路120但未加入控制電路130的架構下，假設輸入電壓VIN中存在有其他雜訊且輸入電壓VIN以及雜訊皆為正電壓的情況下，雜訊會使放大電路110的輸出電壓V1增加。當電壓V1增加時，電晶體T2的導通程度會降低。當電晶體T2的導通程度較小時，緩衝電路120的輸出電壓V2將會透過電晶體T3被輸入電壓VIN往上拉。當電壓V2增加時，功率開關140的導通程度會增加，使得輸入電壓VIN中更多的雜訊可透過功率開關140傳至輸出端OUT。這將會使低壓差穩壓器100的電源電壓抑制比變差。
在一些相關技術中，為了改善低壓差穩壓器的電源電壓抑制比，會在低壓差穩壓器中加入穩壓電容。然而，穩壓電容將會耗費大量面積。另外，在一些相關技術中，則是利用額外的補償電路進行補償。然而，額外的補償電路會造成系統的功耗上升，甚至導致閂鎖問題發生。
相較於上述相關技術，本揭示中的雜訊消除器NC可提供雜訊消除路徑。如前所述，若輸入電壓VIN中存在有其他雜訊，雜訊可能會使電壓V1增加。當電壓V1增加時，由於存在雜訊消除器NC的雜訊消除路徑，位於節點N3的電壓V3也會增加。當電壓V3增加時，電晶體T1的導通程度也會增加。當電晶體T1的導通程度變大時，電壓V2將會透過電晶體T1被地端GND往下拉。據此，電壓V2被輸入電壓VIN的雜訊往上拉的力量可被此往下拉的力量抵銷，使得功率開關140的導通程度不會過大。如此，可避免過多的雜訊透過功率開關140傳至輸出端OUT，以改善低壓差穩壓器100的電源電壓抑制比。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的雜訊頻率與電源電壓抑制比的關係圖。
第2圖的橫軸為施加的雜訊的頻率，其單位為赫茲(Hz)，縱軸為低壓差穩壓器的電源電壓抑制比，其單位為分貝(dB)。在第2圖中，電源電壓抑制比為輸出電壓VOUT的變化與輸入電壓VIN的變化的比值的對應分貝值(值越小代表越佳)。
第2圖中的曲線A為一些相關技術中的低壓差穩壓器，而第2圖中的曲線B為本揭示的低壓差穩壓器100。
如第2圖所示，無論在中低頻或高頻，曲線B的電源電壓抑制比皆優於曲線A的電源電壓抑制比。在中低頻的部分，電源電壓抑制比的改善主要是由雜訊消除器NC的雜訊消除路徑所貢獻。在高頻的部分，電源電壓抑制比的改善主要是由緩衝電路120所貢獻。如前所述，緩衝電路120可增加電壓V2的電壓餘裕，使得功率開關140的尺寸可較小，以改善高頻部分的電源電壓抑制比。
一併參考第2圖以及第3圖。第3圖是依照本揭示一些實施例所繪示的第2圖中複數個取樣點的示意圖。
在第3圖中，無論雜訊的頻率為10千赫茲、100千赫茲、1百萬赫茲、2百萬赫茲、80百萬赫茲或160百萬赫茲，曲線B的電源電壓抑制比皆優於曲線A的電源電壓抑制比。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的低壓差穩壓器400的示意圖。
第4圖與第1圖之間的主要差異在於，第4圖的低壓差穩壓器400更包含電阻R2。電阻R2耦接於電晶體T1與地端GND之間。
參考第5圖。第5圖是依照本揭示一些實施例所繪示的低壓差穩壓器100與低壓差穩壓器400的一些訊號的波形圖。
第5圖中的該些曲線C為低壓差穩壓器100的一些訊號，而第5圖中的該些曲線D為低壓差穩壓器400的一些訊號。
第5圖的橫軸為時間，其單位為微秒( s)。第5圖繪示出負載電流IL、輸出電壓VOUT、電壓V1、電壓V2以及電晶體T2的閘極源極跨壓，其中負載電流IL的縱軸單位為毫安培(mA)，而其他的縱軸單位皆為伏特(V)。
以第1圖以及第5圖中的該些曲線C示例而言，當負載電流IL變大時，電壓V1會提高以補償電流，使得輸出電壓VOUT降低。然而，由於電壓V1增加時，電壓V3亦會增加，造成電晶體T1的導通程度變大。當電晶體T1的導通程度變大時，會增加電壓V2被地端GND往下拉的力量，進而抵銷電壓V2的補償能力。
相較於第1圖，第4圖為源極退化(source degeneration)架構。具體而言，第4圖中的電阻R2可用以對電晶體T1進行限流，以使電壓V2不會被地端GND下拉太多(如第5圖中對應於電壓V2的該條曲線D)，以縮短穩定時間(settling time)。
參考第6圖。第6圖是依照本揭示一些實施例所繪示的低壓差穩壓器600的示意圖。
以下針對第6圖低壓差穩壓器600與第1圖低壓差穩壓器100之間的主要差異進行描述。
以第6圖示例而言，緩衝電路620可由一源級隨耦器(source follower)實現。詳細而言，緩衝電路620包含電晶體T5以及電晶體T6。電晶體T5以及電晶體T6為P型電晶體。電晶體T5耦接於節點N2與地端GND之間且受電壓V1控制以導通或截止。電晶體T6的第一端接收輸入電壓VIN，電晶體T6的第二端耦接節點N2，且電晶體T6的控制端受偏壓電壓VB3控制以導通或截止。
另外，低壓差穩壓器600包含雜訊消除電路630。雜訊消除電路630耦接於節點N1、節點N2與電壓端(第6圖中的電壓端為地端GND且用以接收地電壓)之間。在一些其他的實施例中，當電晶體T7為P型電晶體時，上述電壓端可用以接收一固定的電源電壓。以第6圖示例而言，雜訊消除電路630包含電容C2、電阻R5以及電晶體T7。電容C2耦接於節點N1與節點N5之間。電阻R5的第一端接收偏壓電壓VB4，且電阻R5的第二端耦接節點N5。電晶體T7的第一端耦接節點N2，電晶體T7的第二端耦接地端GND，且電晶體T7的控制端受位於節點N5的電壓V5控制以導通或截止。在一些其他的實施例中，電容C2以及電阻R5可改用單一個電容實現。
相似於第1圖，緩衝電路620中的電晶體T5可將放大電路110的輸出電壓V1與緩衝電路620的輸出電壓V2分隔開來。在這樣的配置中，整個低壓差穩壓器600以及放大電路110的增益較不易受影響，使得低壓差穩壓器600的輸出電壓VOUT可較穩定地鎖定於目標電壓。
另外，由於加入緩衝電路620的關係，可增加電壓V2的電壓餘裕，使得功率開關140的尺寸可較小。
再者，雜訊消除電路630可提供雜訊消除路徑。當電壓V1因為輸入電壓VIN中的雜訊而增加時，位於節點N5的電壓V5也會增加。當電壓V5增加時，電晶體T7的導通程度也會增加。當電晶體T7的導通程度變大時，電壓V2將會透過電晶體T7被地端GND往下拉。據此，電壓V2被輸入電壓VIN的雜訊往上拉的力量可被此往下拉的力量抵銷，使得功率開關140的導通程度不會過大。 如此，可避免過多雜訊透過功率開關140傳至輸出端OUT，以改善低壓差穩壓器600的電源電壓抑制比。
參考第7圖。第7圖是依照本揭示一些實施例所繪示的運作方法700的流程圖。
在一些實施例中，運作方法700可應用至第1圖中的低壓差穩壓器100、第4圖中的低壓差穩壓器400或第6圖中的低壓差穩壓器600。為了易於瞭解，以下段落主要將搭配第1圖中的低壓差穩壓器100以及第6圖中的低壓差穩壓器600進行描述。
以第7圖示例而言，運作方法700包含操作S710、操作S720、操作S730、操作S740以及操作S750。
在操作S710中，藉由放大電路110基於輸入電壓VIN運作且依據參考電壓VREF以及回授電壓VFB於節點N1產生電壓V1。在一些實施例中，放大電路110具有一增益，且放大電路110可基於此增益、參考電壓VREF以及回授電壓VFB產生電壓V1。
在操作S720中，藉由緩衝電路120或緩衝電路620依據電壓V1於節點N2產生電壓V2。在第1圖的例子中，緩衝電路120為一超級源級隨耦器且包含四個電晶體T1-T4。在第6圖的例子中，緩衝電路620為一源級隨耦器且包含兩個電晶體T5-T6。
在操作S730中，藉由控制電路130控制緩衝電路120以控制電壓V2或藉由雜訊消除電路630控制電壓V2。在第1圖的例子中(緩衝電路120為超級源級隨耦器)，控制電路130可控制超級源級隨耦器中的電晶體T1以控制位於節點N2的電壓V2。在第6圖的例子中(緩衝電路620為源級隨耦器)，雜訊消除電路630可直接控制位於節點N2的電壓V2。
在操作S740中，藉由功率開關140依據輸入電壓VIN以及電壓V2產生輸出電壓VOUT。以第1圖以及第6圖示例而言，功率開關140的第一端接收輸入電壓VIN，功率開關140的控制端接收電壓V2，且功率開關140的第二端產生輸出電壓VOUT。
在操作S750中，藉由回授電路150依據輸出電壓VOUT產生回授電壓VFB。以第1圖以及第6圖示例而言，回授電壓VFB與輸出電壓VOUT的關係如下列公式(1)： 公式(1) 其中r3為電阻R3的電阻值，且r4為電阻R4的電阻值。
綜上所述，在本揭示中，藉由在低壓差穩壓器中設置緩衝電路以及形成雜訊消除器(或設置雜訊消除電路)，可改善低壓差穩壓器的電源電壓抑制比。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100,400,600:低壓差穩壓器
110:放大電路
120,620:緩衝電路
130:控制電路
140:功率開關
150:回授電路
630:雜訊消除電路
700:運作方法
VIN:輸入電壓
VREF:參考電壓
VFB:回授電壓
V1,V2,V3,V4,V5:電壓
N1,N2,N3,N4,N5:節點
T1,T2,T3,T4,T5,T6,T7:電晶體
GND:地端
VB1,VB2,VB3,VB4:偏壓電壓
NC:雜訊消除器
R1,R2,R3,R4,R5:電阻
C1,C2:電容
VOUT:輸出電壓
OUT:輸出端
RL:負載電阻 CL:負載電容 IL:負載電流 A,B,C,D:曲線 S710,S720,S730,S740,S750:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一低壓差穩壓器的示意圖； 第2圖是依照本揭示一些實施例所繪示的雜訊頻率與電源電壓抑制比的關係圖； 第3圖是依照本揭示一些實施例所繪示的第2圖中複數個取樣點的示意圖； 第4圖是依照本揭示一些實施例所繪示的一低壓差穩壓器的示意圖； 第5圖是依照本揭示一些實施例所繪示的兩低壓差穩壓器的一些訊號的波形圖； 第6圖是依照本揭示一些實施例所繪示的一低壓差穩壓器的示意圖；以及 第7圖是依照本揭示一些實施例所繪示的一運作方法的流程圖。
100:低壓差穩壓器 110:放大電路 120:緩衝電路 130:控制電路 140:功率開關 150:回授電路 VIN:輸入電壓 VREF:參考電壓 VFB:回授電壓 V1,V2,V3:電壓 N1,N2,N3,N4:節點 T1,T2,T3,T4:電晶體 GND:地端 VB1,VB2:偏壓電壓 NC:雜訊消除器 R1,R3,R4:電阻 C1:電容 VOUT:輸出電壓 OUT:輸出端 RL:負載電阻 CL:負載電容 IL:負載電流

Claims (10)

  1. 一種低壓差穩壓器，包含：一放大電路，用以基於一輸入電壓運作，且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓；一緩衝電路，用以依據該第一電壓於一第二節點產生一第二電壓；一控制電路，用以與該緩衝電路形成一雜訊消除器且該雜訊消除器耦接於該第一節點、該第二節點與一電壓端之間；一功率開關，用以依據該輸入電壓以及該第二電壓產生一輸出電壓；以及一回授電路，用以依據該輸出電壓產生該回授電壓，其中該緩衝電路包含一第一電晶體且該控制電路包含一電容，其中該電容以及該第一電晶體形成該雜訊消除器。
  2. 如請求項1所述的低壓差穩壓器，其中該電容耦接於該第一節點與一第三節點之間，其中該第一電晶體耦接於該第二節點與該電壓端之間且受位於該第三節點的一第三電壓控制。
  3. 如請求項2所述的低壓差穩壓器，其中該控制電路更包含：一第一電阻，耦接於該第一節點與該電容之間， 其中該第一電阻、該電容以及該第一電晶體形成該雜訊消除器。
  4. 如請求項3所述的低壓差穩壓器，其中該緩衝電路包含：一第二電晶體，耦接於該第二節點與該第三節點之間且受該第一電壓控制。
  5. 如請求項4所述的低壓差穩壓器，其中該緩衝電路更包含：一第三電晶體，用以接收該輸入電壓且受一第一偏壓電壓控制；以及一第四電晶體，耦接該電壓端且受一第二偏壓電壓控制，其中該第二電晶體耦接於該第三電晶體與該第四電晶體之間。
  6. 如請求項3所述的低壓差穩壓器，更包含：一第二電阻，耦接於該第一電晶體與該電壓端之間。
  7. 一種低壓差穩壓器，包含：一放大電路，用以基於一輸入電壓運作，且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓；一緩衝電路，用以依據該第一電壓於一第二節點產生 一第二電壓；一雜訊消除電路，耦接於該第一節點、該第二節點與一電壓端之間；一功率開關，用以依據該輸入電壓以及該第二電壓產生一輸出電壓；以及一回授電路，用以依據該輸出電壓產生該回授電壓，其中該雜訊消除電路包含：一電容，耦接於該第一節點與一第三節點之間；以及一第一電晶體，耦接於該第二節點、該第三節點與該電壓端之間。
  8. 如請求項7所述的低壓差穩壓器，其中該雜訊消除電路更包含：一電阻，用以接收一第一偏壓電壓且耦接該第三節點。
  9. 如請求項8所述的低壓差穩壓器，其中該緩衝電路包含：一第二電晶體，耦接於該第二節點與該電壓端之間且受該第一電壓控制；以及一第三電晶體，用以接收該輸入電壓，耦接該第二節點且受一第二偏壓電壓控制。
  10. 一種低壓差穩壓器的運作方法，包含：藉由一放大電路基於一輸入電壓運作且依據一參考電壓以及一回授電壓於一第一節點產生一第一電壓；藉由一緩衝電路依據該第一電壓於一第二節點產生一第二電壓；藉由一控制電路中的一第一電容控制該緩衝電路中的一第一電晶體以控制該第二電壓或藉由一雜訊消除電路中的一第二電容以及一第二電晶體控制該第二電壓；藉由一功率開關依據該輸入電壓以及該第二電壓產生一輸出電壓；以及藉由一回授電路依據該輸出電壓產生該回授電壓。
TW111122303A 2022-06-15 2022-06-15 低壓差穩壓器及其運作方法 TWI831244B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111122303A TWI831244B (zh) 2022-06-15 2022-06-15 低壓差穩壓器及其運作方法
US18/317,107 US20230409065A1 (en) 2022-06-15 2023-05-15 Low-dropout regulator and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111122303A TWI831244B (zh) 2022-06-15 2022-06-15 低壓差穩壓器及其運作方法

Publications (2)

Publication Number Publication Date
TW202401196A TW202401196A (zh) 2024-01-01
TWI831244B true TWI831244B (zh) 2024-02-01

Family

ID=89169779

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122303A TWI831244B (zh) 2022-06-15 2022-06-15 低壓差穩壓器及其運作方法

Country Status (2)

Country Link
US (1) US20230409065A1 (zh)
TW (1) TWI831244B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919954B1 (en) * 2006-10-12 2011-04-05 National Semiconductor Corporation LDO with output noise filter
TW201818181A (zh) * 2016-11-03 2018-05-16 聯發科技股份有限公司 用於產生輸出調節電壓的低壓差穩壓器
US10185344B1 (en) * 2018-06-01 2019-01-22 Semiconductor Components Industries, Llc Compensation of input current of LDO output stage
TW201937330A (zh) * 2018-02-27 2019-09-16 聯發科技股份有限公司 低壓差穩壓器及其系統
US20210021270A1 (en) * 2017-01-10 2021-01-21 Southern University Of Science And Technology Low dropout linear voltage regulator
TW202139576A (zh) * 2020-04-03 2021-10-16 大陸商無錫拍字節科技有限公司 具有快速回饋和優化頻率回應的數位低壓差穩壓器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919954B1 (en) * 2006-10-12 2011-04-05 National Semiconductor Corporation LDO with output noise filter
TW201818181A (zh) * 2016-11-03 2018-05-16 聯發科技股份有限公司 用於產生輸出調節電壓的低壓差穩壓器
US20210021270A1 (en) * 2017-01-10 2021-01-21 Southern University Of Science And Technology Low dropout linear voltage regulator
TW201937330A (zh) * 2018-02-27 2019-09-16 聯發科技股份有限公司 低壓差穩壓器及其系統
US10185344B1 (en) * 2018-06-01 2019-01-22 Semiconductor Components Industries, Llc Compensation of input current of LDO output stage
TW202139576A (zh) * 2020-04-03 2021-10-16 大陸商無錫拍字節科技有限公司 具有快速回饋和優化頻率回應的數位低壓差穩壓器

Also Published As

Publication number Publication date
TW202401196A (zh) 2024-01-01
US20230409065A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US20200201374A1 (en) Pmos-output ldo with full spectrum psr
TWI460982B (zh) 高頻寬電源供應抑制比電源供應調節器
CN102830742B (zh) 一种低压差线性稳压器
JP6540976B2 (ja) 低ドロップアウト電圧レギュレータ装置
KR101238173B1 (ko) 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터
JP2019205333A (ja) Ｄｃーｄｃコンバータチップに適用する快速過渡応答回路
KR20060085166A (ko) 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술
KR20140089814A (ko) 저전압 강하 레귤레이터
CN111273724B (zh) 一种稳定性补偿的线性稳压器及其设计方法
CN104679088A (zh) 一种低压差线性稳压器及其频率补偿电路
US7135912B2 (en) Methods and systems for decoupling the stabilization of two loops
US20210318703A1 (en) Low dropout voltage regulator
CN111190453A (zh) 高电源抑制比基准电路
CN104090619A (zh) 高工作稳定性的数模混合电路基准源
US9069368B2 (en) Light load stability circuitry for LDO regulator
CN104076861A (zh) 改良型数模混合电路的带隙基准源
CN103631299A (zh) 一种恒定压差、可变输出电压低压差线性稳压器
US20050242791A1 (en) High-speed, dual-loop push-pull voltage regulator
CN108227815B (zh) 应用于低电压输出的自适应动态偏置ldo电路
TWI751826B (zh) 低壓差穩壓器
CN110825157B (zh) 基于重载补偿的低压差线性稳压器
TWI831244B (zh) 低壓差穩壓器及其運作方法
CN117389371A (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
CN104090620A (zh) 高带宽的数模混合电路基准源
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器