CN110518057A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN110518057A
CN110518057A CN201910777193.4A CN201910777193A CN110518057A CN 110518057 A CN110518057 A CN 110518057A CN 201910777193 A CN201910777193 A CN 201910777193A CN 110518057 A CN110518057 A CN 110518057A
Authority
CN
China
Prior art keywords
ion
ldd
implanting
gradient
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777193.4A
Other languages
English (en)
Inventor
白文琦
王世铭
黄志森
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910777193.4A priority Critical patent/CN110518057A/zh
Publication of CN110518057A publication Critical patent/CN110518057A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体器件及其制备方法，该半导体器件包括：衬底，该衬底包括源极区、漏极区、第一轻掺杂漏极LDD区、第二LDD区、第一梯度LDD区以及第二梯度LDD区；栅氧化层，该栅氧化层位于衬底中的沟道上，沟道位于源极区和漏极区之间；栅极，该栅极位于栅氧化层上；其中，第一梯度LDD区和第二梯度LDD区通过向衬底进行梯度LDD离子注入形成。本申请通过在LDD区下方增加梯度LDD区，该梯度LDD区可以使漏极端高电场得到有效分散，从而在一定程度上改善了半导体器件的热载流子效应，提升半导体器件的可靠性。

Description

半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
当半导体器件工作时，载流子从源极端向漏极端移动，在漏极端的高电场区获得动能，随着能量积累，能量高于晶格热能的载流子被称为热载流子。当热载流子能量超过一定能量阈值时，会产生碰撞电离(Impact Ionization)现象，碰撞电离的空穴电子对会产生更多空穴电子对，从而引发雪崩效应，即具有较高能量的热载流子能注入至栅氧化层中，可能会破坏栅氧化层或硅基底界面，从而导致器件的电学性能退化，器件不能正常工作。
随着半导体器件制造工艺的演进，65纳米制程技术节点以下的半导体器件，由于漏极端电场密集(Electric Field Crowding)，从而导致热载流子(Hot CarrierInjection，HCI)效应。
相关技术的半导体器件中，为了抑制短沟道效应(Short Channel Effect，SCE)及HCI效应，在沟道末端和漏极之间设置了轻掺杂漏极(Lightly Doped Drain，LDD)结构。
如图1所示，相关技术中的半导体器件100包括衬底110、位于衬底110上栅氧化层120以及位于栅氧化层120上的栅极130。
衬底110中包括源极区111、漏极区112、第一LDD区113以及第二LDD区114。其中，第一LDD113区位于源极区111和漏极区112之间且靠近源极区111，第二LDD区114位于源极区111和漏极区112之间且靠近漏极区112，第一LDD区113以及第二LDD区114之间为沟道。
相关技术的半导体器件100通过设置LDD结构(图1中的第一LDD区113以及第二LDD区114)以抑制SCE及HCI效应，降低了沟道与漏极、源极结合部位的浓度梯度，在一定程度上降低了源极漏极的电场强度，然而随着工艺演进，结深变浅，现有LDD结构已无法有效降低漏极区高电场，半导体器件的热载流子效应严重，导致半导体器件的可靠性较差。
发明内容
本申请所要解决的问题是提供一种半导体器件及其制备方法，以解决相关技术中提供的半导体器件的可靠性较差的问题。
一方面，本申提供了一种半导体器件，包括：
衬底，所述衬底包括源极区、漏极区、第一轻掺杂漏极LDD区、第二LDD区、第一梯度LDD区以及第二梯度LDD区，所述第一LDD区位于所述源极区和所述漏极区之间且靠近所述源极区，所述第二LDD区位于所述源极区和所述漏极区之间且靠近所述漏极区，所述第一梯度LDD区位于所述第一LDD区下方，所述第二梯度LDD区位于所述第二LDD下方；
栅氧化层，所述栅氧化层位于所述衬底中的沟道上，所述沟道位于所述源极区和所述漏极区之间；
栅极，所述栅极位于所述栅氧化层上；
其中，所述第一梯度LDD区和所述第二梯度LDD区是通过向所述衬底进行梯度LDD离子注入形成。
可选的，所述源极区和所述漏极区通过向所述衬底进行源极漏极SD离子注入形成；
所述梯度LDD离子注入与所述SD离子注入的离子类型相同；
当SD离子注入的离子为N型离子时，所述梯度LDD离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，所述梯度LDD离子注入的离子为P型离子。
可选的，通过所述梯度LDD离子注入方式向所述衬底注入的离子包括硼离子、氟化硼离子以及磷离子中的至少一种离子。
可选的，所述第一梯度LDD区和所述第二梯度LDD区是通过向所述衬底进行所述梯度LDD离子注入后，注入氮离子，和/或，氟离子形成。
可选的，所述第一LDD区和所述第二LDD区是对所述衬底依次进行预非晶化离子注入，口袋离子注入以及LDD离子注入后形成的。
可选的，所述LDD离子注入与所述SD离子注入的离子类型相同；
当所述SD离子注入的离子为N型离子时，所述LDD离子注入的离子为N型离子，当所述SD离子注入的离子为P型离子时，所述LDD离子注入的离子为P型离子。
可选的，所述口袋离子注入与所述SD离子注入的离子类型相反；
当所述SD离子注入的离子为N型离子时，所述口袋离子注入的离子为P型离子，当所述SD离子注入的离子为P型离子时，所述口袋离子注入的离子为N型离子。
一方面，本申请提供了一种半导体器件的制备方法，所述方法包括：
提供一衬底；
在所述衬底上形成栅氧化层；
在所述栅氧化层上形成栅极；
对所述衬底依次进行预非晶化离子注入，口袋离子注入以及LDD离子注入，在所述衬底上形成第一LDD区和第二LDD区；
对所述衬底进行梯度LDD离子注入，在所述衬底上形成第一梯度LDD区和第二梯度LDD区，所述第一梯度LDD区位于所述第一LDD区下方，所述第二梯度LDD区位于所述第二LDD下方；
对所述衬底进行SD离子注入，在所述衬底上形成源极区和漏极区，所述源极区位于所述第一LDD区远离所述栅极的一侧，所述漏极区位于所述第二LDD区远离所述栅极的一侧。
可选的，所述梯度LDD离子注入与所述SD离子注入的离子类型相同；
当所述SD离子注入的离子为N型离子时，所述梯度LDD离子注入的离子为N型离子，当所述SD离子注入的离子为P型离子时，所述梯度LDD离子注入的离子为P型离子。
可选的，通过所述梯度LDD离子注入方式向所述衬底注入的离子包括硼离子、氟化硼离子以及磷离子中的至少一种离子。
可选的，对所述衬底进行SD离子注入之前，对所述衬底进行梯度LDD离子注入之后，还包括：
对所述衬底注入氮离子，和/或，氟离子。
可选的，所述LDD离子注入与所述SD离子注入的离子类型相同；
当所述SD离子注入的离子为N型离子时，所述LDD离子注入的离子为N型离子，当所述SD离子注入的离子为P型离子时，所述LDD离子注入的离子为P型离子。
可选的，所述口袋离子注入与所述SD离子注入的离子类型相反；
当所述SD离子注入的离子为N型离子时，所述口袋离子注入的离子为P型离子，当所述SD离子注入的离子为P型离子时，所述口袋离子注入的离子为N型离子。
本申请技术方案，至少包括如下优点：
通过在LDD区下方增加梯度LDD区，该梯度LDD区可以使漏极端高电场得到有效分散，从而在一定程度上改善了半导体器件的热载流子效应，提升半导体器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中提供的半导体器件的截面图；
图2为本申请一个示例性实施例提供的半导体器件的截面图；
图3为本申请一个示例性实施例提供的半导体器件的制备方法流程图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图2，示出了本申请一个示例性实施例提供的半导体器件的截面图，如图2所示，本实施例中的半导体器件200包括衬底210、位于衬底210的沟道上的栅氧化层220以及位于栅氧化层220上的栅极230。
衬底210中包括源极区211、漏极区212、第一LDD区213、第二LDD区214、第一梯度LDD区215以及第二梯度LDD区216。
第一LDD区213位于源极区211和漏极区212之间且靠近源极区211，第二LDD区214位于源极区211和漏极区212之间且靠近漏极区212，第一梯度LDD区215位于第一LDD区213下方，第二梯度LDD区216位于第二LDD区214下方；第一梯度LDD区215和第二梯度LDD区216通过向衬底210进行梯度LDD离子注入形成。
综上所述，本实施例中，通过在LDD区下方增加梯度LDD区，该梯度LDD区可以使漏极端高电场得到有效分散，从而在一定程度上改善了半导体器件的热载流子效应，提升半导体器件的可靠性。
可选的，图2实施例中的源极区211和漏极区211通过向衬底210进行源极漏极(Source Drain，SD)离子注入形成。当半导体器件200为N型器件时，SD离子注入的离子为N型离子；当半导体器件200为P型器件时，SD离子注入的离子为P型离子。
本实施例中，梯度LDD离子注入与SD离子注入的离子类型相同；当SD离子注入的离子为N型离子时，梯度LDD离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，梯度LDD离子注入的离子为P型离子。
可选的，上述实施例中，为减少更多晶格损伤，注入的离子元素以原子序数较低的元素为宜，例如，注入的离子可以是硼离子(B+)、氟化硼离子(BF+)以及磷离子(P+)中的至少一种。
可选的，上述实施例中，第一梯度LDD区215和第二梯度LDD区216是通过向衬底210进行梯度LDD离子注入后，注入氮离子(N-)，和/或，氟离子(F-)形成。该注入过程可称为共同离子注入(Co-implant)。通过共同离子注入可修补栅氧化层或者硅衬底界面缺陷，在一定程度上抑制LDD区元素扩散，提升沟道有效长度，缓解电场密集现象，抑制短沟道效应。
可选的，上述实施例中，第一LDD区213和第二LDD区214是对衬底210依次进行预非晶化离子注入(Pre-Amorphous Implant，PAI)，口袋(Pocket，PKT)离子注入以及LDD离子注入后形成的。通过口袋离子注入可调节器件的电学性能。
可选的，上述实施例中，LDD离子注入与SD离子注入的离子类型相同；当SD离子注入的离子为N型离子时，LDD离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，LDD离子注入的离子为P型离子。
可选的，上述实施例中，口袋离子注入与SD离子注入的离子类型相反；当SD离子注入的离子为N型离子时，口袋离子注入的离子为P型离子，当SD离子注入的离子为P型离子时，口袋离子注入的离子为N型离子。
可选的，上述实施例中的栅极230的周侧形成有侧壁231，该侧壁231可通过在栅氧化层220和栅极230表面沉积氮化硅(SiN)，通过刻蚀工艺对栅氧化层220表面的氮化硅和栅极230上方的氮化硅进行去除处理，保留栅极230周侧的氮化硅所形成。
可选的，如图2所示，图2实施例中的衬底210中还包括浅槽隔离结构(ShallowTrench Isolation，STI)217。
图3，示出了本申请一个示例性实施例提供的半导体器件的制备方法的流程图。该方法可制备上述实施例提供的半导体器件。如图3所示，该方法包括：
步骤301，提供一衬底。
步骤302，在衬底上形成栅氧化层。
步骤303，在栅氧化层上形成栅极。
步骤304，对衬底依次进行预非晶化离子注入，口袋离子注入以及LDD离子注入，在衬底上形成第一LDD区和第二LDD区。通过口袋离子注入可调节器件的电学性能。
步骤305，对衬底进行梯度LDD离子注入，在衬底上形成第一梯度LDD区和第二梯度LDD区，第一梯度LDD区位于第一LDD区下方，第二梯度LDD区位于第二LDD区下方。
步骤306，对衬底进行SD离子注入，在衬底上形成源极区和漏极区，源极区位于第一LDD区远离栅极的一侧，漏极区位于第二LDD区远离栅极的一侧。
可选的，图3实施例中，梯度LDD离子注入与SD离子注入的离子类型相同；当SD离子注入的离子为N型离子时，梯度LDD离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，梯度LDD离子注入的离子为P型离子。
可选的，上述实施例中，通过梯度LDD离子注入方式向衬底注入的离子包括硼离子、氟化硼离子以及磷离子中的至少一种离子。通过注入上述原子序数较低的离子能够降低衬底的晶格损伤。
可选的，上述实施例中，对衬底进行SD离子注入之前，梯度LDD离子注入之后还包括对衬底注入氮离子，和/或，氟离子。该注入过程即上述的共同离子注入。通过共同离子注入可修补栅氧化层或者硅衬底界面缺陷，在一定程度上抑制LDD区元素扩散，提升沟道有效长度，缓解电场密集现象，抑制短沟道效应。
可选的，上述实施例中，LDD离子注入与SD离子注入的离子类型相同；当SD离子注入的离子为N型离子时，LDD离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，LDD离子注入的离子为P型离子。
可选的，上述实施例中，口袋离子注入与SD离子注入的离子类型相反；当SD离子注入的离子为N型离子时，口袋离子注入的离子为P型离子，当SD离子注入的离子为P型离子时，口袋离子注入的离子为N型离子。
可选的，上述实施例中，可通过化学气相沉积(Chemical Vapor Deposition，CVD)在栅氧化层上沉积多晶硅层，根据多晶硅层制备得到栅极。
可选的，上述实施例中，在衬底上形成栅氧化层之前，可对衬底进行阱离子注入(Well Implant)在衬底中形成阱区。阱离子注入与SD离子注入的离子类型相反；当SD离子注入的离子为N型离子时，阱离子注入的离子为P型离子，当SD离子注入的离子为P型离子时，阱离子注入的离子为N型离子。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (13)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底包括源极区、漏极区、第一轻掺杂漏极LDD区、第二LDD区、第一梯度LDD区以及第二梯度LDD区，所述第一LDD区位于所述源极区和所述漏极区之间且靠近所述源极区，所述第二LDD区位于所述源极区和所述漏极区之间且靠近所述漏极区，所述第一梯度LDD区位于所述第一LDD区下方，所述第二梯度LDD区位于所述第二LDD区下方；
栅氧化层，所述栅氧化层位于所述衬底中的沟道上，所述沟道位于所述源极区和所述漏极区之间；
栅极，所述栅极位于所述栅氧化层上；
其中，所述第一梯度LDD区和所述第二梯度LDD区是通过向所述衬底进行梯度LDD离子注入形成。
2.根据权利要求1所述的半导体器件，其特征在于，所述源极区和所述漏极区通过向所述衬底进行源极漏极SD离子注入形成；
所述梯度LDD离子注入与所述SD离子注入的离子类型相同；
当SD离子注入的离子为N型离子时，所述梯度LDD离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，所述梯度LDD离子注入的离子为P型离子。
3.根据权利要求2所述的半导体器件，其特征在于，通过所述梯度LDD离子注入方式向所述衬底注入的离子包括硼离子、氟化硼离子以及磷离子中的至少一种离子。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一梯度LDD区和所述第二梯度LDD区是通过向所述衬底进行所述梯度LDD离子注入后，注入氮离子，和/或，氟离子形成。
5.根据权利要求2至4任一所述的半导体器件，其特征在于，所述第一LDD区和所述第二LDD区是对所述衬底依次进行预非晶化离子注入，口袋离子注入以及LDD离子注入后形成的。
6.根据权利要求5所述的半导体器件，其特征在于，所述LDD离子注入与所述SD离子注入的离子类型相同；
当所述SD离子注入的离子为N型离子时，所述LDD离子注入的离子为N型离子，当所述SD离子注入的离子为P型离子时，所述LDD离子注入的离子为P型离子。
7.根据权利要求5或6所述的半导体器件，其特征在于，所述口袋离子注入与所述SD离子注入的离子类型相反；
当所述SD离子注入的离子为N型离子时，所述口袋离子注入的离子为P型离子，当所述SD离子注入的离子为P型离子时，所述口袋离子注入的离子为N型离子。
8.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上形成栅氧化层；
在所述栅氧化层上形成栅极；
对所述衬底依次进行预非晶化离子注入，口袋离子注入以及LDD离子注入，在所述衬底上形成第一LDD区和第二LDD区；
对所述衬底进行梯度LDD离子注入，在所述衬底上形成第一梯度LDD区和第二梯度LDD区，所述第一梯度LDD区位于所述第一LDD区下方，所述第二梯度LDD区位于所述第二LDD区下方；
对所述衬底进行SD离子注入，在所述衬底上形成源极区和漏极区，所述源极区位于所述第一LDD区远离所述栅极的一侧，所述漏极区位于所述第二LDD区远离所述栅极的一侧。
9.根据权利要求8所述的方法，其特征在于，所述梯度LDD离子注入与所述SD离子注入的离子类型相同；
当所述SD离子注入的离子为N型离子时，所述梯度LDD离子注入的离子为N型离子，当所述SD离子注入的离子为P型离子时，所述梯度LDD离子注入的离子为P型离子。
10.根据权利要求9所述的方法，其特征在于，通过所述梯度LDD离子注入方式向所述衬底注入的离子包括硼离子、氟化硼离子以及磷离子中的至少一种离子。
11.根据权利要求10所述的方法，其特征在于，对所述衬底进行SD离子注入之前，对所述衬底进行梯度LDD离子注入之后，还包括：
对所述衬底注入氮离子，和/或，氟离子。
12.根据权利要求9至10任一所述的方法，其特征在于，所述LDD离子注入与所述SD离子注入的离子类型相同；
当所述SD离子注入的离子为N型离子时，所述LDD离子注入的离子为N型离子，当所述SD离子注入的离子为P型离子时，所述LDD离子注入的离子为P型离子。
13.根据权利要求12所述的方法，其特征在于，所述口袋离子注入与所述SD离子注入的离子类型相反；
当所述SD离子注入的离子为N型离子时，所述口袋离子注入的离子为P型离子，当所述SD离子注入的离子为P型离子时，所述口袋离子注入的离子为N型离子。
CN201910777193.4A 2019-08-22 2019-08-22 半导体器件及其制备方法 Pending CN110518057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910777193.4A CN110518057A (zh) 2019-08-22 2019-08-22 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910777193.4A CN110518057A (zh) 2019-08-22 2019-08-22 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110518057A true CN110518057A (zh) 2019-11-29

Family

ID=68627122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777193.4A Pending CN110518057A (zh) 2019-08-22 2019-08-22 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110518057A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259460A (zh) * 2020-10-14 2021-01-22 华虹半导体(无锡)有限公司 Mos器件的制作方法及其版图
CN113206012A (zh) * 2021-04-25 2021-08-03 华虹半导体(无锡)有限公司 半导体器件的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179067A1 (en) * 2003-12-24 2005-08-18 Song Myung K. Semiconductor device and fabricating method thereof
CN104078359A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179067A1 (en) * 2003-12-24 2005-08-18 Song Myung K. Semiconductor device and fabricating method thereof
CN104078359A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259460A (zh) * 2020-10-14 2021-01-22 华虹半导体(无锡)有限公司 Mos器件的制作方法及其版图
CN112259460B (zh) * 2020-10-14 2022-09-20 华虹半导体(无锡)有限公司 Mos器件的制作方法及其版图
CN113206012A (zh) * 2021-04-25 2021-08-03 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN113206012B (zh) * 2021-04-25 2022-07-19 华虹半导体(无锡)有限公司 半导体器件的制作方法

Similar Documents

Publication Publication Date Title
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
TWI478336B (zh) 減少表面電場的結構及橫向雙擴散金氧半導體元件
CN104637821B (zh) 超级结器件的制造方法
CN105185829B (zh) 功率晶体管及其制备方法
CN102751195A (zh) 横向晶体管及其制作方法
US9837532B2 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
CN107768428B (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN104241337A (zh) 具有复合中心的半导体器件和制造方法
CN101872724A (zh) 超级结mosfet的制作方法
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
CN101916780A (zh) 一种具有多层超结结构的ldmos器件
CN110518057A (zh) 半导体器件及其制备方法
CN106206735A (zh) Mosfet及其制造方法
CN105826360A (zh) 沟槽型半超结功率器件及其制作方法
US9048115B2 (en) Superjunction transistor with implantation barrier at the bottom of a trench
CN104332499B (zh) 一种vdmos器件及其终端结构的形成方法
CN102646712B (zh) 一种ldmos器件及其制造方法
CN105185830B (zh) 功率晶体管及其结终端结构
CN104319284A (zh) 一种半导体器件结构及其制造方法
CN105826195B (zh) 一种超结功率器件及其制作方法
CN104409500B (zh) 射频ldmos及其制作方法
KR20130014026A (ko) 핫 캐리어 인젝션의 신뢰성 향상 방법들 및 장치
CN105990139A (zh) 横向扩散金属氧化物半导体场效应管的制造方法
TWI506705B (zh) 半導體裝置及其製造方法
CN104662665A (zh) 扩展的源漏mos晶体管及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191129