CN110506457B - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN110506457B
CN110506457B CN201880020282.8A CN201880020282A CN110506457B CN 110506457 B CN110506457 B CN 110506457B CN 201880020282 A CN201880020282 A CN 201880020282A CN 110506457 B CN110506457 B CN 110506457B
Authority
CN
China
Prior art keywords
groove
wiring substrate
shield wall
region
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880020282.8A
Other languages
English (en)
Other versions
CN110506457A (zh
Inventor
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110506457A publication Critical patent/CN110506457A/zh
Application granted granted Critical
Publication of CN110506457B publication Critical patent/CN110506457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在设置部件间屏蔽体的结构中，能够实现部件的高密度安装并维持部件间屏蔽体的特性。高频模块(1a)具备：多层布线基板(2)；多个部件(3a～3d)，安装于该多层布线基板(2)的上表面(20a)；密封树脂层(4)，层叠于多层布线基板(2)的上表面(20a)且密封多个部件(3a～3d)；以及屏蔽壁(5a)，配设于在密封树脂层(4)的部件(3a)与部件(3b)之间形成的槽(13)，在从与多层布线基板(2)的上表面(20a)垂直的方向观察时，屏蔽壁(5a)有与部件(3c)重叠的区域，该重叠的区域的槽(13)以不到达部件(3c)的深度形成，部件(3c)形成有覆盖侧面(3c3、3c5)的整个面及上表面(3c1)、下表面(3c2)以及侧面(3c4、3c6)的一部分的端子电极(12)。

Description

高频模块
技术领域
本发明涉及具备覆盖安装于布线基板的多个部件的密封树脂层和用于防止部件间的噪声的相互干扰的屏蔽壁的高频模块。
背景技术
在搭载于移动终端装置等的高频模块中，有设置有用于屏蔽电磁波的屏蔽层的情况。在这种高频模块中，安装在布线基板上的部件被模具树脂覆盖，且设置有屏蔽层以便覆盖该模具树脂的表面。
这样的屏蔽层是为了屏蔽来自外部的噪声而设置，但在布线基板安装有多个部件的情况下，有从这些部件产生的噪声干扰其他部件的问题。因此，以往，也有不仅屏蔽外部还设置将安装部件间的噪声相互地屏蔽的屏蔽壁的情况。屏蔽壁例如通过利用激光加工在密封树脂层形成槽，并向该槽填充导电性糊剂等导体而形成。该情况下，有由于形成槽时的激光的影响在布线基板产生裂缝或者内部布线基板损伤等的担忧。因此，以往提出一种形成部件间屏蔽体并且极力抑制对布线基板的损伤的高频模块。
例如，如图10所示，在专利文献1所述的高频模块100中，在布线基板101的上表面101a安装有多个部件102a、102b，部件102a、102b被密封树脂层103密封。在密封树脂层103在两部件102a、102之间形成有槽104。而且，在利用导电性树脂覆盖密封树脂层103的表面时，通过在该槽104也填充导电性树脂，从而形成作为部件整体的屏蔽体发挥作用的屏蔽层105和作为部件间的屏蔽体发挥作用的屏蔽壁106。此时，由于形成屏蔽壁106的槽104有不到达布线基板101的上表面101a的部位，所以能够减轻形成槽104时的由激光引起的对布线基板101的损伤。
专利文献1：日本特开2015-57815号公报(参照段落0023～0043、图13等)
然而，在以往的高频模块100中，由于在布线基板101的上表面101a，在与该槽104重叠的区域形成有连接用的表层电极107，所以部件安装区域被限制。另外，由于槽104不到达布线基板101的上表面101a的部位难以屏蔽噪声，所以作为部件间的屏蔽体的屏蔽壁106的作用降低。
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供一种高频模块，在部件间设置屏蔽体的结构中，能够实现部件的高密度安装，并且能够维持部件间的屏蔽体的特性。
为了实现上述的目的，本发明的高频模块的特征在于，具备：布线基板；第一部件、第二部件以及第三部件，安装于上述布线基板的主面；密封树脂层，层叠于上述布线基板的上述主面，且密封上述第一部件、上述第二部件以及上述第三部件；以及屏蔽壁，配设于在上述密封树脂层形成的槽，在从与上述布线基板的上述主面垂直的方向观察时，上述槽有配置于上述第一部件与上述第二部件之间的区域以及与上述第三部件重叠的区域，上述重叠的区域的上述槽以不到达上述第三部件的深度形成，上述第三部件具有与上述布线基板的上述主面对置的第一面、与该第一面对置的第二面、以及连接上述第一面和上述第二面的边缘彼此的侧面，在上述第三部件的上述侧面形成有电极，上述第三部件的上述电极和上述屏蔽壁接地。
根据该结构，由于配设有作为部件间的屏蔽体发挥作用的屏蔽壁的槽在与第三部件重叠的区域中以不到达第三部件的深度形成，所以屏蔽壁并不制约布线基板的安装区域，而能够高密度安装部件。另外，在该情况下，在槽的与第三部件重叠的区域中，虽然在槽的底与布线基板之间未形成有屏蔽壁，但第三部件在侧面形成有电极，所以该侧面的电极能够堵塞该未形成屏蔽壁的位置并作为部件间的屏蔽体的一部分发挥作用，能够维持屏蔽壁的屏蔽特性。另外，通过使形成屏蔽壁的槽的一部分成为不到达布线基板的主面的部位，从而成为槽不完全地断开密封树脂层的构造，所以能够抑制高频模块的弯曲或变形。
另外，也可以在从与上述布线基板的上述主面垂直的方向观察时，在上述第三部件的上述第二面的与上述屏蔽壁重叠的区域形成有电极。
根据该结构，例如在利用激光加工形成配设屏蔽壁的槽的情况下，能够抑制由激光引起的对第三部件的影响，所以能够减少第三部件与槽的缝隙，从而能够使屏蔽壁的屏蔽特性提高。
另外，也可以在与上述布线基板的上述主面垂直的方向观察时，上述屏蔽壁具有弯曲部，在从与上述布线基板的上述主面垂直的方向观察时，上述第三部件未配置在与上述屏蔽壁的上述弯曲部重叠的位置，上述弯曲部的上述槽以上述布线基板的上述主面露出的深度形成。
根据该结构，例如在利用激光加工等形成配设有屏蔽壁的槽的情况下，若槽有弯曲部，则该位置通过激光的扫描瞬间停止从而激光照射时间变长，由此该位置与其他的位置相比激光的能量作用较强，所以相同的激光条件下槽变得较深。该趋势在弯曲部为直角或锐角的情况下特别地显著。因此，通过使第三部件不配置在弯曲部，能够抑制槽形成时的激光影响第三部件的特性。另外，由于不需要根据槽的位置改变激光的照射条件，所以能够容易地形成屏蔽壁。
另外，也可以有多个上述第三部件，在从与上述布线基板的上述主面垂直的方向观察时，上述多个第三部件沿着上述屏蔽壁排列，上述槽以上述布线基板的上述主面部未露出的恒定深度形成。
根据该结构，由于配设有屏蔽壁的槽不到达布线基板的主面，所以在利用激光加工来形成槽的情况下，能够抑制由激光引起的对布线基板的影响。另外，由于部件的安装区域增加，所以能够高密度安装部件。另外，通过将槽的深度设为恒定，能够在一个激光的照射条件下形成槽，从而能够容易地形成屏蔽壁。
另外，也可以在从与上述布线基板的上述主面垂直的方向观察时，上述屏蔽壁的未与上述第三部件重叠的区域的上述槽具有：槽宽度较宽的宽幅部分，形成于深度方向较浅的区域；槽宽度较窄的窄幅部分，形成于深度方向较深的区域；以及边界部分，连续地连接上述宽幅部分和上述窄幅部分，上述宽幅部分形成为深度方向的接近上述边界部分的一方的端部的槽宽度比上述窄幅部分的深度方向的接近上述边界部分的一方的端部的槽宽度宽，并且上述窄幅部分的槽宽度的最大值比上述宽幅部分的槽宽度的最大值小，在从与上述布线基板的上述主面垂直的方向观察时，上述屏蔽壁的与上述第三部件重叠的区域的上述槽的宽度的最大值比上述宽幅部分的槽宽度的最大值小。
根据该结构，配设有屏蔽壁的槽在未与第三部件重叠的区域中形成得较深，在与第三部件重叠的区域中形成得较浅。利用导电性糊剂形成屏蔽壁的情况下，在槽较深处，难以完全地填充导电性糊剂，但由于形成为槽较浅的区域的宽幅部分的槽宽度的最大值比槽较深的区域的窄幅部分的槽宽度的最大值大，所以槽较深的位置处的导电性糊剂的填充性提高，而不会较大程度地缩减部件的安装区域。另外，虽然与槽的第三部件重叠的区域(槽较浅的区域)的槽宽度的最大值比宽幅部分的槽宽度的最大值小，但该区域的槽的深度较浅，所以能够确保导电性糊剂的填充性。
另外，也可以上述屏蔽壁在配设于上述第一部件与上述第二部件之间的区域中，与形成于上述布线基板的接地电极连接。根据该结构，由屏蔽壁带来的屏蔽特性提高。
发明效果
根据本发明，由于配设有作为部件间的屏蔽体发挥作用的屏蔽壁的槽在与第三部件重叠的区域中以不到达第三部件的深度形成，所以屏蔽壁并不制约布线基板的安装区域，能够高密度安装部件。另外，在该情况下，在槽的与第三部件重叠的区域中，虽然在槽的底与布线基板之间未形成屏蔽壁，但第三部件在侧面形成有电极，所以该侧面的电极能够堵塞该未形成屏蔽壁的位置并作为部件间的屏蔽体的一部分发挥作用，从而能够维持屏蔽壁的屏蔽特性。另外，通过使形成屏蔽壁的槽的一部分成为不到达布线基板的主面的部位，从而槽成为不完全地断开密封树脂层的构造，所以能够抑制高频模块的弯曲或变形。
附图说明
图1是表示本发明的第一实施方式所涉及的高频模块的剖视图，是图2的A-A箭头方向的剖视图。
图2是图1的高频模块的除去屏蔽膜的上表面后的状态的俯视图。
图3是安装于布线基板的部件的立体图。
图4是表示图1的配设有屏蔽壁的槽的图。
图5表示图1的高频模块的变形例。
图6是本发明的第二实施方式所涉及的高频模块的剖视图，是图7的B-B箭头方向的剖视图。
图7是图6的高频模块的除去屏蔽膜的上表面后的状态的俯视图。
图8是本发明的第三实施方式所涉及的高频模块的剖视图，是图9的C-C箭头方向的剖视图。
图9是图8的高频模块的除去屏蔽膜的上表面后的状态的俯视图。
图10是以往的高频模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1～图4对本发明的第一实施方式所涉及的高频模块1a进行说明。此外，图1是高频模块1a的剖视图，图2是高频模块1a的除去屏蔽膜6的上表面后的状态的俯视图，图3是安装于多层布线基板2的部件3c的立体图，图4是表示图1的配设有屏蔽壁5a的槽的图。
如图1和图2所示，该实施方式所涉及的高频模块1a具备：多层布线基板2(相当于本发明的“布线基板”)；多个部件3a～3d，安装于该多层布线基板2的上表面20a；密封树脂层4，层叠于多层布线基板2的上表面20a；屏蔽膜6，覆盖密封树脂层4的表面；以及屏蔽壁5a，设置于密封树脂层4内，该高频模块1a例如搭载于使用高频信号的电子设备的母基板等。
多层布线基板2例如通过由低温共烧制陶瓷、玻璃环氧树脂等形成的多个绝缘层2a～2d层叠而成。在多层布线基板2的上表面20a(相当于本发明的“布线基板的主面”)形成有各部件3a、3b的安装用的安装电极7或连接于屏蔽壁5a的表层电极8a，并且在下表面20b形成有外部连接用的多个外部电极9。另外，在该实施方式中，在相邻的绝缘层2a～2d间分别配置有各种内部布线电极10。另外，在多层布线基板2的内部形成有多个通孔导体11，该多个通孔导体11用于将形成于不同的绝缘层2a～2d的内部布线电极10彼此连接。此外，表层电极8a与作为接地电极发挥作用的内部布线电极10连接。
安装电极7、表层电极8a、外部电极9以及内部布线电极10均由Cu或Ag、Al等作为布线电极通常所采用的金属形成。另外，各通孔导体11由Ag、Cu等金属形成。此外，也可以对各安装电极7、表层电极8a以及各外部电极9分别实施镀Ni/Au。
各部件3a～3d由Si、GaAs等半导体所形成的半导体元件、或片式电感器、片式电容器、片式电阻器等片式部件构成。此外，在该实施方式中，部件3a(相当于本发明的“第一部件”和“第二部件”的一方)和部件3b(相当于本发明的“第一部件”和“第二部件”的另一方)分别为IC等有源元件，其他的部件3c、3d为片式电感器、片式电容器等无源元件。
如图3所示，成为无源元件的部件3c为长方体的一般的芯片部件，在两个位置形成有外部连接用的端子电极12。端子电极12配置于长方体的长边方向的两端部，一方的端子电极12覆盖一个侧面3c3(与上表面3c1的一个短边接触的侧面3c3)的整个面、和与该侧面3c3接触的上表面3c1、下表面3c2以及两个侧面3c4、3c6每一个的一部分。另外，另一方的端子电极12覆盖与该一个侧面3c3对置的侧面3c5的整个面、和与该侧面3c5接触的上表面3c1、下表面3c2以及两个侧面3c4、3c6每一个的一部分。
此外，两端子电极12的一方经由安装电极7以及通孔导体11等与多层布线基板2的内部的接地电极(内部布线电极10)连接。这里，在被安装的状态下与多层布线基板2的上表面20a对置的部件3c的下表面3c2相当于本发明的“第三部件的第一面”，与该下表面3c2对置的上表面3c1相当于本发明的“第三部件的第二面”，连接部件3c的上表面3c1和下表面3c2的边缘彼此的四个侧面3c3～3c6分别相当于本发明的“第三部件的侧面”。
密封树脂层4层叠于多层布线基板2并覆盖多层布线基板2的上表面20a以及各部件3a～3d。密封树脂层4能够由环氧树脂等一般作为密封树脂所采用的树脂形成。
屏蔽膜6用于针对多层布线基板2内的各种内部布线电极10或各部件3a～3d屏蔽来自外部的噪声，并覆盖密封树脂层4的上表面4a和侧面4c以及多层布线基板2的侧面20c。另外，屏蔽膜6能够由具有层叠于密封树脂层4的表面的紧贴膜、层叠于紧贴膜的导电膜以及层叠于导电膜的保护膜的多层构造形成。
紧贴膜是为了提高导电膜与密封树脂层4的紧贴强度而设置的，例如能够由SUS等金属形成。导电膜是负责屏蔽膜6的实质屏蔽功能的层，例如能够由Cu、Ag、Al中的任意的金属形成。保护膜是为了防止导电膜腐蚀或刮伤而设置的，例如能够由SUS形成。
屏蔽壁5a形成为在密封树脂层4内至少配置于作为有源元件的部件3a与部件3b之间。具体而言，如图2所示，在从与多层布线基板2的上表面20a垂直的方向观察时，槽13形成为将密封树脂层4划分为两个区域，通过向该槽13填充以Cu或Ag等为主要成分的导电性糊剂来形成屏蔽壁5a。这里，在从与多层布线基板2的上表面20a垂直的方向观察时，一部分的部件3c安装在与屏蔽壁5a重叠的位置。此外，在该实施方式中，利用激光加工来形成槽13。此时，与部件3c重叠的区域(实际上，除了与两个部件3c重叠的区域以外，还有这两个部件附近的区域)的槽13以不到达部件3c的深度形成，其他区域的槽13以表层电极8a露出的深度形成。
另外，未与部件3c重叠的区域的槽13形成有由于槽宽度在深度方向的中途位置变化而产生的阶梯部13c(相当于本发明的“边界部分”)(参照图4(a))。将该阶梯部13c作为边界，深度较浅的一方的第二阶的部分13b(相当于本发明的“宽幅部分”)的最宽的槽宽度W2形成为比深度较深的一方的第一阶的部分13a(本发明的“窄幅部分”)的最宽的槽宽度W1宽。另外，第一阶的部分13a的在深度方向上接近阶梯部13c的一方的端部的槽宽度(第一阶的部分13a的最大的槽宽度W1)形成为比第二阶的部分13b的在深度方向上接近阶梯部13c的端部的槽宽度(第二阶的部分13b的最小的槽宽度W3)小。此外，槽13的第一阶的部分13a以及第二阶的部分13b均以在深度方向上随着远离多层布线基板2而槽宽度扩大的扩展形状来形成。另一方面，在与部件3c重叠的区域的槽13以没有阶梯差且在深度方向上随着远离多层布线基板2而槽宽度扩大的扩展形状来形成(参照图4(b))。此外，在该实施方式中，该区域的最宽的槽宽度W4形成为比未与部件3c重叠的区域的最宽的槽宽度W2窄。
这里，由于未与部件3c重叠的区域的槽13以不到达部件3c的深度形成，所以在该区域中，在槽13与布线基板2的上表面20a之间未形成屏蔽壁5a，但配置有部件3c的端子电极12以填埋未形成该屏蔽壁5a的部位。由于该端子电极12接地，所以能够抑制由屏蔽壁5a引起的部件间屏蔽体的特性降低。此外，与部件3c重叠的区域的槽13的底与部件3c的上表面3c1的距离L(参照图1)优选较短的一方，但若鉴于激光加工的加工精度，为了可靠地避免部件3c的露出，距离L至少为10μm，也可以优选形成为20μm左右。另外，为了维持屏蔽特性，在将使用的高频信号的波长设为λ时，优选距离L为1/4λ以下。因此，虽然将部件3c在侧面3c3～3c6有电极作为条件，但即使在下表面3c2有电极的情况下当槽13的底与部件的下表面3c2的距离为1/4λ时也应用本构造。
然而，在填充导电性糊剂形成屏蔽壁5a的情况下，为了确保需要的填充性，需要槽宽度的最大值至少为100μm左右。但是，与部件3c重叠的区域的槽13由于深度较浅，所以槽宽度W4也可以为50μm左右。另外，屏蔽壁5a也可以不由导电性糊剂形成，而通过镀覆处理来形成。在该情况下，即使槽宽度为20μm左右也能够进行导体的填充。
因此，根据上述的实施方式，配设有作为部件间屏蔽体发挥作用的屏蔽壁5a的槽13由于在与部件3c重叠的区域中以不到达该部件3c的深度形成，所以屏蔽壁5a不制约多层布线基板2的安装区域，从而能够高密度安装部件3a～3d。另外，在该情况下，在槽13的未与部件3c重叠的区域中，在槽13的底与布线基板2的上表面20a之间未形成有屏蔽壁5a，但由于部件3c在侧面3c3～3c6形成有接地的端子电极12，所以端子电极12能够堵塞该孔并作为部件间屏蔽体的一部分发挥作用，能够维持屏蔽壁5a的屏蔽特性。另外，通过使形成屏蔽壁5a的槽13的一部分(与部件3c重叠的区域)成为不到达多层布线基板2的上表面20a的位置，而形成槽13不完全地断开密封树脂层4的构造，因此能够抑制高频模块1a的弯曲或变形。此外，在该实施方式中，示出有不与部件3c重叠的区域的槽13的形状为二阶形状的情况，但并不限于此，也可以为通过(没有阶梯地)单纯地改变槽宽度使深度变化的构造。即，也可以为第二阶的部分13b与第一阶的部分13a之间以平缓的曲面相连的槽形状。另外，虽然与部件3c重叠的区域的槽13示出了无阶的构造，但这里也可以为二阶构造且是槽宽度较窄的构造。例如在欲使槽宽度变窄的情况下，能够通过加快激光扫描速度来使槽宽度变窄，使槽深度变浅。
另外，在利用导电性糊剂形成屏蔽壁5a的情况下，槽13的深度越深越难以将导电性糊剂填充至槽底，但在该实施方式中，在槽13的深度较深的区域(未与部件3c重叠的区域)中，如图4(a)所示由两阶段形成，所以向槽13的导电性糊剂的填充性提高。
(高频模块1a的变形例)
在上述的实施方式中，在从与多层布线基板2的上表面20a垂直的方向观察时，屏蔽壁5a在没有端子电极12处与部件3c重叠，但例如，如图5所示，屏蔽壁5a也可以在有端子电极12(覆盖上表面3c1的部分)处与部件3c重叠。由于端子电极12具有反射激光减轻对部件3c的损伤的功能，所以这样一来，能够进一步缩短部件3c与槽13的底的距离L。在上述的实施方式中，若考虑对部件3c的影响，则需要距离L为10μm，并优选为20μm左右，但若根据该结构，距离L也可以为5μm左右。
＜第二实施方式＞
参照图6和图7对本发明的第二实施方式所涉及的高频模块1b进行说明。此外，图6是高频模块1b的剖视图，图7是高频模块1b的除去屏蔽膜6的上表面后的状态的俯视图，是与图2对应的图。
该实施方式所涉及的高频模块1b与参照图1～图4进行说明的第一实施方式的高频模块1a不同之处在于，如图6和图7所示，屏蔽壁的结构、部件的配置结构以及表层电极的结构不同。由于其他的结构与第一实施方式的高频模块1a相同，所以通过标注相同的附图标记来省略其说明。
在该实施方式中，在从与多层布线基板2的上表面20a垂直的方向观察时，屏蔽壁5b形成为具有弯曲部5b1的折线状，由屏蔽壁5b和屏蔽膜6包围部件3a。另外，在从与多层布线基板2的上表面20a垂直的方向观察时，一部分的无源元件(部件3c)沿着屏蔽壁5b形成的线排列。此时，在多层布线基板2的上表面20a中，在与弯曲部5b1重叠的区域未配置任意的部件3a～3d，而形成有矩形状的表层电极8b。
另外，未配置部件3a～3d的弯曲部5b1的槽13以表层电极8b露出的深度形成，屏蔽壁5b利用弯曲部5b1与表层电极8b连接。另外，弯曲部5b1以外的区域的槽13以不到达部件3c的恒定的深度形成。此外，表层电极8b与形成于多层布线基板2的内部的接地电极(内部布线电极10)连接。
在利用激光加工来形成屏蔽壁5b的槽13的情况下，由于若槽13有弯曲部5b1，则该位置与其他位置相比激光的能量作用的较强，所以在相同的激光条件下槽较深。因此，根据该结构，由于在弯曲部5b1未配置部件3a～3d，所以能够抑制在槽13的形成时激光影响部件3a～3d的特性。另外，由于不需要根据槽13的位置来改变激光的照射条件，所以能够容易地形成屏蔽壁5b。
另外，对于屏蔽壁5b的槽13而言，由于仅弯曲部5b1附近的区域以露出表层电极8b的深度形成，其他的区域以不到达多层布线基板2的上表面20a的深度形成，所以能够高密度安装部件3a～3d。另外，在该情况下，有屏蔽壁5b的孔变宽而屏蔽特性降低的担忧。然而，在该实施方式中，通过多个部件3c沿着屏蔽壁5b排列，从而各部件3c的端子电极12能够作为部件间屏蔽体的一部分发挥作用，所以能够抑制屏蔽壁5b的孔引起的屏蔽特性的降低。
＜第三实施方式＞
参照图8和图9对本发明的第三实施方式所涉及的高频模块1c进行说明。此外，图8是高频模块1c的剖视图，图9是高频模块1c的除去屏蔽膜6的上表面后的状态的俯视图，是与图2对应的图。
该实施方式所涉及的高频模块1c与参照图6和图7进行了说明的第二实施方式的高频模块1b的不同之处在于，如图8和图9所示，未设置表层电极、以及屏蔽壁的结构不同。由于其他的结构与第二实施方式的高频模块1b相同，所以通过标注相同的附图标记而省略其说明。
上述的第二实施方式的屏蔽壁5b以弯曲部5b1的槽13到达多层布线基板2的上表面20a的深度形成，但该实施方式的屏蔽壁5c以与弯曲部5c1以外的区域的槽13相同的深度形成弯曲部5c1的槽13。即，屏蔽壁5c没有与多层布线基板2的上表面20a接触的部位，屏蔽壁5c的槽13在整个区域中以不到达部件3c的恒定的深度形成。此外，屏蔽膜6与在多层布线基板2的侧面20c露出的接地电极(内部布线电极10)连接。另外，屏蔽壁5c由于上端部与屏蔽膜6连接所以经由屏蔽膜6接地。
根据该结构，配设有屏蔽壁5c的槽13由于不到达多层布线基板2的上表面20a，所以在利用激光加工形成槽13的情况下，能够抑制由激光引起的对多层布线基板2的影响。另外，由于部件的安装区域增加，所以能够高密度安装部件。另外，通过将槽13的深度设为恒定，从而能够在一个激光的照射条件下形成槽，所以能够容易地形成屏蔽壁5c。另外，由于形成屏蔽壁5c的槽13在整个区域以不到达多层布线基板2的上表面20a的深度形成，从而成为槽13不完全地断开密封树脂层4的构造，因此能够抑制高频模块1c的弯曲或变形。
此外，本发明并不限于上述的各实施方式，只要不脱离其主旨，除了上述结构以外还能够进行各种变更。例如，也可以将上述的各实施方式或变形例的结构进行组合。
另外，对上述的第一实施方式的配设有屏蔽壁5a的槽13的与部件3c重叠的区域的最宽的槽宽度W4比未与部件3c重叠的区域的第二阶的部分13b的最宽的槽宽度W2窄的情况进行了说明，但它们也可以是相同或者相似程度的槽宽度。
另外，能够适当地变更构成多层布线基板2的绝缘层或布线层的层数。
工业上的可利用性
另外，本发明能够应用于具备覆盖安装于布线基板的部件的密封树脂层以及防止部件间的噪声的相互干扰的屏蔽壁的各种高频模块。
附图标记说明
1a～1c...高频模块；2...多层布线基板(布线基板)；3a、3b...部件(第一部件、第二部件)；3c...部件(第三部件)；4...密封树脂层；5a～5c...屏蔽壁；5b1...弯曲部；12...端子电极(电极)；13...槽。

Claims (7)

1.一种高频模块，其特征在于，具备：
布线基板；
第一部件、第二部件以及第三部件，安装于所述布线基板的主面；
密封树脂层，层叠于所述布线基板的所述主面，且密封所述第一部件、所述第二部件以及所述第三部件；以及
屏蔽壁，配设于在所述密封树脂层形成的槽；
在从与所述布线基板的所述主面垂直的方向观察时，所述槽有配置于所述第一部件与所述第二部件之间的区域、以及与所述第三部件重叠的区域，
所述重叠的区域的所述槽以不到达所述第三部件的深度形成，
所述第三部件具有：与所述布线基板的所述主面对置的第一面、与该第一面对置的第二面、以及连接所述第一面和所述第二面的边缘彼此的侧面，
在所述第三部件的所述侧面形成有电极，
在从与所述布线基板的所述主面垂直的方向观察时，在所述第三部件的所述第二面中的与所述屏蔽壁重叠的区域形成有电极，配设于所述槽的底的所述屏蔽壁在有所述电极覆盖所述第二面的部分处与所述第三部件重叠，
所述第三部件的所述电极和所述屏蔽壁接地。
2.根据权利要求1所述的高频模块，其特征在于，
在从与所述布线基板的所述主面垂直的方向观察时，所述屏蔽壁具有弯曲部，
在从与所述布线基板的所述主面垂直的方向观察时，所述第三部件未配置于与所述屏蔽壁的所述弯曲部重叠的位置，
所述弯曲部的所述槽以所述布线基板的所述主面露出的深度形成。
3.根据权利要求1或2所述的高频模块，其特征在于，
有多个所述第三部件，
在从与所述布线基板的所述主面垂直的方向观察时，所述多个第三部件沿着所述屏蔽壁排列，
所述槽以所述布线基板的所述主面未露出的恒定深度形成。
4.根据权利要求1或2所述的高频模块，其中，
在从与所述布线基板的所述主面垂直的方向观察时，所述屏蔽壁的未与所述第三部件重叠的区域的所述槽具有：
槽宽度较宽的宽幅部分，形成于深度方向较浅的区域；
槽宽度较窄的窄幅部分，形成于深度方向较深的区域；以及
边界部分，连续地连接所述宽幅部分和所述窄幅部分，
所述宽幅部分形成为深度方向的接近所述边界部分的一方的端部的槽宽度比所述窄幅部分的深度方向的接近所述边界部分的一方的端部的槽宽度宽，并且所述窄幅部分的槽宽度的最大值比所述宽幅部分的槽宽度的最大值小，
在从与所述布线基板的所述主面垂直的方向观察时，所述屏蔽壁的与所述第三部件重叠的区域的所述槽的宽度的最大值比所述宽幅部分的槽宽度的最大值小。
5.根据权利要求1或2所述的高频模块，其特征在于，
所述屏蔽壁在配置于所述第一部件与所述第二部件之间的区域中，与形成于所述布线基板的接地电极连接。
6.根据权利要求3所述的高频模块，其特征在于，
所述屏蔽壁在配置于所述第一部件与所述第二部件之间的区域中，与形成于所述布线基板的接地电极连接。
7.根据权利要求4所述的高频模块，其特征在于，
所述屏蔽壁在配置于所述第一部件与所述第二部件之间的区域中，与形成于所述布线基板的接地电极连接。
CN201880020282.8A 2017-03-31 2018-03-29 高频模块 Active CN110506457B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-072318 2017-03-31
JP2017072318 2017-03-31
PCT/JP2018/013235 WO2018181709A1 (ja) 2017-03-31 2018-03-29 高周波モジュール

Publications (2)

Publication Number Publication Date
CN110506457A CN110506457A (zh) 2019-11-26
CN110506457B true CN110506457B (zh) 2021-03-12

Family

ID=63678008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880020282.8A Active CN110506457B (zh) 2017-03-31 2018-03-29 高频模块

Country Status (3)

Country Link
US (1) US11291108B2 (zh)
CN (1) CN110506457B (zh)
WO (1) WO2018181709A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114868245A (zh) * 2019-12-27 2022-08-05 株式会社村田制作所 模块
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
US12009312B2 (en) * 2021-09-23 2024-06-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853074B2 (ja) * 1993-02-24 1999-02-03 株式会社村田製作所 貫通コンデンサの取付け構造
CN100485910C (zh) * 2004-12-02 2009-05-06 株式会社村田制作所 电子元器件及其制造方法
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP6113585B2 (ja) * 2013-06-26 2017-04-12 富士通コンポーネント株式会社 電子部品モジュール、基板及び電子部品モジュールの製造方法
JP5622906B1 (ja) 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
US9160825B2 (en) 2013-10-30 2015-10-13 Taiyo Yuden Co., Ltd. Communication module
JP5505915B1 (ja) * 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール
CN104602366B (zh) * 2013-10-30 2018-09-25 太阳诱电株式会社 通信模块
JP5958454B2 (ja) * 2013-12-05 2016-08-02 株式会社村田製作所 部品内蔵モジュール
CN108029226B (zh) 2015-09-11 2020-04-17 株式会社村田制作所 高频模块
US20180090466A1 (en) * 2016-09-29 2018-03-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
US11291108B2 (en) 2022-03-29
US20200022250A1 (en) 2020-01-16
CN110506457A (zh) 2019-11-26
WO2018181709A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
CN110800100B (zh) 高频模块
US10349512B2 (en) High-frequency module
CN107535081B (zh) 高频模块
US10849257B2 (en) Module
CN108029226B (zh) 高频模块
US10667381B2 (en) High frequency module
US10312172B2 (en) High-frequency module
US11282797B2 (en) Manufacturing method of high frequency module and high frequency module having groove in sealing resin layer
CN110506457B (zh) 高频模块
JP7334774B2 (ja) 高周波モジュール
EP2787530A1 (en) High-frequency semiconductor package and high-frequency semiconductor device
KR20010104646A (ko) 다층 기판 상의 고주파 회로 모듈
EP3113218A1 (en) Electronic-component-containing package and electronic device
US10546820B2 (en) Radio frequency module and method for manufacturing the same
WO2018101383A1 (ja) 高周波モジュール
CN115483193A (zh) 陶瓷半导体封装密封环
JP2012089935A (ja) 高周波モジュール接続構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant