CN104993826B - 一种分频方法及其装置 - Google Patents
一种分频方法及其装置 Download PDFInfo
- Publication number
- CN104993826B CN104993826B CN201510439323.5A CN201510439323A CN104993826B CN 104993826 B CN104993826 B CN 104993826B CN 201510439323 A CN201510439323 A CN 201510439323A CN 104993826 B CN104993826 B CN 104993826B
- Authority
- CN
- China
- Prior art keywords
- counter
- reset device
- frequency
- initial value
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种分频方法及其装置，该方法包括：第一计算模块和第二计算模块根据预设于第一寄存器中的分频比N分别产生计数初始值m和计数初始值a；复位器件控制第一计数器和第二计数器计数初始值m和计数初始值a，P/(P+1)预分频器分别发送预分频信号至第一计数器和第二计数器，以使第一计数器和第二计数器进行计数；第一计数器计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；第二计数器计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号。利用两个计算模块实现从分频比N到计数初始值m和a的映射，相比于映射表的方式可以显著节省面积。
Description
技术领域
本发明涉及分频技术，尤其涉及一种分频方法及其装置。
背景技术
现代通信技术日新月异，各种无线通信标准层出不穷。在信号的接收和发射中，频率综合器是一种重要模块，用来产生稳定、准确、低噪声的本振信号和接收(发射)信号混频。为实现较宽的通信频率范围和较窄的信道带宽，频率综合器需要一个分频比范围宽、可编程的小数分频器。小数分频器以分频比连续、可编程的整数分频器为基础。
一个常用的可编程分频器是脉冲吞咽分频器，主要由一个P(P+1)预分频器，一个计数模值为m的计数器M和一个计数模值为a的计数器A组成。分频器工作时，压控振荡器(VCO)输出一个振荡信号进入分频器，分频器先对此振荡信号计数(P+1)*a个周期，再技计数P*(m-a)个周期。一个分频器输出周期就包含P*m+a个输入周期，所以分频比N＝P*m+a。每给入一个分频比N，都需要产生对应的m和a，如果用查表的方法，要覆盖的分频比范围很宽时会占用较大芯片面积。
发明内容
针对上述技术问题，本发明的目的之一在于提供一种分频方法，其能实现一种全新的方式完成分频比N到计数值的映射，减小芯片的占用面积。
为实现上述目的之一，本发明采用如下技术方案：
一种分频方法，包括如下步骤：
步骤一：第一计算模块根据预设于第一寄存器中的分频比N产生计数初始值m，第二计算模块根据预设于第一寄存器中的分频比N以及初始值m产生计数初始值a；
步骤二：复位器件控制第一计数器从第一计算模块中获取计数初始值m，以及控制第二计数器从第二计算模块中获取计数初始值a，且m>a≥1；
步骤三：分频比为P/(P+1)的P/(P+1)预分频器将来自压控振荡器的输入信号进行预分频后得到预分频信号，并将该预分频信号分别发送至第一计数器和第二计数器，以使第一计数器和第二计数器进行计数；
步骤四第一计数器计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；第二计数器计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号，所述分频比N＝P*m+a。
优选的，所述步骤四之后还包括如下步骤：
步骤五：所述第一计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为P的预分频，第二计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为(P+1)的预分频。
优选的，所述步骤三中第一计数器进行计数的步骤包括：
步骤31a：第一计数器以公式i1＝m-1开始计数，其中，i1为第一计数器的计数值；
步骤32a：判断该计数值i1是否大于1，若是，则返回步骤31a，否则，第一计数器计数停止；
所述步骤三中第二计数器进行计数的步骤包括：
步骤31b：第二计数器以公式i2＝a-1开始计数，其中，i2为第二计数器的计数值；
步骤32b：判断该计数值i2是否大于1，若是，则返回步骤31b，否则，第二计数器计数停止。
所述步骤四具体包括如下子步骤：
步骤41：第二计数器计数停止，第二计数器发送第二控制信号至复位器件；
步骤42：复位器件根据该第二控制信号信号输出低电平信号；
步骤43：第一计数器计数停止，第一计数器发送第一控制信号至复位器件；
步骤44：复位器件根据该第一控制信号输出高电平信号。
本发明的目的之二在于提供一种分频装置，其能实现一种分频方法的功能。
为实现上述目的之二，本发明采用如下技术方案：
一种分频装置，包括第一计算模块、第二计算模块、第一计数器、第二计数器、复位器件以及P/(P+1)预分频器，所述第一计算模块，用于根据预设于外部的第一寄存器中的分频比N产生计数初始值m；所述第二计算模块，用于根据预设于第一寄存器中的分频比N以及第一计算模块产生的初始值m而产生初始值a；所述复位器件，用于控制第一计数器从第一计算模块中获取计数初始值m，以及控制第二计数器从第二计算模块中获取计数初始值a；所述P/(P+1)预分频器，用于将来自压控振荡器的输入信号进行预分频后得到预分频信号，并将该预分频信号分别发送至第一计数器和第二计数器；所述第一计数器，用于根据预分频信号以计数初始值m开始进行计数，并在计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；所述第二计数器，用于根据预分频信号以计数初始值a开始进行计数，并在计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号。
优选的，所述计数初始值m>计数初始值a≥1。
优选的，所述第一计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为P的预分频，第二计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为(P+1)的预分频。
优选的，所述第一计算模块包括第一加法器、除法器和第二寄存器，所述第一寄存器的输出端和第二寄存器的输出端均与第一加法器的输入端连接，所述加法器的输出端与除法器的输入端连接，所述第二计算模块和第一计数器均与除法器的输出端连接。
进一步优选的，所述第二计算模块包括乘法器和第二加法器，所述乘法器的输入端与除法器的输出端连接，所述乘法器的输出端连接第二加法器的输入端，第二加法器的输出端连接第二计数器。
相比于现有技术，本发明的有益效果在于：
本发明通过第一计算模块和第二计算模块，实现分频比N到计数初始值m和计数初始值a的映射，替代了传统技术中需要通过查表手法从分频比N获取对应的m和a的方式，大量节省了分频装置的面积，有较好的灵活性和适应性。
附图说明
图1为本发明实施例的一种分频方法的工作流程图；
图2为本发明实施例的第一计算模块的内部结构图；
图3为本发明实施例的第二计算模块的内部结构图；
图4为本发明实施例的一种分频装置的模块框图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：
参见图1，本发明提供一种分频方法，其包括步骤如下：
步骤s1：第一计算模块根据预设于第一寄存器中的分频比N产生计数初始值m，第二计算模块根据预设于第一寄存器中的分频比N以及初始值m产生计数初始值a；
上述步骤s1中，分频比N是根据实际情况进行预先设定于第一寄存器中的，第一计算模块和第二计算模块的内均分别有逻辑电路，参见图2，第一计算模块内部由第一加法器、第二寄存器和除法器构成，参见图3，第二计算模块内部由乘法器和第二加法器构成，第一寄存器的输出端和第二寄存器的输出端均与第一加法器的输入端连接，加法器的输出端与除法器的输入端连接，第二计算模块和第一计数器均与除法器的输出端连接；乘法器的输入端与除法器的输出端连接，乘法器的输出端连接第二加法器的输入端，第二加法器的输出端连接第二计数器。第一计算模块产生计数初始值m＝floor(N-K)/P，另外，N＝P*m+a，其中，N为预设于第一寄存器中的分频比，K是引入的一个参数，K预设于第二寄存器中，K可以根据分频比N的范围选择，floor函数表示舍去小数部分，P为本实施例中P/(P+1)预分频器的分频比，下面对该P/(P+1)预分频器进行详细介绍。在该步骤中，只要一上电，第一计算模块和第二计算模块就会自动根据分频比N分别产生对应的初始值，并不需要其他信号控制，对于参数K和分频比P都是在烧录电路时已经固定设好，因此第一计算模块和第二计算模块已经预先知道参数K和分频比P的数值，实际上，第一计算模块要比第二计算模块先工作，第一计算模块根据分频比N、分频比P和参数K可计算出初始值m，之后第二计算模块根据分频比P、分频比N和初始值m得到初始值a，由于这两个计算模块都是逻辑运算，速度非常快，第一计算模块比第二计算模块先工作的时间几乎可以忽略不计。
步骤s2：复位器件控制第一计数器从第一计算模块中获取计数初始值m，以及控制第二计数器从第二计算模块中获取计数初始值a，且m>a≥1；
对于步骤s2，复位器件不断的发送获取控制信号至第一计数器和第二计数器，第一计数器和第二计数器接收到该获取控制信号后，分别对第一计算模块和第二计数模块进行获取计数初始值m、计数初始值a。
步骤s3：分频比为P/(P+1)的P/(P+1)预分频器将来自压控振荡器的输入信号进行预分频后得到预分频信号，并将该预分频信号分别发送至第一计数器和第二计数器，以使第一计数器和第二计数器进行计数；
上述步骤s3中，P/(P+1)预分频器中，P+1分频即是把P+1个输入周期变成1个输出周期，P分频就是把P个输入周期变成1个输出周期。例如P＝8，则该P/(P+1)预分频器就是可以可以做9分频也可以做8分频的分频器。来自压控振动器的输入信号是需要进行分频处理的，P/(P+1)预分频器对输入信号先进行预分频处理，例如此时是进行P分频，P＝8，最终要进行的分频比N＝120，那么在P/(P+1)预分频器则完成8分频，其他分频由后续的两个计数器进行处理。
对应于步骤s3中的第一计数器进行计数，其具体可以分为如下子步骤进行：
步骤31a：第一计数器以公式i1＝m-1开始计数，其中，i1为第一计数器的计数值；
步骤32a：判断该计数值i1是否大于1，若是，则返回步骤31a，否则，第一计数器计数停止；
对应于步骤s3中的第二计数器进行计数，其具体可以分为如下子步骤进行：
步骤31b：第二计数器以公式i2＝a-1开始计数，其中，i2为第二计数器的计数值；
步骤32b：判断该计数值i2是否大于1，若是，则返回步骤31b，否则，第二计数器计数停止。
本实施例的第一计数器、第二计数器、第一计算模块、第二计数模块、复位器件以及P/(P+1)预分频器均是属于一个分频器内，即该分频器包括上述这些模块设备。第一计数器和第二计数器均是进行减一计数，每当输入信号出现一个上升沿，两个计数器就进行一个计数动作，一开始，第一计数器和第二计数器是同步计数的，第一计数器从计数初始值m开始做减一计数，而第二计数器从计数初始值a开始做减一计数，由于m>a，所以必然是第二计数器先行使得最后的计数值到1停止，从两个计数器同时开始做减一计数至第二计数器计数停止这一阶段定义为P/(P+1)预分频器的一个分频周期的前半段，在这一阶段，分频器是做P+1分频，因此此阶段的两个计数器的每个周期都包含P+1的输入周期，该输入周期数为(P+1)*a，后半段的情况是第二计数器已经计数停止，但第一计数器继续计数直至第二计数器的计数值为1，该阶段即为分频器的一个分频周期的后半段，在这期间分频器做P分频，因此后半段的输入周期数为P*(m-a)。两段时间的输入周期数相加即为(P+1)*a+P*(m-a)＝P*(m+a)。
当然本实施例提供的一个计数方法并不是唯一限定的，也可以通过设定两个计数器的初始值为0，然后进行加1计数，同样可以实现。
步骤s4：第一计数器计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；第二计数器计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号，所述分频比N＝P*m+a。这里复位模块的高电平信号和低电平信号结合起来就是最终的达到分频比N的分频信号。第一计数模块和第二计数模块分别对预分频信号进行相关运算处理后，得到第一控制信号和第二控制信号，复位器件根据这两个信号就可以处理得到最终的分频信号。
具体来讲，由于m>a,第二计数器必然比第一计数器先停止计数，步骤s4具体包括如下子步骤：
步骤41：第二计数器计数停止，第二计数器发送第二控制信号至复位器件；
步骤42：复位器件根据该第二控制信号输出低电平信号；
步骤43：第一计数器计数停止，第一计数器发送第一控制信号至复位器件；
步骤44：复位器件根据该第一控制信号输出高电平信号。
当第二计数器计数停止时，复位器件根据第二控制信号输出低电平信号，第一计数器计数停止时，复位器件输出高电平信号，由此可以将输入信号的高低电平区分开，输入信号的频率为fvco，输出信号的频率为fdiv，则fdiv*N＝fvco，即输出信号是输入信号经过N分频之后的输出，该输出信号包括了复位器件输出的高电平信号和低电平信号。至第一计数器计数停止，整个分频器完成一个完整的分频周期，在此之后执行下一步。
步骤s5：第一计数器和第二计数器均计数停止时，复位器件控制P/(P+1)预分频器复位，P/(P+1)预分频器重新接收来自压控振荡器的新的输入信号。由此开始新一个周期的分频工作。
本实施例中由分频比Ν映射出初始值m和a的映射方式可以实现较宽的连续分频比范围，下面进行具体说明：
由于N＝P*m+a，而m＝floor(N-K)/P，a＝N-P*m，上述提到K为参数，可以根据分频比N的范围选择，下面通过举例进一步说明，假设P＝8，K＝4，N＝100，那么由公式m＝floor(N-K)/P可得到m＝12，由公式a＝N-P*m可得到a＝4，用公式N＝P*m+a对上述结果进行验证，8*12+4＝100,说明该分频方式是正确可行的。下面通过一个表格举例进行说明(下表中K＝4，P＝8)：
| N | m | a |
| 100 | 12 | 4 |
| 101 | 12 | 5 |
| 102 | 12 | 6 |
| 103 | 12 | 7 |
| 104 | 12 | 8 |
| 105 | 12 | 9 |
| 106 | 12 | 10 |
| 107 | 12 | 11 |
| 108 | 13 | 4 |
| 109 | 13 | 5 |
| 110 | 13 | 6 |
| 111 | 13 | 7 |
由上表可以发现，a的取值从K到m-1，比如m＝12时，a随N的递增而递增，当m＝13时，同样a随N的递增而递增。而当K＝4，P＝8，N＝99时，由公式m＝floor(N-K)/P，可知m＝11，根据公式a＝N-P*m，可知a＝11，此时并不满足限定式m>a≥1，因此本实施例提供的计算方法可K的取值限定连续分频比的下限为100，即当K＝4时，N≥100。
另一种情况，当K＝3，P＝8，N＝99时，可得m＝1,2，a＝3，此时并没有违反限定式m>a≥1的限定，说明在这种情况下，是可以做99分频的，结合公式进行推算，可以得知在K＝3，P＝8的情况下，分频比的最小值为91，说明当K减小时，拓展了连续分频比的范围。
因此在实际情况中，当预设的分频比N较小时，K可以取较小的值以得到更小的分频比下限，K越小，可能的最小占空比也越小。
下面继续推导分频比的下限，设Ν＝P*x+K-1,x为正整数，表示m的取值，m不能任意小，由公式m＝floor(N-K)/P，可得m＝x-1，由公式a＝N-P*m，可得a＝N-(x-1)*P＝P+K-1，由于m>a,则x>P+K，因此N>P*(P+K)+K-1,N≥P*(P+K)+K，当K＝1时，分频比N可以得到最小值为P*(P+1)+1.
本实施例的这种映射方式支持的分频比范围没有上限，但是当分频比很大时，占空比会较小，当N＝x*P+K时出现最小占空比，由公式m＝floor(N-K)/P，m＝x，由公式a＝N-P*m，则a＝N-x*P＝K,占空比可见，分频比N越大，占空比最小值越小，占空比对K的导数大于0，所以K越小，占空比最小值也越小。
另一方面，对应于本实施例的一种分频方法，还提供一种分频装置，能够实现该分频方法的所有功能，参见图4，其包括第一计算模块、第二计算模块、第一计数器、第二计数器、P/(P+1)预分频器以及复位器件，第一计算模块和第二计算模块均与外部的第一寄存器连接，用于获取预设于第一寄存器中的分频比N，P/(P+1)预分频器与外部的压控振荡器连接，用于接收来自压控振荡器的输入信号。第一计算模块、第二计算模块、P/(P+1)预分频器以及复位器件均与第一计数器连接，第一计算模块和第二计数器还均与第二计算模块连接，第二计数器和P/(P+1)预分频器还均与复位器件连接。这些模块器件的所有功能均如一种分频方法所述，具体的，第一计算模块，用于根据预设于外部的第一寄存器中的分频比N产生计数初始值m；所述第二计算模块，用于根据预设于第一寄存器中的分频比N以及第一计算模块产生的初始值m而产生初始值a；所述复位器件，用于控制第一计数器从第一计算模块中获取计数初始值m，以及控制第二计数器从第二计算模块中获取计数初始值a；所述P/(P+1)预分频器，用于将来自压控振荡器的输入信号进行预分频后得到预分频信号，并将该预分频信号分别发送至第一计数器和第二计数器；所述第一计数器，用于根据预分频信号以计数初始值m开始进行计数，并在计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；所述第二计数器，用于根据预分频信号以计数初始值a开始进行计数，并在计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号。其中，本实施例同样采用减一计数的方式，优选计数初始值m>计数初始值a≥1。当第一计数器和第二计数器均计数停止时，所述复位器件还用于控控制P/(P+1)预分频器进行分频比为P的预分频，第二计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为(P+1)的预分频。由于m>a≥1，因此第二计数器必然比第一计数器先行停止计数，因此实际上，复位器件是当第一计数器计数停止时，控制P/(P+1)预分频器分频比为P的预分频。
进一步的，第一计算模块包括第一加法器、除法器和第二寄存器，所述第一寄存器的输出端和第二寄存器的输出端均与第一加法器的输入端连接，所述加法器的输出端与除法器的输入端连接，所述第二计算模块和第一计数器均与除法器的输出端连接。第二计算模块包括乘法器和第二加法器，所述乘法器的输入端与除法器的输出端连接，所述乘法器的输出端连接第二加法器的输入端，第二加法器的输出端连接第二计数器。
对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
Claims (9)
1.一种分频方法，其特征在于，包括如下步骤：
步骤一：第一计算模块根据预设于第一寄存器中的分频比N产生计数初始值m，第二计算模块根据预设于第一寄存器中的分频比N以及初始值m产生计数初始值a；
步骤二：复位器件控制第一计数器从第一计算模块中获取计数初始值m，以及控制第二计数器从第二计算模块中获取计数初始值a，且m>a≥1；
步骤三：分频比为P/(P+1)的P/(P+1)预分频器将来自压控振荡器的输入信号进行预分频后得到预分频信号，并将该预分频信号分别发送至第一计数器和第二计数器，以使第一计数器和第二计数器进行计数；
步骤四：第一计数器计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；第二计数器计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号，所述分频比N＝P*m+a。
2.如权利要求1所述的分频方法，其特征在于，所述步骤四之后还包括如下步骤：
步骤五：所述第一计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为P的预分频，第二计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为(P+1)的预分频。
3.如权利要求1所述的分频方法，其特征在于，所述步骤三中第一计数器进行计数的步骤包括：
步骤31a：第一计数器以公式i1＝m-1开始计数，其中，i1为第一计数器的计数值；
步骤32a：判断该计数值i1是否大于1，若是，则返回步骤31a，否则，第一计数器计数停止；
所述步骤三中第二计数器进行计数的步骤包括：
步骤31b：第二计数器以公式i2＝a-1开始计数，其中，i2为第二计数器的计数值；
步骤32b：判断该计数值i2是否大于1，若是，则返回步骤31b，否则，第二计数器计数停止。
4.如权利要求1所述的分频方法，其特征在于，所述步骤四具体包括如下子步骤：
步骤41：第二计数器计数停止，第二计数器发送第二控制信号至复位器件；
步骤42：复位器件根据该第二控制信号输出低电平信号；
步骤43：第一计数器计数停止，第一计数器发送第一控制信号至复位器件；
步骤44：复位器件根据该第一控制信号输出高电平信号。
5.一种分频装置，其特征在于，包括第一计算模块、第二计算模块、第一计数器、第二计数器、复位器件以及P/(P+1)预分频器，所述第一计算模块，用于根据预设于外部的第一寄存器中的分频比N产生计数初始值m；所述第二计算模块，用于根据预设于第一寄存器中的分频比N以及第一计算模块产生的初始值m而产生初始值a；所述复位器件，用于控制第一计数器从第一计算模块中获取计数初始值m，以及控制第二计数器从第二计算模块中获取计数初始值a；所述P/(P+1)预分频器，用于将来自压控振荡器的输入信号进行预分频后得到预分频信号，并将该预分频信号分别发送至第一计数器和第二计数器；所述第一计数器，用于根据预分频信号以计数初始值m开始进行计数，并在计数停止时，发送第一控制信号至复位器件，以使复位器件根据该第一控制信号输出高电平信号；所述第二计数器，用于根据预分频信号以计数初始值a开始进行计数，并在计数停止时，发送第二控制信号至复位器件，以使复位器件根据该第二控制信号输出低电平信号。
6.如权利要求5所述的分频装置，其特征在于，所述计数初始值m>计数初始值a≥1。
7.如权利要求5所述的分频装置，其特征在于，所述第一计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为P的预分频，第二计数器计数停止时，复位器件控制P/(P+1)预分频器进行分频比为(P+1)的预分频。
8.如权利要求5所述的分频装置，其特征在于，所述第一计算模块包括第一加法器、除法器和第二寄存器，所述第一寄存器的输出端和第二寄存器的输出端均与第一加法器的输入端连接，所述加法器的输出端与除法器的输入端连接，所述第二计算模块和第一计数器均与除法器的输出端连接。
9.如权利要求8所述的分频装置，其特征在于，所述第二计算模块包括乘法器和第二加法器，所述乘法器的输入端与除法器的输出端连接，所述乘法器的输出端连接第二加法器的输入端，第二加法器的输出端连接第二计数器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510439323.5A CN104993826B (zh) | 2015-07-22 | 2015-07-22 | 一种分频方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510439323.5A CN104993826B (zh) | 2015-07-22 | 2015-07-22 | 一种分频方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104993826A CN104993826A (zh) | 2015-10-21 |
| CN104993826B true CN104993826B (zh) | 2018-05-15 |
Family
ID=54305590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510439323.5A Active CN104993826B (zh) | 2015-07-22 | 2015-07-22 | 一种分频方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104993826B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108880540B (zh) * | 2018-06-08 | 2022-03-15 | 中国电子科技集团公司第四十一研究所 | 一种改善锁相环频率切换时间的方法 |
| CN110868212B (zh) * | 2019-12-02 | 2023-03-24 | 深圳清华大学研究院 | 一种高速计数和比较电路及其方法 |
| US11909407B2 (en) | 2022-06-17 | 2024-02-20 | Samsung Electronics Co., Ltd. | Method and system of dynamically controlling reset signal of IQ divider |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341156A (ja) * | 1997-06-10 | 1998-12-22 | Sony Corp | Ｐｌｌ回路 |
| CN101557225A (zh) * | 2009-05-05 | 2009-10-14 | 复旦大学 | 一种应用于分数分频频率合成器的脉冲吞计数器 |
| CN102412836A (zh) * | 2011-09-30 | 2012-04-11 | 杭州电子科技大学 | 一种双可编程减法分频器 |
-
2015
- 2015-07-22 CN CN201510439323.5A patent/CN104993826B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341156A (ja) * | 1997-06-10 | 1998-12-22 | Sony Corp | Ｐｌｌ回路 |
| CN101557225A (zh) * | 2009-05-05 | 2009-10-14 | 复旦大学 | 一种应用于分数分频频率合成器的脉冲吞计数器 |
| CN102412836A (zh) * | 2011-09-30 | 2012-04-11 | 杭州电子科技大学 | 一种双可编程减法分频器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104993826A (zh) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104993826B (zh) | 一种分频方法及其装置 | |
| CN105577178B (zh) | 一种宽带低相位噪声Sigma-Delta锁相环 | |
| EP1551102B1 (en) | Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method. | |
| CN102868399B (zh) | 锁相环频率综合器和锁相环失锁检测及调节方法 | |
| US20030048863A1 (en) | Clock control method, frequency dividing circuit and PLL circuit | |
| EP2332258B1 (en) | Techniques for generating fractional clock signals | |
| US8461933B2 (en) | Device and method for frequency calibration and phase-locked loop using the same | |
| CN106788420B (zh) | 一种信号频率检测方法、装置及信号频率控制器 | |
| CN102460973A (zh) | 数字pll电路、半导体集成电路、显示装置 | |
| CN103152034A (zh) | 一种小数分频锁相环电路及分频比控制方法 | |
| US10498308B2 (en) | Circuit for calibration measurements, method, computer program, and electronic device | |
| CN110492848A (zh) | Rc振荡器的数字调整装置及其调整方法 | |
| CN105187052B (zh) | 一种可编程小数分频电路 | |
| TW200822567A (en) | USB device, frequency auto-locking device and frequency auto-locking method | |
| US7636020B1 (en) | Mitigating fractional spurs in fractional-N frequency synthesizer systems | |
| CN102412836A (zh) | 一种双可编程减法分频器 | |
| CN107947791A (zh) | 一种基于集成锁相环芯片的快速频率切换微*** | |
| CN101421930A (zh) | 配置锁相环电路的方法以及*** | |
| CN105811971B (zh) | 基于计数器的可变频时钟源和fpga器件 | |
| CN106911322A (zh) | 生成占空比可调的时钟信号的电路和方法 | |
| CN107846222A (zh) | 一种数字模拟转换器增益自校准电路 | |
| US9966963B2 (en) | Frequency synthesizer | |
| CN205901711U (zh) | 一种基于gps秒脉冲信号的精确数字分频装置 | |
| TWI533617B (zh) | 數位頻率合成器及其數位頻率合成方法 | |
| CN103326714A (zh) | 数字控制振荡器、硬件性能检测方法、***和检测器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20151222 Address after: Nanxiang Road two Whampoa Science City District of Guangzhou City, Guangdong province 510000 No. 23 6 floor B605Bx Applicant after: Guangzhou Runxin Information Technology Co., Ltd. Applicant after: Guangzhou Haige Communications Group Address before: 8, 510000 building, east block, A building, 11 Cai Cai road, Guangdong, Guangzhou Applicant before: Guangzhou Runxin Information Technology Co., Ltd. |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20170713 Address after: High tech Industrial Development Zone, Guangzhou City, Guangdong province 510663 Science City sea Yun Lu No. 88 Applicant after: Guangzhou Haige Communications Group Address before: Nanxiang Road two Whampoa Science City District of Guangzhou City, Guangdong province 510000 No. 23 6 floor B605Bx Applicant before: Guangzhou Runxin Information Technology Co., Ltd. Applicant before: Guangzhou Haige Communications Group |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190312 Address after: 510000 B605B, 6th floor, 23 Nanxiang Second Road, Science City, Huangpu District, Guangzhou City, Guangdong Province Co-patentee after: Guangzhou Haige Communications Group Patentee after: Guangzhou Runxin Information Technology Co., Ltd. Address before: 510663 No. 88 Haiyun Road, Science City, Guangzhou High-tech Industrial Development Zone, Guangdong Province Patentee before: Guangzhou Haige Communications Group |
|
| TR01 | Transfer of patent right |