CN110491331A - 一种显示面板、其驱动方法及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板、其驱动方法及显示装置，通过设置模式选择电路以及与每一个所述移位寄存器一一对应的开关控制电路，可以使所述移位寄存器的输出信号端通过对应的开关控制电路与对应的栅线电连接。这样可以使所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以控制所述开关控制电路的导通和截止，从而在开关控制电路的导通时，可以将移位寄存器的输出信号端与对应连接的栅线导通。在开关控制电路的截止时，可以将移位寄存器的输出信号端与对应连接的栅线断开，从而可以降低显示面板的刷新频率，实现降低功耗的效果。

Description

一种显示面板、其驱动方法及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种显示面板、其驱动方法及显示装置。

背景技术

随着显示技术的发展，显示面板的显示效果不断改善，从而使得显示面板的应用越来越广泛。然而，显示面板通常采用固定的刷新频率更新画面，这将导致在一些应用情境(例如，要显示诸如红、绿、蓝等纯色画面或实现静态画面)中会导致功耗较大的问题。

发明内容

本发明实施例提供一种显示面板、其驱动方法及显示装置，用以降低功耗。

本发明实施例提供了一种显示面板，包括：多条栅线，栅极驱动电路；所述栅极驱动电路包括级联的多个移位寄存器；其中，一个所述移位寄存器的输出信号端电连接至少一条栅线；所述显示面板还包括：模式选择电路以及与每一个所述移位寄存器一一对应的开关控制电路；

所述移位寄存器的输出信号端通过对应的开关控制电路与对应的栅线电连接；所述模式选择电路用于在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以控制所述开关控制电路的导通和截止。

可选地，在本发明实施例中，所述模式选择电路包括：反相器、第一晶体管以及第二晶体管；其中，所述第一晶体管与所述第二晶体管的类型不同；

所述反相器的输入端与所述选通控制信号端电连接，所述反相器的输出端与所述第一晶体管的第一极电连接；

所述第一晶体管的栅极与所述模式选择信号端电连接，所述第一晶体管的第二极与所有所述开关控制电路的控制端电连接；

所述第二晶体管的栅极与所述模式选择信号端电连接，所述第二晶体管的第一极与所述选通控制信号端电连接，所述第二晶体管的第二极与所有所述开关控制电路的控制端电连接。

可选地，在本发明实施例中，所述开关控制电路包括第三晶体管；

所述第三晶体管的栅极作为所述开关控制电路的控制端，所述第三晶体管的第一极与对应的移位寄存器的输出信号端电连接，所述第三晶体管的第二极与对应的栅线电连接。

可选地，在本发明实施例中，相邻的两级移位寄存器中，下一级移位寄存器的输入信号端与上一级移位寄存器的输出信号端电连接，且上一级移位寄存器的复位信号端与下一级移位寄存器的输出信号端电连接。

可选地，在本发明实施例中，所述移位寄存器包括：第四晶体管、第五晶体管、第六晶体管以及第七晶体管；

所述第四晶体管的栅极和其第一极均与所述输入信号端电连接，所述第四晶体管的第二极与所述第五晶体管的栅极电连接；

所述第五晶体管的第一极与时钟信号端CK电连接，所述第五晶体管的第二极与所述输出信号端电连接；

所述第六晶体管的栅极与所述复位信号端电连接，所述第六晶体管的第一极与参考电压信号端VREF电连接，所述第六晶体管的第二极与所述第五晶体管的栅极电连接；

所述第七晶体管的栅极与所述复位信号端电连接，所述第七晶体管的第一极与所述参考电压信号端VREF电连接，所述第七晶体管的第二极与所述输出信号端电连接。

本发明实施例还提供了一种显示装置，包括上述显示面板。

本发明实施例还提供了一种上述显示面板的驱动方法，包括：

在第n帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制奇数级移位寄存器电连接的开关控制电路导通；

在第n+1帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制偶数级移位寄存器电连接的开关控制电路导通；n为奇数或偶数。

可选地，在本发明实施例中，所述模式选择信号端的信号为时钟信号，并且周期为两帧显示时间，占空比为50％；

所述选通控制信号端的信号为时钟信号，并且周期时长为扫描两条栅线的时长，占空比为50％。

本发明实施例还提供了一种上述显示面板的驱动方法，包括：将所有所述移位寄存器分为多个单元组，每个所述单元组包括相邻的至少两个移位寄存器；

在第n帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制所述多个单元组中的奇数个单元组中的移位寄存器电连接的开关控制电路导通；

在第n+1帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制所述多个单元组中的偶数个单元组中的移位寄存器电连接的开关控制电路导通；n为奇数或偶数。

可选地，在本发明实施例中，所述模式选择信号端的信号为时钟信号，并且周期为两帧显示时间，占空比为50％；

所述选通控制信号端的信号为时钟信号，并且周期时长为扫描两个所述单元组电连接的栅线的时长，占空比为50％。

本发明有益效果如下：

本发明实施例提供的显示面板、其驱动方法及显示装置，通过设置模式选择电路以及与每一个所述移位寄存器一一对应的开关控制电路，可以使所述移位寄存器的输出信号端通过对应的开关控制电路与对应的栅线电连接。这样可以使所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以控制所述开关控制电路的导通和截止，从而在开关控制电路的导通时，可以将移位寄存器的输出信号端与对应连接的栅线导通。在开关控制电路的截止时，可以将移位寄存器的输出信号端与对应连接的栅线断开，从而可以降低显示面板的刷新频率，实现降低功耗的效果。

附图说明

图1为本发明实施例提供的显示面板的结构示意图；

图2为本发明实施例提供的一种显示面板的具体结构示意图；

图3为本发明实施例提供的移位寄存器的结构示意图；

图4为本发明实施例提供的显示面板的一种驱动方法的流程图；

图5为本发明实施例提供的一种电路时序图；

图6为本发明实施例提供的显示面板的又一种驱动方法的流程图；

图7为本发明实施例提供的又一种显示面板的具体结构示意图；

图8为本发明实施例提供的又一种电路时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

本发明实施例提供一种显示面板，如图1所示，包括：多条栅线Gate_k(k＝1、2、3…K；K为显示面板中栅线的总数)，栅极驱动电路100；栅极驱动电路100包括级联的多个移位寄存器SR(k)；其中，一个移位寄存器SR(k)的输出信号端out电连接至少一条栅线Gate_k。并且，显示面板还可以包括：模式选择电路200以及与每一个移位寄存器一一对应的开关控制电路300；其中，移位寄存器SR(k)的输出信号端out通过对应的开关控制电路300与对应的栅线Gate_k电连接；模式选择电路200用于在模式选择信号端MS的信号控制下，根据选通控制信号端MC的信号，向所有开关控制电路300的控制端提供信号，以控制开关控制电路300的导通和截止。

本发明实施例提供的显示面板，通过设置模式选择电路以及与每一个所述移位寄存器一一对应的开关控制电路，可以使所述移位寄存器的输出信号端通过对应的开关控制电路与对应的栅线电连接。这样可以使所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以控制所述开关控制电路的导通和截止，从而在开关控制电路的导通时，可以将移位寄存器的输出信号端与对应连接的栅线导通。在开关控制电路的截止时，可以将移位寄存器的输出信号端与对应连接的栅线断开，从而可以降低显示面板的刷新频率，实现降低功耗的效果。

在具体实施时，在本发明实施例中，如图1所示，可以使一个移位寄存器SR(k)的输出信号端out电连接一条栅线Gate_k。当然，也可以使一个移位寄存器的输出信号端out电连接两条、三条或更多条栅线，这可以根据实际应用环境来设计确定，在此不作限定。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

在具体实施时，在本发明实施例中，如图1与图2所示，第一极移位寄存器的输入信号端in与帧触发信号端STV电连接；相邻的两级移位寄存器中，下一级移位寄存器SR(k)的输入信号端in与上一级移位寄存器SR(k-1)的输出信号端out电连接，且上一级移位寄存器SR(k)的复位信号端rst与下一级移位寄存器SR(k+1)的输出信号端out电连接。

在具体实施时，在本发明实施例中，如图3所示，以一个移位寄存器的结构为例，该移位寄存器可以包括：第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7；其中，

第四晶体管M4的栅极和其第一极均与输入信号端in电连接，第四晶体管M4的第二极与第五晶体管M5的栅极电连接；

第五晶体管M5的第一极与时钟信号端CK电连接，第五晶体管M5的第二极与输出信号端out电连接；

第六晶体管M6的栅极与复位信号端rst电连接，第六晶体管M6的第一极与参考电压信号端VREF电连接，第六晶体管M6的第二极与第五晶体管M5的栅极电连接；

第七晶体管M7的栅极与复位信号端rst电连接，第七晶体管M7的第一极与参考电压信号端VREF电连接，第七晶体管M7的第二极与输出信号端out电连接。

在具体实施时，在输入信号端in的有效脉冲信号为高电平信号时，第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7均为N型晶体管，参考电压信号端VREF的信号为低电平信号。在输入信号端in的有效脉冲信号为低电平信号时，第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7均为P型晶体管，参考电压信号端VREF的信号为高电平信号。需要说明的是，上述有效脉冲信号为能够控制第四晶体管M4导通的信号。

在具体实施时，上述移位寄存器的工作过程可以与现有技术中的工作过程基本相同，在此不作赘述。

在具体实施时，结合图2、图3以及图5所示，第1级移位寄存器的输入信号端in连接帧触发信号端STV的信号stv，第4y-3级移位寄存器的时钟信号端CK均与第一时钟端ck1电连接，第4y-2级移位寄存器的时钟信号端CK均与第二时钟端ck2电连接，第4y-1级移位寄存器的时钟信号端CK均与第三时钟端ck3电连接，第4y级移位寄存器的时钟信号端CK均与第四时钟端ck4电连接；其中，y为正整数。

当然，以上仅是举例说明本发明实施例提供的移位寄存器的具体结构，在具体实施时，移位寄存器的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

在具体实施时，在本发明实施例中，如图2所示，开关控制电路300可以包括第三晶体管M3；其中，第三晶体管M3的栅极作为开关控制电路300的控制端，第三晶体管M3的第一极与对应的移位寄存器的输出信号端out电连接，第三晶体管M3的第二极与对应的栅线电连接。示例性地，第三晶体管M3在其栅极的信号的控制下处于导通状态时，可以将对应的移位寄存器的输出信号端out的信号提供给对应的栅线。

示例性地，第三晶体管M3可以为N型晶体管或P型晶体管，在此不作限定。

当然，以上仅是举例说明本发明实施例提供的开关控制电路300的具体结构，在具体实施时，上述开关控制电路300的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

在具体实施时，在本发明实施例中，如图2所示，模式选择电路200可以包括：反相器NB、第一晶体管M1以及第二晶体管M2；其中，第一晶体管M1与第二晶体管M2的类型不同。示例性地，第一晶体管M1为N型晶体管，则第二晶体管M2为P型晶体管。或者，第一晶体管M1为P型晶体管，第二晶体管M2为N型晶体管，在此不作限定。

在具体实施时，在本发明实施例中，如图2所示，反相器NB的输入端与选通控制信号端MC电连接，反相器NB的输出端与第一晶体管M1的第一极电连接。第一晶体管M1的栅极与模式选择信号端MS电连接，第一晶体管M1的第二极与所有开关控制电路300的控制端电连接；即第一晶体管M1的第二极与所有第三晶体管M3的栅极电连接。第二晶体管M2的栅极与模式选择信号端MS电连接，第二晶体管M2的第一极与选通控制信号端MC电连接，第二晶体管M2的第二极与所有开关控制电路300的控制端电连接。

在具体实施时，在本发明实施例中，反相器NB可以使其输出端的信号与其输入端的信号的电平相反。第一晶体管M1在模式选择信号端MS的信号的控制下处于导通状态时，可以将输入第一晶体管M1第一极的信号提供给所有开关控制电路300的控制端，即所有第三晶体管M3的栅极。第二晶体管M2在模式选择信号端MS的信号的控制下处于导通状态时，可以将选通控制信号端MC的信号提供给所有开关控制电路300的控制端，即所有第三晶体管M3的栅极。

当然，以上仅是举例说明本发明实施例提供的模式选择电路200的具体结构，在具体实施时，上述模式选择电路200的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步的，在具体实施时，P型晶体管在高电平作用下截止，在低电平作用下导通；N型晶体管在高电平作用下导通，在低电平作用下截止。

需要说明的是本发明上述实施例中提到的晶体管可以是薄膜晶体管(TFT，ThinFilm Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，这些晶体管的第一极可以作为源极，第二极可以作为漏极，或者，第一极也可以作为漏极，第二极也可以作为源极，在此不做具体区分。

基于同一发明构思，本发明实施例还提供一种上述显示面板的驱动方法，如图4所示，可以包括如下步骤：

S401、在第n帧显示时间内，控制各移位寄存器依次输出栅极扫描信号，且模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有开关控制电路的控制端提供信号，以仅控制奇数级移位寄存器电连接的开关控制电路导通；

S402、在第n+1帧显示时间内，控制各移位寄存器依次输出栅极扫描信号，且模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有开关控制电路的控制端提供信号，以仅控制偶数级移位寄存器电连接的开关控制电路导通；n为奇数或偶数。

在具体实施时，在本发明实施例中，如图5所示，模式选择信号端MS的信号ms为时钟信号，并且周期为两帧显示时间，占空比为50％。

在具体实施时，在本发明实施例中，如图5所示，选通控制信号端MC的信号mc为时钟信号，并且周期时长为扫描两条栅线的时长，占空比为50％。

在具体实施时，可以使n＝1、2、3、4、5、6或更多，这可以根据实际应用环境来设计确定，在此不作限定。

下面以图2所示的显示面板的结构，n＝1，以及其栅线Gate_1～Gate_4为例，结合图5所示的电路时序图对本发明实施例提供的上述显示面板的工作过程作以描述。具体地，选取如图5所示的电路时序图中的第1帧显示时间F1和第2帧显示时间F2。其中，选取第1帧显示时间F1中的f11、f12、f13以及f14四个阶段，以及选取第2帧显示时间F2中的f21、f22、f23以及f24四个阶段。

并且，sr_1～sr_4分别代表移位寄存器SR(1)～SR(4)输出的栅极扫描信号，gate_1～gate_4分别代表栅线Gate_1～Gate_4上传输的栅极扫描信号，ms代表模式选择信号端MS的信号，mc代表选通控制信号端MC的信号。m0代表第三晶体管M3的栅极的信号。

具体地，在第1帧显示时间内，移位寄存器SR(1)～SR(4)依次输出栅极扫描信号sr_1～sr_4。并且，模式选择信号端MS的信号ms为低电平信号，控制第一晶体管M1截止，第二晶体管M2导通。

在f11阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的高电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_1传输高电平的信号gate_1，栅线Gate_2～Gate_4传输低电平的信号gate_2～gate_4。

在f12阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的低电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样由于栅线Gate_1未有高电平信号输入，所以栅线Gate_1恢复低电平的信号gate_1。栅线Gate_2～Gate_4保持传输低电平的信号gate_2～gate_4。

在f13阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的高电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_3传输高电平的信号gate_3，栅线Gate_1、Gate_2以及Gate_4传输低电平的信号gate_1、gate_2以及gate_4。

在f14阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的低电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样由于栅线Gate_3未有高电平信号输入，所以栅线Gate_3恢复低电平的信号gate_3。栅线Gate_1、Gate_2以及Gate_4保持传输低电平的信号gate_1、gate_2以及gate_4。

同理，其余栅线传输的栅极扫描信号依次类推，在此不作赘述。这样可以实现奇数行栅线的扫描过程。

在第2帧显示时间内，移位寄存器SR(1)～SR(4)依次输出栅极扫描信号sr_1～sr_4。并且，模式选择信号端MS的信号ms为高电平信号，控制第一晶体管M1导通，第二晶体管M2截止。

在f21阶段中，由于反相器NB的作用，可以将选通控制信号端MC的高电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样可以使栅线Gate_1～Gate_4保持传输低电平的信号gate_1～gate_4。

在f22阶段中，由于反相器NB的作用，可以将选通控制信号端MC的低电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_2传输高电平的信号gate_2，栅线Gate_1、Gate_3以及Gate_4传输低电平的信号gate_1、gate_3以及gate_4。

在f23阶段中，由于反相器NB的作用，可以将选通控制信号端MC的高电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样由于栅线Gate_2未有高电平信号输入，所以栅线Gate_2恢复低电平的信号gate_2。栅线Gate_1、Gate_3以及Gate_4保持传输低电平的信号gate_1、gate_3以及gate_4。

在f24阶段中，由于反相器NB的作用，可以将选通控制信号端MC的高电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_4传输高电平的信号gate_4，栅线Gate_1～Gate_3传输低电平的信号gate_1～gate_3。

同理，其余栅线传输的栅极扫描信号依次类推，在此不作赘述。这样可以实现偶数行栅线的扫描过程。

这样显示面板在采用60Hz的刷新频率对栅线进行扫描时，通过在相邻两帧中分别对奇数行栅线和偶数行栅线进行扫描，可以实现30Hz的刷新频率。也就是说，可以将刷新频率降低为原来的一半，从而可以降低功耗。当然，显示面板的刷新频率还可以根据实际应用环境来设计确定，在此不作限定。

基于同一发明构思，本发明实施例还提供一种上述显示面板的驱动方法，包括：将所有移位寄存器分为多个单元组，每个单元组包括相邻的至少两个移位寄存器；

如图6所示，本发明实施例提供的又一种上述显示面板的驱动方法，可以包括如下步骤：

S601、在第n帧显示时间内，控制各移位寄存器依次输出栅极扫描信号，且模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有开关控制电路的控制端提供信号，以仅控制多个单元组中的奇数个单元组中的移位寄存器电连接的开关控制电路导通；

S602、在第n+1帧显示时间内，控制各移位寄存器依次输出栅极扫描信号，且模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有开关控制电路的控制端提供信号，以仅控制多个单元组中的偶数个单元组中的移位寄存器电连接的开关控制电路导通；n为奇数或偶数。

在具体实施时，如图7所示，可以使每个单元组400_y(y＝1、2、3…Y；Y为显示面板中单元组的总数)包括相邻的两个移位寄存器。也可以使每个单元组包括相邻的三个移位寄存器。也可以使每个单元组包括相邻的四个、五个、六个或更多个移位寄存器，这可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，模式选择信号端MS的信号为时钟信号，并且周期为两帧显示时间，占空比为50％。

在具体实施时，选通控制信号端MC的信号为时钟信号，并且周期时长为扫描两个单元组电连接的栅线的时长，占空比为50％。示例性地，每个单元组包括相邻的两个移位寄存器时，选通控制信号端MC的信号的周期为扫描四条栅线的时长。

下面以图7所示的显示面板的结构，n＝1，以及其栅线Gate_1～Gate_4为例，结合图8所示的电路时序图对本发明实施例提供的上述显示面板的工作过程作以描述。

具体地，选取如图8所示的电路时序图中的第1帧显示时间F1和第2帧显示时间F2。其中，选取第1帧显示时间F1中的f11、f12、f13以及f14四个阶段，以及选取第2帧显示时间F2中的f21、f22、f23以及f24四个阶段。并且，sr_1～sr_4分别代表栅线Gate_1～Gate_4电连接的移位寄存器输出的栅极扫描信号，gate_1～gate_4分别代表栅线Gate_1～Gate_4上传输的栅极扫描信号，ms代表模式选择信号端MS的信号，mc代表选通控制信号端MC的信号。m0代表第三晶体管M3的栅极的信号。

具体地，在第1帧显示时间内，移位寄存器SR(1)～SR(4)依次输出栅极扫描信号sr_1～sr_4。并且，模式选择信号端MS的信号ms为低电平信号，控制第一晶体管M1截止，第二晶体管M2导通。

在f11阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的高电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_1传输高电平的信号gate_1，栅线Gate_2～Gate_4传输低电平的信号gate_2～gate_4。

在f12阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的高电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_1传输低电平的信号gate_1，栅线Gate_2传输高电平的信号gate_2，栅线Gate_3～Gate_4传输低电平的信号gate_3～gate_4。

在f13阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的低电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样由于栅线Gate_2未有高电平信号输入，所以栅线Gate_2恢复低电平的信号gate_2。栅线Gate_1、Gate_3以及Gate_4保持传输低电平的信号gate_1、gate_3以及gate_4。

在f14阶段中，由于第二晶体管M2导通，则可以将选通控制信号端MC的低电平的信号mc提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样可以使栅线Gate_1～Gate_4保持传输低电平的信号gate_1～gate_4。

因此，单元组400_1中移位寄存器电连接的栅线Gate_1-Gate_2可以传输栅极扫描信号gate_1～gate_2，实现扫描驱动。单元组400_2中移位寄存器电连接的栅线Gate_3-Gate_4传输低电平信号gate_3～gate_4。

同理，单元组400_3中移位寄存器电连接的栅线Gate_5-Gate_6可以传输栅极扫描信号，实现扫描驱动。单元组400_4中移位寄存器电连接的栅线Gate_7-Gate_8传输低电平信号。

同理，其余栅线传输的栅极扫描信号依次类推，在此不作赘述。这样可以实现对奇数个单元组中的移位寄存器电连接的栅线的扫描过程。

在第2帧显示时间内，移位寄存器SR(1)～SR(4)依次输出栅极扫描信号sr_1～sr_4。并且，模式选择信号端MS的信号ms为高电平信号，控制第一晶体管M1导通，第二晶体管M2截止。

在f21阶段中，由于反相器NB的作用，可以将选通控制信号端MC的高电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样可以使栅线Gate_1～Gate_4保持传输低电平的信号gate_1～gate_4。

在f22阶段中，由于反相器NB的作用，可以将选通控制信号端MC的高电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3截止。这样可以使栅线Gate_1～Gate_4保持传输低电平的信号gate_1～gate_4。

在f23阶段中，由于反相器NB的作用，可以将选通控制信号端MC的低电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_3传输高电平的信号gate_3，栅线Gate_1、Gate_2以及Gate_4传输低电平的信号gate_1、gate_2以及gate_4。

在f24阶段中，由于反相器NB的作用，可以将选通控制信号端MC的低电平的信号mc反相后通过第一晶体管M1提供给所有第三晶体管M3的栅极，以控制所有第三晶体管M3导通。这样可以使栅线Gate_3传输低电平的信号gate_3，栅线Gate_4传输高电平的信号gate_4，栅线Gate_1、Gate_2传输低电平的信号gate_1、gate_2。

因此，单元组400_1中移位寄存器电连接的栅线Gate_1-Gate_2可以低电平信号gate_1～gate_2。单元组400_2中移位寄存器电连接的栅线Gate_3-Gate_4传输栅极扫描信号gate_3～gate_4，实现扫描驱动。

同理，单元组400_3中移位寄存器电连接的栅线Gate_5-Gate_6可以低电平信号。单元组400_4中移位寄存器电连接的栅线Gate_7-Gate_8传输栅极扫描信号，实现扫描驱动。

同理，其余栅线传输的栅极扫描信号依次类推，在此不作赘述。这样可以实现对偶数个单元组中的移位寄存器电连接的栅线的扫描过程。

这样显示面板在采用60Hz的刷新频率对栅线进行扫描时，通过在相邻两帧中分别对奇数个单元组中移位寄存器电连接的栅线和偶数个单元组中移位寄存器电连接的栅线进行扫描，可以实现30Hz的刷新频率。也就是说，可以将刷新频率降低为原来的一半，从而可以降低功耗。当然，显示面板的刷新频率还可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，在本发明实施例中，在降低刷新频率扫描栅线时，可以采用上述驱动方法。当然，在实际应用中，还可以逐行扫描栅线，以实现正常刷新频率扫描栅线。具体地，在逐行扫描栅线时，可以控制各移位寄存器依次输出栅极扫描信号，且模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有开关控制电路的控制端提供信号，以控制所有级移位寄存器电连接的开关控制电路的导通。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。

在具体实施时，在本发明实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的显示面板、其驱动方法及显示装置，通过设置模式选择电路以及与每一个所述移位寄存器一一对应的开关控制电路，可以使所述移位寄存器的输出信号端通过对应的开关控制电路与对应的栅线电连接。这样可以使所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以控制所述开关控制电路的导通和截止，从而在开关控制电路的导通时，可以将移位寄存器的输出信号端与对应连接的栅线导通。在开关控制电路的截止时，可以将移位寄存器的输出信号端与对应连接的栅线断开，从而可以降低显示面板的刷新频率，实现降低功耗的效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示面板，包括：多条栅线，栅极驱动电路；所述栅极驱动电路包括级联的多个移位寄存器；其中，一个所述移位寄存器的输出信号端电连接至少一条栅线；其特征在于，所述显示面板还包括：模式选择电路以及与每一个所述移位寄存器一一对应的开关控制电路；

所述移位寄存器的输出信号端通过对应的开关控制电路与对应的栅线电连接；所述模式选择电路用于在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以控制所述开关控制电路的导通和截止。

2.如权利要求1所述的显示面板，其特征在于，所述模式选择电路包括：反相器、第一晶体管以及第二晶体管；其中，所述第一晶体管与所述第二晶体管的类型不同；

所述反相器的输入端与所述选通控制信号端电连接，所述反相器的输出端与所述第一晶体管的第一极电连接；

所述第一晶体管的栅极与所述模式选择信号端电连接，所述第一晶体管的第二极与所有所述开关控制电路的控制端电连接；

所述第二晶体管的栅极与所述模式选择信号端电连接，所述第二晶体管的第一极与所述选通控制信号端电连接，所述第二晶体管的第二极与所有所述开关控制电路的控制端电连接。

3.如权利要求1所述的显示面板，其特征在于，所述开关控制电路包括第三晶体管；

所述第三晶体管的栅极作为所述开关控制电路的控制端，所述第三晶体管的第一极与对应的移位寄存器的输出信号端电连接，所述第三晶体管的第二极与对应的栅线电连接。

4.如权利要求1-3任一项所述的显示面板，其特征在于，相邻的两级移位寄存器中，下一级移位寄存器的输入信号端与上一级移位寄存器的输出信号端电连接，且上一级移位寄存器的复位信号端与下一级移位寄存器的输出信号端电连接。

5.如权利要求4所述的显示面板，其特征在于，所述移位寄存器包括：第四晶体管、第五晶体管、第六晶体管以及第七晶体管；

所述第四晶体管的栅极和其第一极均与所述输入信号端电连接，所述第四晶体管的第二极与所述第五晶体管的栅极电连接；

所述第五晶体管的第一极与时钟信号端CK电连接，所述第五晶体管的第二极与所述输出信号端电连接；

所述第六晶体管的栅极与所述复位信号端电连接，所述第六晶体管的第一极与参考电压信号端VREF电连接，所述第六晶体管的第二极与所述第五晶体管的栅极电连接；

所述第七晶体管的栅极与所述复位信号端电连接，所述第七晶体管的第一极与所述参考电压信号端VREF电连接，所述第七晶体管的第二极与所述输出信号端电连接。

6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的显示面板。

7.一种如权利要求1-5任一项所述的显示面板的驱动方法，其特征在于，包括：

在第n帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制奇数级移位寄存器电连接的开关控制电路导通；

在第n+1帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制偶数级移位寄存器电连接的开关控制电路导通；n为奇数或偶数。

8.如权利要求7所述的驱动方法，其特征在于，所述模式选择信号端的信号为时钟信号，并且周期为两帧显示时间，占空比为50％；

所述选通控制信号端的信号为时钟信号，并且周期时长为扫描两条栅线的时长，占空比为50％。

9.一种如权利要求1-5任一项所述的显示面板的驱动方法，其特征在于，包括：将所有所述移位寄存器分为多个单元组，每个所述单元组包括相邻的至少两个移位寄存器；

在第n帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制所述多个单元组中的奇数个单元组中的移位寄存器电连接的开关控制电路导通；

在第n+1帧显示时间内，控制各所述移位寄存器依次输出栅极扫描信号，且所述模式选择电路在模式选择信号端的信号控制下，根据选通控制信号端的信号，向所有所述开关控制电路的控制端提供信号，以仅控制所述多个单元组中的偶数个单元组中的移位寄存器电连接的开关控制电路导通；n为奇数或偶数。

10.如权利要求9所述的驱动方法，其特征在于，所述模式选择信号端的信号为时钟信号，并且周期为两帧显示时间，占空比为50％；

所述选通控制信号端的信号为时钟信号，并且周期时长为扫描两个所述单元组电连接的栅线的时长，占空比为50％。