CN110474522B - 一种i字形多电平模拟驱动电路及其软关断电路 - Google Patents

Abstract

本发明提供的I字形多电平模拟驱动电路及其软关断电路，在I字形多电平模拟驱动电路的核心驱动模块输出关断驱动信号、控制初始关断支路切入之后，由控制电路通过输出相应的驱动信号，来控制各个递进关断支路依次切入；由于各个递进关断支路与初始关断支路并联于关断电源与I字形多电平模拟驱动电路的门极驱动模块的输入端之间，因此，切入的关断支路越多，则并联得到的等效电阻越小；而各个递进关断支路依次切入，将会导致并联得到的等效电阻逐渐减小，进而实现对于I字形多电平拓扑被控半导体的模拟式多次关断。

Description

一种I字形多电平模拟驱动电路及其软关断电路

技术领域

本发明涉及自动控制技术领域，特别涉及一种I字形多电平模拟驱动电路及其软关断电路。

背景技术

由于受到半导体器件电压应力的限制，在直流母线电压较高的场合，通常采用I字形多电平拓扑；在这种电路拓扑中，其半导体器件往往承受较高的电压应力，如果控制不当，极易导致半导体器件所在模块的损坏。

为了避免上述问题，针对这种拓扑，可以采用多次关断技术，即控制半导体器件通过软关断来降低电压应力；然而，现有技术中仅能够通过数字芯片控制来实现多次关断技术，而现有的模拟驱动方式则无法移植上述数字式的多次关断技术。

发明内容

本发明提供一种I字形多电平模拟驱动电路及其软关断电路，为I字形多电平拓扑提供一种模拟式的多次关断技术。

为实现上述目的，本申请提供的技术方案如下：

本发明一方面提供一种I字形多电平模拟驱动电路的软关断电路，包括：控制电路、初始关断支路和多个递进关断支路；其中：

所述初始关断支路和各个所述递进关断支路并联，并联的一个连接点与I字形多电平模拟驱动电路的门极驱动模块的输入端相连，并联的另一个连接点与关断电源相连；

所述初始关断支路的控制端与所述I字形多电平模拟驱动电路的核心驱动模块的输出端相连；

各个所述递进关断支路的控制端分别与所述控制电路的各个输出端一一对应相连；

所述控制电路用于在所述核心驱动模块输出关断驱动信号、控制所述初始关断支路切入之后，通过输出相应的驱动信号控制各个所述递进关断支路依次切入。

可选的，所述初始关断支路包括：串联连接的初始关断电阻和初始关断开关；

各个所述递进关断支路均包括：串联连接的递进关断电阻和递进关断开关。

可选的，所述控制电路包括：电压转换电路、分压电路和多个反向比较电路；其中：

所述电压转换电路的输入端与被控半导体的输入端和输出端相连；所述电压转换电路的输出端与所述分压电路的输入端相连；所述电压转换电路用于检测被控半导体输入端和输出端之间的压差，并将检测得到的直流高压转换为直流低压；

所述分压电路的各个输出端分别与各个反向比较电路的反向输入端一一对应相连；所述分压电路对所述直流低压进行细分，得到多个不同的电压，分别输入至各个所述反向比较电路的反向输入端；

各个反向比较电路的输出端分别作为所述控制电路的各个输出端。

可选的，所述分压电路包括：多个依次串联连接的电阻，串联的两端分别作为所述分压电路的输入端正负极，相邻电阻之间的连接点以及所述分压电路的输入端正极分别作为所述分压电路的各个输出端。

可选的，所述分压电路中电阻的个数，与所述分压电路的输出端个数相同。

可选的，所述分压电路中各个电阻的阻值相同。

可选的，所述控制电路包括：多个依次串联连接的延时电路；

位于首端的延时电路的输入端，与所述核心驱动模块的输出端相连；

各个延时电路的输出端，分别作为所述控制电路的各个输出端。

可选的，各个延时电路的延迟时长相等。

可选的，所述控制电路包括：多个延时电路；

各个延时电路的输入端均与所述核心驱动模块的输出端相连；

各个延时电路的输出端，分别作为所述控制电路的各个输出端；

各个延时电路的延迟时长均不相同。

本发明另一实施例还提供了一种I字形多电平模拟驱动电路，包括：核心驱动模块、门极驱动模块以及如上述任一所述的I字形多电平模拟驱动电路的软关断电路；

所述核心驱动模块的输入端与I字形多电平拓扑的模拟控制器相连；

所述门极驱动模块的输出端与所述I字形多电平拓扑中被控半导体的控制端相连。

本发明提供的I字形多电平模拟驱动电路的软关断电路，在I字形多电平模拟驱动电路的核心驱动模块输出关断驱动信号、控制初始关断支路切入之后，由控制电路通过输出相应的驱动信号，来控制各个递进关断支路依次切入；由于各个递进关断支路与初始关断支路并联于关断电源与I字形多电平模拟驱动电路的门极驱动模块的输入端之间，因此，切入的关断支路越多，则并联得到的等效电阻越小；而各个递进关断支路依次切入，将会导致并联得到的等效电阻逐渐减小，进而实现对于I字形多电平拓扑被控半导体的模拟式多次关断。

附图说明

为了更清楚地说明本发明实施例或现有技术内的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述内的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的I字形多电平拓扑的结构示意图；

图2是本发明申请实施例提供的I字形多电平模拟驱动电路的软关断电路的结构示意图；

图3是本发明申请实施例提供的I字形多电平模拟驱动电路的软关断电路的另外一种结构示意图；

图4是本发明申请实施例提供的I字形多电平模拟驱动电路的软关断电路的另外一种结构示意图；

图5是本发明申请实施例提供的I字形多电平模拟驱动电路的软关断电路的另外一种结构示意图；

图6是本发明申请另一实施例提供的I字形多电平模拟驱动电路的软关断电路的另外一种结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

本发明提供一种I字形多电平模拟驱动电路的软关断电路，为I字形多电平拓扑提供一种模拟式的多次关断技术。

如图1所示，每一相I字形多电平拓扑包括4个依次串联连接的半导体开关管(Q1、Q2、Q3及Q4)；每个半导体开关管均需要一个驱动电路，因此，每一相I字形多电平拓扑均需要4个I字形多电平模拟驱动电路；各个I字形多电平模拟驱动电路均受控于拓扑所在设备的模拟控制器，比如三相逆变器内部的模拟控制器。

请参见图2，该I字形多电平模拟驱动电路的软关断电路20具体包括：控制电路300、初始关断支路100和多个递进关断支路200。

如图2所示，初始关断支路100和各个递进关断支路200并联，并联的一个连接点与I字形多电平模拟驱动电路的门极驱动模块30的输入端相连，并联的另一个连接点与关断电源-Vss相连。

该门极驱动模块30的输出端与I字形多电平拓扑中被控半导体开关管(以下简称为被控半导体)的控制端相连。

初始关断支路100的控制端与I字形多电平模拟驱动电路的核心驱动模块10的输出端相连；核心驱动模块10的输入端与I字形多电平拓扑的模拟控制器相连。

各个递进关断支路200的控制端分别与控制电路300的各个输出端一一对应相连。

具体的工作原理为：

当需要控制I字形多电平拓扑中相应被控半导体关断时，由该拓扑所在设备的模拟控制器输出相应的关断指令至该核心驱动模块10的输入端；然后该核心驱动模块10输出关断驱动信号至该被控半导体所对应的软关断电路20，具体是输出至该软关断电路20中初始关断支路100的控制端，进而控制初始关断支路100切入，即控制初始关断支路100导通、使该被控半导体所对应的门极驱动模块30的输入端到关断电源-Vss之间存在电流。

该初始关断支路100切入之后，一方面为该被控半导体所对应的门极驱动模块30提供关断电源-Vss到其输入端的下拉电流通路，另一方面使该被控半导体所对应的软关断电路20中的控制电路300能够输出相应的驱动信号，进而控制各个递进关断支路200依次切入。

各个递进关断支路200依次切入是指，各个递进关断支路200逐个导通；具体的，第一个递进关断支路200导通之后，将与该初始关断支路100实现并联，由于每个关断支路必定具有一定的导通电阻，所以上述并联能够使得关断电源-Vss到门极驱动模块30输入端之间的等效电阻减小；当第二个递进关断支路200导通之后，将会与前面两个导通的关断支路实现并联，进一步减小关断电源-Vss到门极驱动模块30输入端之间的等效电阻；以此类推即可得到，切入的关断支路越多，则并联得到的等效电阻越小；因此，在初始关断支路100切入之后，各个递进关断支路200再依次切入，将会使关断电源-Vss到门极驱动模块30输入端之间下拉电流通路的电阻逐渐减小，进而使门极驱动模块30输入端的电压逐步降低，实现对于该被控半导体的软关断；由于该核心驱动模块10受控于相应的模拟控制器，因此，也即实现了对于该被控半导体的模拟式多次关断。

由于该I字形多电平拓扑中的各个半导体均配备一个相应的软关断电路20，因此，采用同样的原理，即可分别实现对于该I字形多电平拓扑中各个半导体的模拟式多次关断，使得现有I字形多电平拓扑的模拟驱动也可以植入多次关断技术。

本发明另一实施例在上述实施例及图1和图2的基础之上，提供了该I字形多电平模拟驱动电路的软关断电路20的一种具体实现形式：

如图3至图6所示，其初始关断支路100包括：串联连接的初始关断电阻R0和初始关断开关S0。各个递进关断支路200均包括：串联连接的递进关断电阻和递进关断开关；图3至图6中的R21、R22…R2n分别为相应递进关断支路200中的递进关断电阻，图3至图6中的S1、S2…Sn分别为相应递进关断支路200中的递进关断开关。

实际应用中，各个关断支路中电阻和开关的串联形式，并不仅限于图3至图6所示，也可以采用相反的串联形式，即电阻和开关互换位置的形式，均在本申请的保护范围内。并且，各个关断支路中的电阻也并不仅限于1个，还可以采用多个电阻的串并联形式，甚至可以以其他存在阻值的器件来代替电阻，视其具体应用环境而定即可。另外，各个关断支路的电阻阻值也不做具体限定，可以均为相同的阻值，也可以采用不同的阻值，比如能够使被控半导体多次关断时的门极电压光滑变化的阻值，此处不做具体限定，视其应用环境而定，均在本申请的保护范围内。

为了实现控制电路300的上述功能，该控制电路300可以采用多种实现形式，比如图4所示的形式，具体包括：多个依次串联连接的延时电路；并且，位于首端的延时电路的输入端，与核心驱动模块10的输出端相连；各个延时电路的输出端，分别作为控制电路300的各个输出端，与相应递进关断支路200的控制端相连。

此时，若各个延时电路的延迟时长相等，则关断电源-Vss到门极驱动模块30输入端之间下拉电流通路的电阻，将会以相同的时间间隔逐步减小。当然，实际应用中，各个延时电路的延迟时长也可以不相等，比如逐渐变长或者逐渐变短，视其具体应用环境而定即可，均在本申请的保护范围内。

实际应用中，该控制电路300还可以采用图5所示的形式，具体包括：多个延时电路。各个延时电路的输出端，分别作为控制电路300的各个输出端，与相应递进关断支路200的控制端相连；与图4不同的是，其各个延时电路的输入端均与核心驱动模块10的输出端相连；并且，其各个延时电路的延迟时长均不相同，实际应用中，延迟时长最短的延时电路所控制的递进关断支路200将第一个导通，延迟时长最长的延时电路所控制的递进关断支路200将最后一个导通；各个延时电路的延迟时长视其具体应用环境而定即可，均在本申请的保护范围内。

值得说明的是，现有技术中的数字式多次关断技术，以及上述实施例提供的控制电路300，虽然能够通过多次关断实现半导体电压应力的降低，但是两者均只能够实现固定式的多次关断，而不能针对拓扑所在设备直流母线电压的变化来进行关断方式的调整，因此，在电网故障、直流母线电压的上升过程中，两者均不能有效降低电压应力。

基于上述原因，本发明另一实施例，在上述实施例及图1和图2的基础之上，提供了该I字形多电平模拟驱动电路的软关断电路20中控制电路300的另外一种具体实现形式，如图6所示：

该控制电路300具体包括：电压转换电路301、分压电路302和多个反向比较电路(如图6中所示的反向比较电路1、反向比较电路2…反向比较电路n)。

其中，电压转换电路301的输入端与被控半导体的输入端和输出端相连，电压转换电路301的输出端与分压电路302的输入端相连。分压电路302的各个输出端分别与各个反向比较电路的反向输入端一一对应相连；各个反向比较电路的输出端分别作为控制电路300的各个输出端，与相应递进关断支路200的控制端相连。

该电压转换电路301用于检测被控半导体输入端和输出端之间的压差，并将检测得到的直流高压转换为直流低压，输出至分压电路302的输入端。然后，由分压电路302对该直流低压进行细分，得到n个不同的电压，分别输入至反向比较电路1至反向比较电路n的反向输入端。各个反向比较电路，根据其反向输入端接收到的相应电压，与自身同向输入端的预设参考电压(V1ref、V2ref…Vnref)进行比较；当其反向输入端接收到的相应电压大于其预设参考电压时，其输出端将输出一个驱动信号至相应的递进关断支路200控制端，进而控制该递进关断支路200导通。

如图6所示，该分压电路302包括：多个依次串联连接的电阻(R11、R12…R1n)，串联的两端分别作为分压电路302的输入端正负极，相邻电阻之间的连接点，分别作为分压电路302的第1输出端至第n-1输出端，输出电压V1、V2…V(n-1)；分压电路302的输入端正极还作为其第n个输出端，输出电压Vn。

图6中，分压电路302中电阻的个数，与分压电路302的输出端个数相同，均为n；当然，实际应用中，电阻R11、R12…R1n可以是一个单独的电阻，也可以是多个电阻的串并联形式，此处不做具体限定；并且，分压电路302中各个电阻的阻值可以相同，也可以不同，可以结合相应的预设参考电压进行设置，使被控半导体多次关断时的门极电压光滑变化和/或等时间间隔变化；视其具体应用环境而定即可，均在本申请的保护范围内。

本实施例提供的该I字形多电平模拟驱动电路的软关断电路20中，其控制电路300通过检测被控半导体的电压，可以根据直流母线电压的变化调整关断方式，有效降低了尖峰电压，不仅保证了正常情况下关断损耗低，而且还能够实现电网故障情况下电压应力的有效降低。

本发明另一实施例还提供了一种I字形多电平模拟驱动电路，如图2所示，包括：核心驱动模块10、门极驱动模块30以及软关断电路20。

其中，核心驱动模块10的输入端与I字形多电平拓扑的模拟控制器相连；门极驱动模块30的输出端与I字形多电平拓扑中被控半导体的控制端相连。

该核心驱动模块10和门极驱动模块30的具体结构及工作原理，与现有技术相同，此处不再赘述。

该软关断电路20的结构及工作原理，以及，其与核心驱动模块10和门极驱动模块30之间的连接方式，均可参见上述实施例，此处不再一一赘述。

通过与上述实施例所述的相同原理，使得本实施例提供的该I字形多电平模拟驱动电路，不仅填补了模拟技术中多次关断技术的空白，同时还可以根据直流母线电压的变化调整关断方式，保证了正常情况下关断损耗低，以及电网故障情况下电压应力的有效降低。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于***或***实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的***及***实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种I字形多电平模拟驱动电路的软关断电路，其特征在于，包括：控制电路、初始关断支路和多个递进关断支路；其中：

所述初始关断支路和各个所述递进关断支路并联，并联的一个连接点与I字形多电平模拟驱动电路的门极驱动模块的输入端相连，并联的另一个连接点与关断电源相连；

所述初始关断支路的控制端与所述I字形多电平模拟驱动电路的核心驱动模块的输出端相连；

各个所述递进关断支路的控制端分别与所述控制电路的各个输出端一一对应相连；

所述控制电路用于在所述核心驱动模块输出关断驱动信号、控制所述初始关断支路切入之后，通过输出相应的驱动信号控制各个所述递进关断支路依次切入。

2.根据权利要求1所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述初始关断支路包括：串联连接的初始关断电阻和初始关断开关；

各个所述递进关断支路均包括：串联连接的递进关断电阻和递进关断开关。

3.根据权利要求1或2所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述控制电路包括：电压转换电路、分压电路和多个反向比较电路；其中：

所述电压转换电路的输入端与I字形多电平拓扑中被控半导体的输入端和输出端相连；所述电压转换电路的输出端与所述分压电路的输入端相连；所述电压转换电路用于检测所述被控半导体输入端和输出端之间的压差，并将检测得到的直流高压转换为直流低压；

所述分压电路的各个输出端分别与各个反向比较电路的反向输入端一一对应相连；所述分压电路对所述直流低压进行细分，得到多个不同的电压，分别输入至各个所述反向比较电路的反向输入端；

各个反向比较电路的同向输入端接收各自的预设参考电压；

各个反向比较电路的输出端分别作为所述控制电路的各个输出端。

4.根据权利要求3所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述分压电路包括：多个依次串联连接的电阻，串联的两端分别作为所述分压电路的输入端正负极，相邻电阻之间的连接点以及所述分压电路的输入端正极分别作为所述分压电路的各个输出端。

5.根据权利要求4所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述分压电路中电阻的个数，与所述分压电路的输出端个数相同。

6.根据权利要求5所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述分压电路中各个电阻的阻值相同。

7.根据权利要求1或2所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述控制电路包括：多个依次串联连接的延时电路；

位于首端的延时电路的输入端，与所述核心驱动模块的输出端相连；

各个延时电路的输出端，分别作为所述控制电路的各个输出端。

8.根据权利要求7所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，各个延时电路的延迟时长相等。

9.根据权利要求1或2所述的I字形多电平模拟驱动电路的软关断电路，其特征在于，所述控制电路包括：多个延时电路；

各个延时电路的输入端均与所述核心驱动模块的输出端相连；

各个延时电路的输出端，分别作为所述控制电路的各个输出端；

各个延时电路的延迟时长均不相同。

10.一种I字形多电平模拟驱动电路，其特征在于，包括：核心驱动模块、门极驱动模块以及如权利要求1-9任一所述的I字形多电平模拟驱动电路的软关断电路；

所述核心驱动模块的输入端与I字形多电平拓扑的模拟控制器相连；

所述门极驱动模块的输出端与所述I字形多电平拓扑中被控半导体的控制端相连。

Images