CN110473907B - 一种超低功耗薄层高压功率器件 - Google Patents
一种超低功耗薄层高压功率器件 Download PDFInfo
- Publication number
- CN110473907B CN110473907B CN201910805845.0A CN201910805845A CN110473907B CN 110473907 B CN110473907 B CN 110473907B CN 201910805845 A CN201910805845 A CN 201910805845A CN 110473907 B CN110473907 B CN 110473907B
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- collector
- type
- doped region
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 13
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 238000009825 accumulation Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 abstract description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 230000007935 neutral effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种超低功耗薄层高压功率器件。本发明主要特征在于：包含发射极端凹形槽和集电极槽栅。正向导通时，集电极槽栅相比集电极为负压，将其下的N型漂移区耗尽，消除正向导通时存在的电压折回效应，在N‑buffer靠近其侧有空穴积累，增强空穴注入；发射极侧凹形槽通过物理压缩空穴抽取通道，阻止空穴被抽取，由于电中性要求，更多电子被注入漂移区，降低正向压降。关断过程中，集电极槽栅相比集电极为正压，N‑buffer靠近集电极槽栅空穴积累层消失，停止向漂移区内注入空穴，使得关断速度大幅提高。本发明的有益效果为，相对传统短路阳极SOI LIGBT结构，本发明具有更低导通压降以及更快关断速度，Von‑Eoff折中更佳，且消除电压折回效应。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种超低功耗的薄SOI LIGBT(LateralInsulator Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。
背景技术
LIGBT是由横向场效应晶体管和双极型晶体管结合而形成的结构，兼具MOSFET输入阻抗高、驱动简单以及BJT器件电流密度高和导通压降低的优势，且易于集成，相比LDMOS具有更大的电流密度及更小的导通压降。又较之于常规的体硅技术，SOI技术避免了体硅技术的泄漏电流大、关断损耗大等问题，且具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐照能力等有点，被广泛应用在汽车电子、开关电源等消费电子产品中。
相比于单极型器件LDMOS，LIGBT是双极型器件，器件关断时需要抽取更过的过剩载流子，使得器件关断速度较差，所以引入短路阳极结构可以加快器件的关断速度。但是由于短路阳极的存在会在器件正向导通时带来电压折回(Snapback)效应，使得器件在并联使用时容易烧毁，降低***可靠性。相比于厚顶层硅工艺，薄顶层硅在器件隔离和芯片集成上的工艺更简单，成本更低。但是由于顶层硅过薄及硅氧界面载流子复合的存在，薄顶层硅的SOI LIGBT存在正向导通压降过大的问题。
发明内容
针对上述问题，提出一种超低功耗薄层高压功率器件。通过在发射极侧引入凹形槽，物理阻挡产生空穴存储效应以实现电子注入效应来降低器件正向导通压降，同时，由于正向导通时正栅压的作用，在凹形槽的正下方形成的电子积累层也构成了载流子存储层，进一步的增强了空穴存储效应，降低了正向压降；通过在集电极侧引入集电极槽栅，通过施加电压产生耗尽效果完全阻断正向导通时电子电流流向短路阳极N+的路径，从而成功消除Snapback效应。
本发明的技术方案是：
一种超低功耗的薄SOI LIGBT，包括沿器件垂直方向自下而上层叠设置的衬底层1，埋氧层2和N型顶部半导体层14；所述N型顶部半导体层14表面沿横向方向依次形成发射极结构、栅极结构、集电极结构；
所述发射极结构包括沿器件垂直方向分布的P型阱区3，以及位于P型阱区3上部的沿横向方向依次是P型重掺杂区4和N型重掺杂区5；所述P型阱区3底部与埋氧层2接触或者不接触；所述P型重掺杂区4和N型重掺杂区5相互接触；所述P型重掺杂区4和N型重掺杂区5上表面共同引出发射极电极；
其特征在于：
在器件正视图中，所述栅极结构包括导电材料6和栅介质7以及凹形槽13；所述凹形槽13位于P型阱区3和N型缓冲区8之间的N型顶部半导体层14靠近P型阱区3的一侧，且与P型阱区3不接触，槽底深入N型顶部半导体层14，与埋氧层2上表面之间有间距为T，形成极为狭窄的导电路径；所述栅介质7左边界仅与N型重掺杂区5的上表面有交叠，栅介质7覆盖于P型阱区3、凹形槽13表面，且距离N型缓冲层8上表面有间距；所述导电材料6覆盖于栅介质7上表面，且与栅介质7紧密贴合，导电材料6的左边界与栅介质7的左边界在同一条垂直方向的线上，导电材料6的右边界跨过栅介质7的右边界；所述导电材料6上表面引出栅极电极；
所述集电极结构包括N型缓冲层8、P型重掺杂区9和N型重掺杂区10以及集电极槽栅15；所述N型缓冲层8底部与埋氧层2上表面相接触；所述P型重掺杂区9和N型重掺杂区10均位于N型缓冲层8上部，且分列于N型缓冲层8的纵向方向；所述P型重掺杂区9和集电极槽栅15沿纵向交替排布，集电极槽栅15由覆盖于槽侧壁及底部的栅介质11和导电材料12构成；所述集电极槽栅15将P型重掺杂区9与N型重掺杂区10隔离，并成环绕状包围N型重掺杂区10，槽底深入N型顶部半导体层14，与埋氧层结构2上表面之间有间距T，形成极为狭窄的导电路径；所述P型重掺杂区9和N型重掺杂区10上表面共同引出集电极电极；
所述导电材料12表面引出集电极槽栅电极；所述的集电极槽栅电极与集电极之间存在偏置电压：器件导通时集电极槽栅电极相对于集电极的电压为负值，器件关断时集电极槽栅电极相对于集电极的电压为正值；
上述方案中，所述器件横向方向和器件垂直方向相互垂直；所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直第三维度方向；器件横向方向、垂直方向、纵向方向构成三维直角坐标系，与图1相对应的是，器件横向方向对应X轴，器件垂直方向对应Y轴，器件纵向方向对应Z轴。
进一步的，集电极槽栅15形成延伸结构，其栅介质11和导电材料12向漂移区方向延伸，其左边界跨过N型缓冲层8左边界，但与栅介质7有间距；所述导电材料12上表面共同引出集电极槽栅电极。
进一步的，所述P型重掺杂区9左边界超过集电极槽栅15的左边界，超过区域沿纵向沿伸，覆盖于整个纵向，且P型重掺杂区9的左边界仍位于N型缓冲层中。
本发明的有益效果为，相比于传统LIGBT，具有更快的关断速度和更小的导通损耗；相比于传统的短路阳极LIGBT，具有更高的可实现性以及与CMOS工艺兼容的特性，以及抑制了Snapback效应；相比于厚顶层硅IGBT，本发明的器件隔离和芯片集成上的工艺更简单，成本更低。
附图说明
图1为实施例1的结构示意图；
图2为实施例2的结构示意图；
图3为实施例3的结构示意图；
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案。
实施例1
如图1所示一种超低功耗的薄SOI LIGBT，包括沿器件垂直方向自下而上层叠设置的衬底层1，埋氧层2和N型顶部半导体层14；所述N型顶部半导体层14表面沿横向方向依次形成发射极结构、栅极结构、集电极结构；所述发射极结构包括沿器件垂直方向分布的P型阱区3，以及位于P型阱区3上部的沿横向方向依次是P型重掺杂区4和N型重掺杂区5；所述P型阱区3底部与埋氧层2接触或者不接触；所述P型重掺杂区4和N型重掺杂区5相互接触；所述P型重掺杂区4和N型重掺杂区5上表面共同引出发射极电极；
在器件正视图中，所述栅极结构包括导电材料6、栅介质7以及凹形槽13；所述凹形槽13位于P型阱区3和N型缓冲区8之间的N型顶部半导体层14靠近P型阱区3的一侧，且与P型阱区3不接触，槽底深入N型顶部半导体层14，与埋氧层2上表面之间有间距为T，形成极为狭窄的导电路径；所述栅介质7左边界仅与N型重掺杂区5的上表面有交叠，栅介质7覆盖于P型阱区3、凹形槽13表面，且距离N型缓冲层8上表面有间距；所述导电材料6覆盖于栅介质7上表面，且与栅介质7紧密贴合，导电材料6的左边界与栅介质7的左边界在同一条垂直方向的线上，导电材料6的右边界跨过栅介质7的右边界；所述导电材料6上表面引出栅极电极；
所述集电极结构包括N型缓冲层8、P型重掺杂区9和N型重掺杂区10以及集电极槽栅15；所述N型缓冲层8底部与埋氧层2上表面相接触；所述P型重掺杂区9和N型重掺杂区10均位于N型缓冲层8上部，且分列于N型缓冲层8的纵向方向；所述P型重掺杂区9和集电极槽栅15沿纵向交替排布，集电极槽栅15由覆盖于槽侧壁及底部的栅介质11和导电材料12构成；所述集电极槽栅15将P型重掺杂区9与N型重掺杂区10隔离，并成环绕状包围N型重掺杂区10，槽底深入N型顶部半导体层14，与埋氧层结构2上表面之间有间距T，形成极为狭窄的导电路径；所述P型重掺杂区9和N型重掺杂区10上表面共同引出集电极电极；
所述导电材料12表面引出集电极槽栅电极；所述的集电极槽栅电极与集电极之间存在偏置电压：器件导通时集电极槽栅电极相对于集电极的电压为负值，器件关断时集电极槽栅电极相对于集电极的电压为正值；
本例的工作原理为：
该新型短路阳极LIGBT包含发射极端凹型槽和集电极槽栅，这两个槽底部不与埋氧层接触且仅留有极为狭窄的导电通道，两个槽均通过积淀氧化层和多晶硅形成栅电极。
正向导通时，集电极槽栅通过施加相比于集电极为负电压，对集电极槽栅底部的N型漂移区产生耗尽效果，从而消除短路阳极结构正向导通时存在的电压折回(Snapback)效应，另一方面在P+集电极下方的N-buffer靠近槽栅侧壁形成空穴积累层，可以增强正向导通时的空穴注入效率，降低正向压降；另一方面发射极侧的凹形槽通过物理阻挡空穴抽取通道，并且由于正向导通时正栅压的作用，在凹形槽的正下方形成的电子积累层也构成了载流子存储层，阻止空穴被发射极抽取，由于电中性的要求，更多的电子被注入漂移区，极大地提高了漂移区中的载流子浓度，进一步地降低器件的正向导通压降。关断过程中，在栅极电极电压转变之前对集电极槽栅施加相对于集电极为正的电压，这样正向导通时N-buffer靠近集电极槽栅侧壁的空穴积累层消失，停止向漂移区内注入空穴，另一方面对集电极槽栅底部的N型漂移区产生积累效果，增强电子抽取通道的电导率从而加快电子的抽取速度。
实施例2
如图2所示，本例与实施例1的区别在于，集电极槽栅15形成延伸结构，其栅介质11和导电材料12向漂移区方向延伸，其左边界跨过N型缓冲层8左边界，但与栅介质7有间距；所述导电材料12上表面共同引出集电极槽栅电极。其工作机理与实施例1相同，与实施例1相比，本例在正向导通时，在上述集电极槽栅15形成延伸的平面栅下方也会存在空穴积累层作为空穴注入区，增强空穴注入效应，本例中的器件正向导通压降更低。
实施例3
如图3所示，本例与实施例1的区别在于，所述P型重掺杂区9左边界超过集电极槽栅15的左边界，超过区域沿纵向沿伸，覆盖于整个纵向，且P型重掺杂区9的左边界仍位于N型缓冲层中。其工作机理与实施例1相同，与实施例1相比，本例中器件P型重掺杂区9有效空穴注入面积更大，具有更低的正向导通压降。
Claims (3)
1.一种高压功率器件，包括沿器件垂直方向自下而上层叠设置的衬底层(1)，埋氧层(2)和N型顶部半导体层(14)；所述N型顶部半导体层(14)表面沿横向方向依次具有发射极结构、栅极结构和集电极结构；
所述发射极结构包括沿器件垂直方向贯穿N型顶部半导体层(14)与埋氧层(2)上表面接触的P型阱区(3)，以及位于P型阱区(3)上部的沿横向方向并列设置的第一P型重掺杂区(4)和第一N型重掺杂区(5)，所述第一P型重掺杂区(4)和第一N型重掺杂区(5)相互接触，所述第一P型重掺杂区(4)和第一N型重掺杂区(5)上表面共同引出发射极电极，第一N型重掺杂区(5)位于靠近栅极结构的一侧；以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为x轴方向、器件垂直方向为y轴方向、器件纵向方向即第三维方向为z轴方向；
其特征在于：
所述栅极结构包括第一导电材料(6)和第一栅介质(7)；所述第一导电材料(6)嵌入设置在靠近发射极结构一侧的第一栅介质(7)上层，第一导电材料(6)上表面与另一侧第一栅介质(7)上表面齐平，沿x轴方向，第一导电材料(6)及其底部的第一栅介质(7)中部沿y轴方向下凹形成第一凹形槽(13)，第一凹形槽(13)与埋氧层(2)上表面之间有间距T，形成狭窄的导电路径；所述第一栅介质(7)一侧的下表面与第一N型重掺杂区(5)的部分上表面交叠，第一栅介质(7)的另一侧与集电极结构有间距；第一导电材料(6)上表面引出栅极电极；
所述集电极结构沿x轴方向依次包括N型缓冲层(8)、第二P型重掺杂区(9)和第二N型重掺杂区(10)；N型缓冲层(8)位于靠近栅极结构一侧，第二P型重掺杂区(9)和第二N型重掺杂区(10)嵌入设置在N型缓冲层(8)远离栅极结构一侧上层；沿z轴方向，第二P型重掺杂区(9)的两端具有第二导电材料(12)，且第二导电材料(12)沿y轴方向贯穿第二P型重掺杂区(9)，第二导电材料(12)沿x轴方向的横切面呈凹槽形成集电极槽栅(15)，第二导电材料(12)还沿x轴方向延伸，将第二P型重掺杂区(9)和第二N型重掺杂区(10)隔离，且第二导电材料(12)与N型缓冲层(8)、第二P型重掺杂区(9)和第二N型重掺杂区(10)之间通过第二栅介质(11)隔离，凹槽的底部与埋氧层结构(2)上表面之间有间距T；所述第二P型重掺杂区(9)和第二N型重掺杂区(10)上表面共同引出集电极电极；
所述第二导电材料(12)表面引出集电极槽栅电极；所述的集电极槽栅电极与集电极之间存在偏置电压：器件导通时集电极槽栅电极相对于集电极的电压为负值，器件关断时集电极槽栅电极相对于集电极的电压为正值。
2.根据权利要求1所述的一种高压功率器件，其特征在于，集电极槽栅(15)向靠近栅极结果的方向延伸，延伸部分的第二栅介质(11)的下表面覆盖N型缓冲层(8)的上表面，但与第一栅介质(7)有间距，延伸部分的第二导电材料(12)参与引出集电极槽栅电极。
3.根据权利要求1所述的一种高压功率器件，其特征在于，所述第二P型重掺杂区(9)沿x轴方向向靠近栅极结构的一侧延伸后，延伸出的部分，再沿z轴方向延伸直至贯穿z轴方向的N型缓冲层(8)，但第二P型重掺杂区(9)沿x轴方向延伸出的部分不超出N型缓冲层(8)沿x轴方向的边界。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910805845.0A CN110473907B (zh) | 2019-08-29 | 2019-08-29 | 一种超低功耗薄层高压功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910805845.0A CN110473907B (zh) | 2019-08-29 | 2019-08-29 | 一种超低功耗薄层高压功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473907A CN110473907A (zh) | 2019-11-19 |
| CN110473907B true CN110473907B (zh) | 2020-09-29 |
Family
ID=68512516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910805845.0A Active CN110473907B (zh) | 2019-08-29 | 2019-08-29 | 一种超低功耗薄层高压功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473907B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101431097B (zh) * | 2008-12-11 | 2010-10-13 | 电子科技大学 | 一种薄层soi ligbt器件 |
| JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
| US9780202B2 (en) * | 2015-08-31 | 2017-10-03 | Ixys Corporation | Trench IGBT with waved floating P-well electron injection |
| CN108447904B (zh) * | 2018-03-14 | 2020-09-29 | 电子科技大学 | 一种横向igbt的制造方法 |
| CN109004025A (zh) * | 2018-08-01 | 2018-12-14 | 电子科技大学 | 一种具有结型漂移区结构的薄soi ligbt |
-
2019
- 2019-08-29 CN CN201910805845.0A patent/CN110473907B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473907A (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN108321195B (zh) | 一种具有阳极夹断槽的短路阳极soi ligbt | |
| CN108389900B (zh) | 一种槽栅短路阳极soi ligbt | |
| JP7250473B2 (ja) | 半導体装置 | |
| CN102569298B (zh) | 包括二极管的半导体器件 | |
| CN107342321B (zh) | 一种具有可控集电极槽的soi ligbt | |
| CN106920842B (zh) | 一种具有载流子存储层的槽型soi ligbt | |
| KR20130038844A (ko) | 전력 반도체 소자 | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN110491937B (zh) | 一种具有自偏置分离栅结构igbt | |
| CN107482058B (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN102412289A (zh) | 半导体器件 | |
| CN110518058B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN106252399A (zh) | 一种逆导型igbt | |
| CN110459609B (zh) | 一种短路阳极薄层高压功率器件 | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| CN111211174B (zh) | 一种sgt-mosfet半导体器件 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN114784102B (zh) | 一种具有混合导电模式的ligbt | |
| CN108122962B (zh) | 一种绝缘栅双极型晶体管 | |
| CN110473907B (zh) | 一种超低功耗薄层高压功率器件 | |
| CN111326576A (zh) | 一种具有纵向分离阳极的sa-ligbt器件 | |
| CN113555424B (zh) | 一种自适应低损耗功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |