CN110473790B - 集成电路封装方法及半导体器件 - Google Patents

集成电路封装方法及半导体器件 Download PDF

Info

Publication number
CN110473790B
CN110473790B CN201910701507.2A CN201910701507A CN110473790B CN 110473790 B CN110473790 B CN 110473790B CN 201910701507 A CN201910701507 A CN 201910701507A CN 110473790 B CN110473790 B CN 110473790B
Authority
CN
China
Prior art keywords
integrated circuit
bare
bottom plate
photo
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910701507.2A
Other languages
English (en)
Other versions
CN110473790A (zh
Inventor
赖振楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN201910701507.2A priority Critical patent/CN110473790B/zh
Priority to CN202110288385.6A priority patent/CN113140467A/zh
Publication of CN110473790A publication Critical patent/CN110473790A/zh
Application granted granted Critical
Publication of CN110473790B publication Critical patent/CN110473790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种集成电路封装方法及半导体器件，所述方法包括：(a)识别贴装有集成电路裸晶的底板，并根据对所述贴装有集成电路裸晶的底板的识别信息生成塑封模型，在所述贴装有集成电路裸晶的底板上，所述集成电路裸晶的接触电极通过键合线与所述底板上的引脚一一对应连接；(b)根据所述塑封模型，在所述底板的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层，且所述集成电路裸晶及键合线包裹在多个所述光固化胶层内。本发明通过在引线框架的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层，避免了塑封过程中引线框架翘曲及键合线绷断，提高了集成电路封装的合格率。

Description

集成电路封装方法及半导体器件
技术领域
本发明涉及集成电路封装领域，更具体地说，涉及一种集成电路封装方法及半导体器件。
背景技术
现代产品讲究轻薄短小，故许多分离式电路都被整合成集成电路。目前，集成电路已被广泛应用于个人计算机、手机、数字照相机、及其他电子设备。为了给集成电路提供一个稳定可靠的工作环境，并对集成电路进行机械或环境保护的作用，使集成电路能够发挥正常的功能，并保证其具有高稳定性和可靠性，需对集成电路进行封装。
对于现有的一般集成电路，大部分采用塑料封装形式，其主要封装形式有：PDIP(塑料双列直插封装壳)、PLCC(塑料有引线芯片载体)、QFP(四边扁平封装)、QFN(无引线四方扁平封装)、SOP(小外形封装)、薄小外形封装(TSOP)、缩小型SOP(SSOP)以及薄的缩小型SOP(TSSOP)等。
现有的塑料封装的主要包括磨片(Back grinding)、绷膜(Wafer Mounting)、划片(Wafer Sawing/Dicing Saw)、粘片(Die Attach/Die Bonding)、键合(Wire Bonding)、模封(Molding)、固化(Curing)、电镀(Plating)、切筋成型(Trimming Forming)、测试/分选(Testing/Binning)、打印(Marking)、包装(Packing)等工艺步骤。
在上述的封装过程中，塑封胶需要加热到180℃后注入到引线框架和集成电路裸晶(Die)表面，由于集成电路裸晶和塑封材料的热系数不同，在塑封胶冷却时，可能造成引线框架翘曲，并有可能导致键合线绷断。
发明内容
本发明要解决的技术问题在于，针对上述集成电路在塑封过程中因集成电路裸晶和塑封材料的热系数不同，易导致引线框架翘曲、键合线绷断的问题，提供一种集成电路封装方法及半导体器件。
本发明解决上述技术问题的技术方案是，提供一种集成电路封装方法，包括以下步骤：
(a)识别贴装有集成电路裸晶的底板，并根据对所述贴装有集成电路裸晶的底板的识别信息生成塑封模型，在所述贴装有集成电路裸晶的底板上，所述集成电路裸晶的接触电极通过键合线与所述底板上的引脚一一对应连接；
(b)根据所述塑封模型，在所述底板的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层，且所述集成电路裸晶及键合线包裹在多个所述光固化胶层内。
优选地，所述塑封模型包括每一光固化胶层的烧结图案；所述步骤(b)包括以下步骤：
(b1)将贴装有集成电路裸晶的底板浸入光固化胶溶液；
(b2)将所述贴装有集成电路裸晶的底板向上提起或向下浸入，并根据每一光固化胶层的烧结图案，对所述贴装有集成电路裸晶的底板露出于光固化胶溶液的液面的部分进行逐层光照烧结。
优选地，所述底板为基板或引线框架，在所述步骤(b2)中，使用面光源对所述贴装有集成电路裸晶的底板脱离光固化胶溶液的液面的部分进行烧结，所述面光源包括多个独立控制的发光点，且所述多个发光点发出的光覆盖所述贴装有集成电路裸晶的底板的表面。
优选地，在所述步骤(b1)中，所述贴装有集成电路裸晶的底板倒置浸入光固化胶溶液，且所述面光源位于所述光固化胶溶液的下方；
或者，在所述步骤(b1)中，所述贴装有集成电路裸晶的底板以集成电路裸晶所在一侧朝上的方式浸入光固化胶溶液，且所述面光源位于所述贴装有集成电路裸晶的底板的上方。
优选地，所述塑封模型包括喷头和光源在每一光固化胶层的移动路径；所述步骤(b)包括以下步骤：
(b1’)根据所述喷头和光源在每一光固化胶层的移动路径，控制喷头将光固化胶溶液喷涂在所述底板的贴装有集成电路裸晶的一侧，并通过光源对附着在所述底板的贴装有集成电路裸晶的一侧的光固化胶溶液进行烧结固化。
优选地，在所述步骤(b1’)中，通过排列成一行的多个喷头将光固化胶溶液喷涂在所述底板的贴装有集成电路裸晶的一侧，且所述多个喷头的喷射范围与所述底板的一边的长度相等；所述移动路径包括垂直于所述多个喷头排列方向的路径。
优选地，每一所述喷头集成有一个光源，且所述光源的照射区域与所述喷头的喷涂区域一致。
优选地，所述底板为引线框架，所述塑封模型包括所述引线框架背向集成电路裸晶一侧的每一光固化胶层的烧结图案，所述方法还包括以下步骤：
(b2’)将所述引线框架以背向贴装有集成电路裸晶的一侧浸入光固化胶溶液；
(b3’)将所述引线框架向上提起，并根据每一光固化胶层的烧结图案，对所述引线框架露出于光固化胶溶液的液面的部分进行逐层光照烧结。
优选地，所述底板为引线框架，所述步骤(a)之前包括：
(a01)在所述引线框架的一侧依次形成多个相叠并绝缘的光固化胶层；
(a02)将集成电路裸晶固定到所述引线框架的另一侧，并将所述集成电路裸晶的接触电极通过键合线与所述底板上的引脚一一对应连接。
本发明还提供一种半导体器件，所述半导体器件通过如上任一项所述的集成电路封装方法封装。
本发明的集成电路封装方法及半导体器件，通过在引线框架的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层，避免了塑封过程中引线框架翘曲及键合线绷断，提高了集成电路封装的合格率。
附图说明
图1是本发明实施例提供的集成电路封装方法的流程示意图；
图2是本发明实施例提供的集成电路封装方法中形成光固化胶层的流程示意图；
图3是本发明实施例提供的集成电路封装方法中形成光固化胶层示意图；
图4是本发明实施例提供的集成电路封装方法中另一形成光固化胶层示意图；
图5是本发明实施例提供的集成电路封装方法中又一形成光固化胶层示意图；
图6是本发明实施例提供的集成电路封装方法中又一形成光固化胶层示意图。
具体实施方式
以下公开提供用于实施所提供的主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本发明实施例。当然，这些仅为实例而不旨在进行限制。预期存在其他组件、值、操作、材料、排列等。例如，以下说明中将第一特征形成在第二特征“的上方”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本发明实施例可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
另外，为易于说明，本文中可使用例如“第一”、“第二”等用语来阐述图中所示出的相似或不同的元件或特征，且这些用语可依据存在的次序或说明的上下文而互换使用。
如图1所示，是本发明实施例提供的集成电路封装方法的流程示意图，用于集成电路裸晶(die)以及底板进行胶封，以对集成电路裸晶进行机械或环境保护，使集成电路能够发挥正常的功能，且该方法特别适用于单颗半导体器件的塑封。上述集成电路裸晶上可具有钝化层，上述钝化层覆盖裸晶的主动表面，且钝化层包括一个或多个分别与裸晶的主动表面的一个或多个金属垫(pad)导电连接的导电柱，并由上述导电柱形成芯片焊盘。当然，在实际应用中，集成电路裸晶的主动表面也可不具有钝化层，即芯片焊盘可直接由集成电路裸晶上的金属垫构成。本实施例的集成电路封装方法包括以下步骤：
步骤S1：识别贴装有集成电路裸晶的底板，并根据对贴装有集成电路裸晶的底板的识别信息生成塑封模型。
上述底板用于提供电路连接以及集成电路裸晶固定，且集成电路裸晶在经过磨片、磨片、划片后，通过银浆等粘结到底板上。在贴装有集成电路裸晶的底板上，集成电路裸晶的接触电极通过键合线与底板上的引脚一一对应连接。上述底板既可以是基板(substrate)，也可以是引线框架(lead frame)。
在该步骤中，可通过摄像头扫描、激光扫描或超声波扫描等方式对贴装有集成电路裸晶的底板进行识别，从而获取底板在贴装有集成电路裸晶一侧的形状以及集成电路裸晶的大小、位置、突出于底板的高度等信息(即识别信息)。相应地，根据识别信息生成的塑封模型包括底板在贴装有集成电路裸晶一侧的各个高度的图案，例如在低于集成电路裸晶突出于底板表面的高度的位置时，塑封模型的图案为回形(外框与底板的外轮廓匹配、内框与裸晶的外轮廓匹配)；在高于集成电路裸晶突出于底板表面的高度的位置时，塑封模型的图案为与底板匹配的矩形或其他形状。
步骤S2：根据塑封模型，在底板的贴装有集成电路裸晶的一侧形成多个依次相叠并绝缘的光固化胶层，且集成电路裸晶及键合线包裹在多个光固化胶层内。即通过多个光固化胶层形成填充层，代替现有的灌胶注塑形成的填充层包裹集成电路裸晶及键合线，对集成电路裸晶进行机械或环境保护。
上述光固化胶层可由光固化胶溶液在特定波长的光照射后固化形成，例如光固化胶溶液可以为紫外线固化胶溶液，且可在紫外线光源照射下固化。
由于上述光固化胶层在形成过程中，无需将封装胶(即光固化胶溶液)进行加热熔解以及冷却(在整个塑封过程中的最高温度不会超过60℃)，因此在塑封过程中不会因为底板与封装胶导热系数不同而导致底板翘曲及键合线绷断，相较于现有最高温度达到180℃的注塑方案，可大大提高集成电路裸晶封装的良品率。
在上述集成电路封装方法中，上述根据识别信息生成的塑封模型包括每一光固化胶层的烧结图案；并且，如图2所示，上述步骤S2具体可包括：
步骤S21：结合图3，将底板31倒置浸入光固化胶溶液34中，即底板31的贴装有集成电路裸晶的一侧浸入光固化胶溶液34，上述底板31上贴装有集成电路裸晶32，且集成电路裸晶32通过键合线33与底板31上的引脚一一对应连接。
步骤S22：将贴装有集成电路裸晶32的底板31向上提起，并根据塑封模型中每一光固化胶层的烧结图案，对贴装有集成电路裸晶32的底板31露出于光固化胶溶液34的液面的部分进行逐层光照烧结，以形成多个相叠的光固化胶层35。
具体地，在对光固化胶溶液34进行光照烧结时，可使用面光源36(例如紫外光)对贴装有集成电路裸晶32的底板31脱离光固化胶溶液34的液面的部分进行烧结，该面光源36包括多个独立控制的发光点，且该多个发光点发出的光覆盖贴装有集成电路裸晶32的底板31的表面，即光固化胶层35整层同时形成。在该步骤中，根据贴装有集成电路裸晶32的底板31提起的高度，并控制面光源36按照塑封模型中对应的烧结图案进行光照烧结，从而形成光固化胶层。
特别地，上述面光源36可位于光固化胶溶液34的下方。即面光源36发出的光(或经面镜或三棱镜反射的光)穿过光固化胶溶液34进行烧结。
当然，在实际应用中，也可将底板31以背向贴装有集成电路裸晶的一侧浸入光固化胶溶液34，如图4所示，然后将底板31缓慢向下浸入，此时面光源36可位于光固化胶溶液34的上方，并对底板31露出于光固化胶溶液34的液面的部分进行光照烧结。
此外，考虑到光固化胶溶液34固化时间，可降低底板31提起的速度，使得底板31提起操作为一个连续的过程，从而保证光固化胶溶液34的固化效果。
除了采用上述浸式烧结形成光固化胶层外，还可通过3D打印方式形成光固化胶层。在本发明集成电路封装方法的另一实施例中，上述根据识别信息生成的塑封模型包括喷头和光源在每一光固化胶层的移动路径；并且，结合图5，上述步骤S2具体可包括：
步骤S21’：根据塑封模型中喷头和光源在每一光固化胶层的移动路径，控制喷头47将光固化胶溶液44喷涂在底板41的贴装有集成电路裸晶42的一侧(在该侧，集成电路裸晶42通过键合线43与底板41上的引脚一一对应连接)，并通过光源46对附着在底板41的贴装有集成电路裸晶42的一侧的光固化胶溶液44进行烧结固化，以形成多个相叠的光固化胶层45。
具体地，在该步骤中，可通过排列成一行的多个喷头47，且该多个喷头47的喷射范围与底板41的一边的长度相等。相应地，塑封模型中的移动路径包括垂直于多个喷头47排列方向的路径。从而在形成光固化胶层45时，可控制多个喷头47按照移动路径移动即可，即每一光固化胶层45由多个光固化胶直线拼接形成。
特别地，上述每一喷头47上集成有一个光源46，该光源46具体可包括发光体461以及导光体462，且光源46的照射区域与对应喷头47的喷涂区域一致(例如稍滞后于喷涂区域)。从而在喷涂光固化胶溶液44的同时，对附着在底板41的贴装有集成电路裸晶42的一侧的光固化胶溶液44进行烧结固化，简化控制。上述喷头47可的精度最高可达2880DPI(DotsPer Inch，每英寸点数)，当然，也可根据需要选择不同精度。
在本发明的一个实施例中，当底板为引线框架时，可在引线框架的两侧同时形成光固化胶层。结合图6所示，对于引线框架61上方(即贴装有集成电路裸晶62的一侧)的光固化胶层65，可通过喷头67喷涂光固化胶溶液63以及光源66(该光源66包括发光体661以及导光体662)光照固化形成；而对于引线框架61侧部以及下方的光固化胶层69，则可通过浸入光固化胶溶液64并上提光照烧结形成。并且，引线框架61上、下两侧的光固化胶层65和69可同时形成，从而提高加工效率。
具体地，在形成引线框架61侧部以及下方的光固化胶层69时，可将引线框架61以背向贴装有集成电路裸晶62的一侧浸入光固化胶溶液64，然后将引线框架61向上提起，并根据每一光固化胶层的烧结图案，通过光固化胶溶液64下方的面光源68对引线框架61露出于光固化胶溶液的液面的部分进行逐层光照烧结。
此外，当上述底板为引线框架时，也可提前在引线框架的一侧形成塑封结构，即在上述步骤S1之前包括：在引线框架的一侧依次形成多个相叠并绝缘的光固化胶层(例如通过图3或图4所示的方式)；然后将集成电路裸晶固定到引线框架的另一侧(例如通过图3或图4所示的方式)，并将集成电路裸晶的接触电极通过键合线与底板上的引脚一一对应连接。
当然，在实际应用中，上述引线框架的背向粘结集成电路裸晶的一侧也可通过其他方式形成塑封结构，例如灌胶注塑方式等。
本发明还提供一种半导体器件，所述半导体器件通过上述的集成电路封装方法封装。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (5)

1.一种集成电路封装方法，其特征在于，包括以下步骤：
(a)识别贴装有集成电路裸晶的底板，并根据对所述贴装有集成电路裸晶的底板的识别信息生成塑封模型，在所述贴装有集成电路裸晶的底板上，所述集成电路裸晶的接触电极通过键合线与所述底板上的引脚一一对应连接；
(b)根据所述塑封模型，在所述底板的贴装有集成电路裸晶的一侧依次形成多个相叠并绝缘的光固化胶层，且所述集成电路裸晶及键合线包裹在多个所述光固化胶层内；
所述塑封模型包括每一光固化胶层的烧结图案；所述步骤(b)包括以下步骤：
(b1)将贴装有集成电路裸晶的底板浸入光固化胶溶液；
(b2)将所述贴装有集成电路裸晶的底板向上提起或向下浸入，并根据每一光固化胶层的烧结图案，对所述贴装有集成电路裸晶的底板露出于光固化胶溶液的液面的部分进行逐层光照烧结。
2.根据权利要求1所述的集成电路封装方法，其特征在于，所述底板为基板或引线框架，在所述步骤(b2)中，使用面光源对所述贴装有集成电路裸晶的底板脱离光固化胶溶液的液面的部分进行烧结，所述面光源包括多个独立控制的发光点，且多个所述发光点发出的光覆盖所述贴装有集成电路裸晶的底板的表面。
3.根据权利要求2所述的集成电路封装方法，其特征在于，在所述步骤（b1）中，所述贴装有集成电路裸晶的底板倒置浸入光固化胶溶液，且所述面光源位于所述光固化胶溶液的下方；
或者，在所述步骤（b1）中，所述贴装有集成电路裸晶的底板以集成电路裸晶所在一侧朝上的方式浸入光固化胶溶液，且所述面光源位于所述贴装有集成电路裸晶的底板的上方。
4.根据权利要求1所述的集成电路封装方法，其特征在于，所述底板为引线框架，所述步骤（a）之前包括：
（a01）在所述引线框架的一侧依次形成多个相叠并绝缘的光固化胶层；
（a02）将集成电路裸晶固定到所述引线框架的另一侧，并将所述集成电路裸晶的接触电极通过键合线与所述底板上的引脚一一对应连接。
5.一种半导体器件，其特征在于，所述半导体器件通过如权利要求1-4中任一项所述的集成电路封装方法封装。
CN201910701507.2A 2019-07-31 2019-07-31 集成电路封装方法及半导体器件 Active CN110473790B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910701507.2A CN110473790B (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件
CN202110288385.6A CN113140467A (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910701507.2A CN110473790B (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110288385.6A Division CN113140467A (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件

Publications (2)

Publication Number Publication Date
CN110473790A CN110473790A (zh) 2019-11-19
CN110473790B true CN110473790B (zh) 2021-04-13

Family

ID=68508438

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910701507.2A Active CN110473790B (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件
CN202110288385.6A Pending CN113140467A (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110288385.6A Pending CN113140467A (zh) 2019-07-31 2019-07-31 集成电路封装方法及半导体器件

Country Status (1)

Country Link
CN (2) CN110473790B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936594B (zh) * 2023-09-08 2023-11-21 积高电子(无锡)有限公司 图像传感器封装方法及封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
DE10038998A1 (de) * 2000-08-10 2002-02-21 Bosch Gmbh Robert Halbleiterbauelement und Verfahren zur Identifizierung eines Halbleiterbauelementes
JP2003124241A (ja) * 2001-10-18 2003-04-25 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
CN1755908A (zh) * 2004-09-29 2006-04-05 上海贝岭股份有限公司 一种提高塑料封装集成电路合格率的方法
SG155779A1 (en) * 2008-03-10 2009-10-29 Micron Technology Inc Apparatus and methods of forming wire bonds
US9403296B2 (en) * 2012-04-12 2016-08-02 Telsa Motors, Inc. Embedded optics in modular assemblies
KR101542622B1 (ko) * 2013-01-02 2015-08-06 제일모직주식회사 광경화 조성물, 이를 포함하는 장벽층, 및 이를 포함하는 봉지화된 장치
CN103280516B (zh) * 2013-05-15 2015-07-01 陕西煤业化工技术研究院有限责任公司 一种发光二极管封装材料及封装成型方法
JP2015026655A (ja) * 2013-07-25 2015-02-05 住友重機械工業株式会社 薄膜形成方法及び薄膜形成装置
CN109243982B (zh) * 2018-08-31 2020-02-14 华中科技大学 一种制造曲面集成电路的电流体喷印刻蚀方法

Also Published As

Publication number Publication date
CN110473790A (zh) 2019-11-19
CN113140467A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
TW511260B (en) Semiconductor device and its manufacture method
JP5689514B2 (ja) 半導体装置の製造方法
US20190391264A1 (en) Molded proximity sensor
JP5562273B2 (ja) 光電子部品の製造方法及び製造装置
JP2016503240A (ja) 集積回路モジュール
KR100702560B1 (ko) 회로 장치의 제조 방법
US20100102436A1 (en) Shrink package on board
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP5070896B2 (ja) 電子部品の樹脂封止方法、樹脂封止用金型及び半導体装置の製造方法
CN110473790B (zh) 集成电路封装方法及半导体器件
CN110544639B (zh) 集成电路晶粒贴装方法及半导体器件
US20070166884A1 (en) Circuit board and package structure thereof
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
JP2013258348A (ja) 半導体装置の製造方法
CN110610876B (zh) 集成电路封装设备
JP2003007759A (ja) 認識装置、ボンディング装置および回路装置の製造方法
US20150041182A1 (en) Package substrate and chip package using the same
JP6078846B2 (ja) Ｌｅｄ実装品の製造方法、ｌｅｄ実装品の樹脂モールド方法、およびｌｅｄ製造装置
KR101140081B1 (ko) Ｌｅｄ 패키지 제조방법 및 그에 의한 ｌｅｄ 패키지
JP2015070126A (ja) 光半導体装置
JP2015038917A (ja) リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
US20230197886A1 (en) Semiconductor apparatus
JP5121807B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Integrated circuit packaging method and semiconductor device

Effective date of registration: 20210629

Granted publication date: 20210413

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2021440020043

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220728

Granted publication date: 20210413

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2021440020043

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Integrated circuit packaging method and semiconductor device

Effective date of registration: 20220729

Granted publication date: 20210413

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2022440020149

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20231026

Granted publication date: 20210413

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2022440020149