CN110462825B - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN110462825B
CN110462825B CN201880021991.8A CN201880021991A CN110462825B CN 110462825 B CN110462825 B CN 110462825B CN 201880021991 A CN201880021991 A CN 201880021991A CN 110462825 B CN110462825 B CN 110462825B
Authority
CN
China
Prior art keywords
package
transistor
wiring
insulating layer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880021991.8A
Other languages
English (en)
Other versions
CN110462825A (zh
Inventor
细美英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Corp
Original Assignee
Nidec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Corp filed Critical Nidec Corp
Publication of CN110462825A publication Critical patent/CN110462825A/zh
Application granted granted Critical
Publication of CN110462825B publication Critical patent/CN110462825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

半导体封装装置具有：布线层，其具有绝缘部和导电部；多个半导体封装，它们与所述布线层的上表面接触而配置；以及树脂部，其密封所述半导体封装。

Description

半导体封装装置及其制造方法
技术领域
本发明涉及半导体封装装置及其制造方法。
背景技术
在专利文献1中公开了现有的封装装置的一例。在专利文献1的集成电路封装***中，第1集成电路芯片通过粘接固定在封装基板上。第1集成电路芯片和封装基板通过引线接合而连接。粘接间隔件配置在第1集成电路芯片与集成电路封装***之间。
集成电路封装***具有第2集成电路芯片、端子以及密封用树脂。第2集成电路芯片通过接合引线而与端子连接。第2集成电路芯片和端子被密封用树脂密封。端子和封装基板通过接合引线而连接。
通过使封装基板、第1集成电路芯片、粘接间隔件以及集成电路封装***被密封用树脂密封而被封装化，构成集成电路封装***。
现有技术文献
专利文献
专利文献1：日本特开2012-169664号公报
发明内容
发明要解决的课题
但是，在上述专利文献1中，具有第2集成电路芯片的集成电路封装***配置于第1集成电路芯片的上方，因此为了使集成电路封装***与第1集成电路芯片电连接，需要通过引线接合使集成电路封装***的端子与封装基板连接。当进行引线接合时，相应的，需要用于传递引线的空间。
另外，在上述专利文献1中，当在集成电路封装***的上方进一步层叠同样的封装器件的情况下，越是上方的封装器件，用于与封装基板连接的接合引线的长度越长。因此，在上述专利文献1中，对进行封装化的封装器件的个数的限制较大。
鉴于上述状况，本发明的目的在于，提供在布线中不需要使用引线接合，并且对搭载的半导体封装的个数的限制较少的半导体封装装置。
用于解决课题的手段
本发明的例示的半导体封装装置构成为具有：布线层，其具有绝缘部和导电部；多个半导体封装，它们与所述布线层的上表面接触而配置；以及树脂部，其密封所述半导体封装。
另外，本发明的例示的半导体封装装置的制造方法包含如下步骤：第1步骤，将多个半导体封装配置在粘接剂上，该粘接剂配置在支承基板上；第2步骤，利用树脂密封所述半导体封装；第3步骤，从所述树脂卸下所述支承基板和所述粘接剂；以及第4步骤，在所述树脂的下表面侧形成绝缘层，在所述绝缘层形成通孔，通过镀敷对所述通孔和所述绝缘层的下表面至少进行一次形成布线图案部的步骤。
发明效果
根据本发明的例示的半导体封装装置，在布线中不需要使用引线接合，并且对搭载的半导体封装的个数的限制较少。
附图说明
图1是示出本发明的一个实施方式的半导体封装装置的电路结构的图。
图2A是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图2B是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图2C是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图2D是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图2E是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图2F是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图2G是示出半导体封装装置的制造工序的一个工序的大致侧面剖视图。
图3A是示出半导体封装装置的制造工序的一个工序的仰视图。
图3B是示出半导体封装装置的制造工序的一个工序的仰视图。
图3C是示出半导体封装装置的制造工序的一个工序的仰视图。
图3D是示出半导体封装装置的制造工序的一个工序的仰视图。
具体实施方式
以下，参照附图，对本发明的例示的实施方式进行说明。
<1.半导体封装的电路结构>
图1示出本发明的一个实施方式的半导体封装装置50的电路结构。半导体封装装置50具有驱动马达60的功能。如图1所示，半导体封装装置50具有第1封装1、第2封装2、第3封装3、第4封装4、第5封装5、第6封装6以及第7封装7。在本实施方式的半导体封装装置50中，构成为，使作为第1封装1～第7封装7的多个半导体封装封装化为1个。
第1封装1具有微型电子计算机1A和栅极驱动器1B。第2封装2具有由n沟道MOSFET(metal-oxide-semiconductor field-effect transistor：金属氧化物半导体场效应晶体管)构成的第1晶体管M1。第3封装3具有由p沟道MOSFET构成的第2晶体管M2。第4封装4具有由n沟道MOSFET构成的第3晶体管M3。第5封装5具有由p沟道MOSFET构成的第4晶体管M4。第6封装6具有由n沟道MOSFET构成的第5晶体管M5。第7封装7具有由p沟道MOSFET构成的第6晶体管M6。
由第1晶体管M1～第6晶体管M6构成逆变器IV。
第2晶体管M2的源极与直流电压的输入电压Vin的施加端连接。第2晶体管M2的漏极与第1晶体管M1的漏极连接。第1晶体管M1的源极与接地电位的施加端连接。即，第1晶体管M1与第2晶体管M2串联连接。
第4晶体管M4的源极与输入电压Vin的施加端连接。第4晶体管M4的漏极与第3晶体管M3的漏极连接。第3晶体管M3的源极与接地电位的施加端连接。即，第3晶体管M3与第4晶体管M4串联连接。
第6晶体管M6的源极与输入电压Vin的施加端连接。第6晶体管M6的漏极与第5晶体管M5的漏极连接。第5晶体管M5的源极与接地电位的施加端连接。即，第5晶体管M5与第6晶体管M6串联连接。
作为半导体封装装置50的驱动对象的马达60是3相无刷DC马达。使第5晶体管M5与第6晶体管M6连接的连接节点P1与马达60的U相输入端子连接。使第3晶体管M3与第4晶体管M4连接的连接节点P2与马达60的V相输入端子连接。使第1晶体管M1与第2晶体管M2连接的连接节点P3与马达60的W相输入端子连接。
栅极驱动器1B根据来自微型电子计算机1A的指令，对各晶体管M1～M6的各栅极施加驱动电压，从而对各晶体管M1～M6进行开关控制。由此，例如通过正弦波驱动而对马达60进行驱动。
另外，在上述的实施方式中，构成一个臂部的上侧晶体管(例如第2晶体管M2)和下侧晶体管(例如第1晶体管M1)分别使用了p沟道MOSFET和n沟道MOSFET，但不限于此，例如，也可以为，上侧晶体管和下侧晶体管均由n沟道MOSFET构成。在该情况下，在半导体封装装置中包含用于驱动上侧晶体管的自举(bootstrap)用的电容器。
另外，各晶体管不限于MOSFET，例如也可以由IGBT(insulated gate bipolartransistor：绝缘栅双极晶体管)构成。
<2.半导体封装装置的制造工序>
接下来，参照图2A～图2G对本实施方式的半导体封装装置50的制造工序进行说明。图2A～图2G示出各工序的大致侧面剖视图。
首先，在图2A所示的工序中，准备在上表面配置有粘接剂51的支承基板52，将作为第1封装1～第7封装7的7个半导体封装排列在粘接剂51上。另外，在图2A中未图示第4封装4～第7封装7，但实际上配置在图2A的纸面里侧。例如使用玻璃基板或者硅基板等来作为支承基板52。
接下来，进入图2B所示的工序，在粘接剂51上，通过树脂部(模制树脂)501以覆盖第1封装1～第7封装7的整体的方式进行密封。
然后，进入图2C所示的工序，将支承基板52与粘接剂51一同从被树脂部501密封的第1封装1～第7封装7拆下。由此，如图2C所示，第1封装1～第7封装的下表面露出。即，各封装所具有的各端子向下方露出。另外，在后面对该各端子的更具体的结构进行叙述。
接下来，进入图2D所示的工序，在第1封装1～第7封装7的下表面侧形成第1绝缘层502。然后，通过激光加工等在第1绝缘层502上形成通孔502A。通孔502A是沿第1绝缘层502的厚度方向贯穿的贯通孔，形成在与第1封装1～第7封装的各端子对应的位置。
然后，进入图2E所示的工序，通过镀敷在通孔502A内部和第1绝缘层502的下表面形成第1布线图案部503。在镀敷时，例如使用铜镀敷。另外，针对通孔内部的镀敷，可以将镀敷所使用的的导电材料(铜等)填充于通孔内部，也可以仅沿着通孔的内壁形成导电材料。
接下来，进入图2F所示的工序，在第1绝缘层502的下表面侧形成第2绝缘层504。然后，在第2绝缘层504上形成通孔504A。通孔504A形成在与第1布线图案部503的规定部位对应的位置。然后，如图2F所示，通过镀敷在通孔504A内部和第2绝缘层504的下表面形成第2布线图案部505。
然后，进入图2G所示的工序，通过在第2绝缘层504的下表面侧形成抗蚀剂层506，完成半导体封装装置50。以不在第2布线图案部505的与向下方露出的部位对应的位置形成抗蚀剂层506的方式层叠抗蚀剂层506。向该下方露出的部位是与安装半导体封装装置50的印刷基板电连接的端子部分。通过设置抗蚀剂层506，能够在将半导体封装装置50通过焊接安装于印刷基板时，抑制焊料使端子部分彼此短路。另外，抗蚀剂层506还具有保护半导体封装装置50内部的电路免受热、尘埃以及湿气等外部环境的影响的功能。
另外，也能够在第2布线图案部505的向上述下方露出的部位设置焊料球。
在像图2G所示的那样构成的半导体封装装置50中，由第1绝缘层502和第2绝缘层504构成绝缘部5001A。另外，由第1布线图案部503和第2布线图案部505构成导体部5001B。即，半导体封装装置50具有布线层5001，该布线层5001包含绝缘部5001A和导体部5001B。
通过像这样的制造工序制造的本实施方式的半导体封装装置50能够通过镀敷在绝缘部5001A上形成导体部5001B而进行布线，因此不需要引线接合。另外，相比于沿纵向(上下方向)层叠上述封装器件的现有的结构，不容易使搭载的半导体封装的个数受到限制。
另外，在半导体封装装置50中，相对于第1绝缘层502、第2绝缘层504这样的层叠多层而成的绝缘层进行布线，能够在有限的空间中提高布线的自由度。
另外，根据驱动对象的马达而需要的晶体管性能不同，因此在应对各种马达的情况下，半导体封装装置50为多品种，但使用预先封装化的器件，因此容易应对多品种的情况。
<3.半导体封装装置的布线构造>
接下来，参照图3A～图3D对本实施方式的半导体封装装置50的布线构造进行说明。
图3A示出从下方观察上述的制造工序的图2C所示的工序的状态的仰视图。即，图3A是通过树脂部501密封了第1封装1～第7封装的状态的仰视图。如图3A所示，第1封装1所具有的多个端子10排列于第1封装1的矩形下表面的外缘的各边，并向下方露出。另外，端子10包含后述的驱动用端子10A～10F。
第2封装2具有控制端子2A、电流流出端子2B以及电流流入端子2C，它们的各端子向下方露出。第2封装2在内部具有第1晶体管M1的芯片。控制端子2A与第1晶体管M1的栅极连接。电流流出端子2B与第1晶体管M1的源极连接。电流流入端子2C与第1晶体管M1的漏极连接。
第3封装3具有控制端子3A、电流流出端子3B以及电流流入端子3C，它们的各端子向下方露出。第3封装3在内部具有第2晶体管M2的芯片。控制端子3A与第2晶体管M2的栅极连接。电流流出端子3B与第2晶体管M2的漏极连接。电流流入端子3C与第2晶体管M2的源极连接。
第4封装4具有控制端子4A、电流流出端子4B以及电流流入端子4C，它们的各端子向下方露出。第4封装4在内部具有第3晶体管M3的芯片。控制端子4A与第3晶体管M3的栅极连接。电流流出端子4B与第3晶体管M3的源极连接。电流流入端子4C与第3晶体管M3的漏极连接。
第5封装5具有控制端子5A、电流流出端子5B以及电流流入端子5C，它们的各端子向下方露出。第5封装5在内部具有第4晶体管M4的芯片。控制端子5A与第4晶体管M4的栅极连接。电流流出端子5B与第4晶体管M4的漏极连接。电流流入端子5C与第4晶体管M4的源极连接。
第6封装6具有控制端子6A、电流流出端子6B以及电流流入端子6C，它们的各端子向下方露出。第6封装6在内部具有第5晶体管M5的芯片。控制端子6A与第5晶体管M5的栅极连接。电流流出端子6B与第5晶体管M5的源极连接。电流流入端子6C与第5晶体管M5的漏极连接。
第7封装7具有控制端子7A、电流流出端子7B以及电流流入端子7C，它们的各端子向下方露出。第7封装7在内部具有第6晶体管M6的芯片。控制端子7A与第6晶体管M6的栅极连接。电流流出端子7B与第6晶体管M6的漏极连接。电流流入端子7C与第6晶体管M6的源极连接。
图3B是从下方观察上述的图2D所示的工序的状态的仰视图。即，图3B示出在图3A的状态的基础上形成第1绝缘层502，并在第1绝缘层502上形成通孔502A后的状态。
如图3B所示，在与第1封装1的各端子10对应的位置形成有通孔502A。另外，在第2封装2～第7封装7的与各控制端子2A～7A、各电流流出端子2B～7B以及各电流流入端子2C～7C对应的位置形成有通孔502A。另外，针对各电流流入端子2C～7C，作为一例而形成有4个通孔502A。
图3C是从下方观察上述图2E所示的工序的状态的仰视图。即，图3C示出在图3B的状态下，通过镀敷在通孔502A的内部和第1绝缘层502的下表面形成第1布线图案部503后的状态。
如图3C所示，第1布线图案部503包含控制用布线部503A～503F、连接布线部503G～503I、共同连接布线部503J以及布线部503K。
控制用布线部503A～503F分别使第1封装1的驱动用端子10A～10F与各控制端子2A～7A电连接。第1封装1能够经由控制用布线部503A～503F向各控制端子2A～7A施加驱动电压。
连接布线部503G～503I分别使第3封装、第5封装、第7封装的各电流流出端子3B、5B、7B与第2封装、第4封装、第6封装的各电流流入端子2C、4C、6C电连接。
共同连接布线部503J使第3封装、第5封装、第7封装的各电流流入端子3C、5C、7C共同电连接。
另外，除第1封装1的驱动用端子10A～10F以外的各端子10分别与布线部503K电连接。
图3D是从下方观察上述的图2F所示的工序的状态的仰视图。即，图3D示出在图3C的状态下形成第2绝缘层504，在第2绝缘层504上形成通孔504A，并通过镀敷在通孔504A的内部和第2绝缘层504的下表面形成第2布线图案部505后的状态。
如图3D所示，第2布线图案部505包含接地布线部505A～505C、输出用布线部505D～505F、输入电压施加用布线部505G以及圆形布线部505H。
接地布线部505A经由通孔504A和通孔502A与第2封装2的电流流出端子2B电连接。接地布线部505B经由通孔504A和通孔502A与第4封装4的电流流出端子4B电连接。接地布线部505C经由通孔504A和通孔502A与第6封装6的电流流出端子6B电连接。通过半导体封装装置50的安装而向接地布线部505A～505C施加接地电位。
在仰视观察时，接地布线部505B与控制用布线部503B重叠。另外，在仰视观察时，接地布线部505C与控制用布线部503A～503F重叠。但是，接地布线部505B、505C与控制用布线部503A～503F所形成的层不同，因此能够在有限的布线空间中避免各晶体管的控制用布线与接地用布线发生干涉。
输出用布线部505D～505F分别经由通孔504A与连接布线部503G～503I电连接。输出用布线部505D～505F与马达60的各相的输入端子电连接。
输入电压施加用布线部505G经由通孔504A与共同连接布线部503J电连接。通过半导体封装装置50的安装而向输入电压施加用布线部505G施加输入电压Vin。输入电压Vin例如为200V～300V。
在仰视观察时，输出用布线部505D～505F与共同连接布线部503J重叠。但是，输出用布线部505D～505F与共同连接布线部503J所形成的层不同，因此能够在有限的布线空间中避免输出布线和输入电压施加布线发生干涉。
另外，圆形布线部505H经由通孔504A、布线部503K以及其他通孔504A与连接端子部Tc电连接。在与各圆形布线部505H对应的位置配置有连接端子部Tc。第2布线图案部505包含连接端子部Tc。另外，也可以采用如下结构：圆形布线部505H经由通孔504A与圆形的布线部503K连接，在第2布线图案部505中通过未图示的布线使圆形布线部505H与连接端子部Tc连接。
在图3D的状态下，像图2G所示的工序那样形成抗蚀剂层506，从而完成半导体封装装置50。在输入电压施加用布线部505G的端部形成有输入端子Tin1、Tin2。在输出用布线部505D～505F的各自的端部形成有输出端子Tout1～Tout3。在接地布线部505A～505C的各自的端部形成有接地端子Tg1～Tg3。抗蚀剂层506形成为使输入端子Tin1、Tin2、Tout1～Tout3、Tg1～Tg3以及连接端子部Tc向下方露出。
连接端子部Tc沿半导体封装装置50的矩形状外缘中的第1边的一侧排列，沿与第1边对置的第2边的一侧排列，还沿被第1边和第2边所夹的第3边排列。输入端子Tin1沿第2边的另一侧配置。输出端子Tout1～Tout3和输入端子Tin2沿与第3边对置的第4边排列。
即，输出端子Tout1～Tout3和输入端子Tin1、Tin2相互相邻而构成第1组G1。连接端子部Tc相互相邻而构成第2组G2。第1组G1和第2组G2配置在分离得较远的位置，因此在向印刷基板安装半导体封装装置50时，能够确保高电压***的布线与低电压***的布线的绝缘，其中，该高电压***的布线分别与输出端子Tout1～Tout3和输入端子Tin1、Tin2连接，该低电压***的布线与连接端子部Tc连接。
另外，与第2组G2相同，由接地端子Tg1～Tg3构成的第3组G3沿着第1边配置，但第3组G3与第2组G2分开配置，因此在半导体封装装置50的安装时，能够确保接地用的布线相对于与连接端子部Tc连接的布线的绝缘，其中，该接地用的布线与接地端子Tg1～Tg3连接。
<4.本实施方式的作用效果>
如上所述，本实施方式的半导体封装装置(50)具有：布线层(5001)，其具有绝缘部(5001A)和导电部(5001B)；多个半导体封装(1～7)，它们与所述布线层的上表面接触而配置；以及树脂部(501)，其密封所述半导体封装。
根据像这样的结构，能够通过镀敷在绝缘部上形成导电部来进行布线，从而不需要引线接合。另外，能够减少对搭载的半导体封装的个数的限制。
另外，在上述结构中，所述绝缘部具有沿上下方向层叠的多个绝缘层(502、504)，所述导电部具有配置于所述绝缘层的下表面的布线图案部(503、505)。由此，能够在有限的布线空间中提高布线的自由度。
另外，在上述结构中，还具有配置于所述布线层的下表面的抗蚀剂层(506)。由此，能够在布线层的下表面抑制焊接等所导致的导电部短路的情况。
另外，所述半导体封装包含：第1封装(1)，其具有微型电子计算机(1A)和栅极驱动器(1B)；第2封装(2)，其包含第1晶体管(M1)；以及第3封装(3)，其包含与所述第1晶体管串联连接的第2晶体管(M2)。由于根据半导体封装装置所驱动的对象的马达而需要的晶体管性能不同，因此为了应对各种马达，半导体封装装置为多品种，但半导体封装装置由被封装化的器件构成，因此容易应对多品种的情况。
另外，在上述结构中，所述半导体封装还包含：第4封装(4)，其包含第3晶体管(M3)；第5封装(5)，其包含与所述第3晶体管串联连接的第4晶体管(M4)；第6封装(6)，其包含第5晶体管(M5)；以及第7封装(7)，其包含与所述第5晶体管串联连接的第6晶体管(M6)。所述绝缘部具有第1绝缘层(502)和位于所述第1绝缘层的下方的第2绝缘层(504)。
而且，所述导电部具有：各控制用布线部(503A～503F)，它们配置于所述第1绝缘层的下表面，使所述第1封装的各端子(10A～10F)与所述第2～第7封装的控制端子13(2A～7A)电连接；以及各接地布线部(505A～505C)，它们配置于所述第2绝缘层的下表面，与所述第2封装、第4封装以及第6封装的各电流流出端子(2B、4B、6B)电连接，在仰视观察时，所述各控制用布线部的至少一个与所述各接地布线部的至少一个重叠。
由此，在包含逆变器的马达驱动用的半导体封装装置中，在有限的布线空间中构成2层绝缘层，从而能够避免各晶体管的控制用布线与接地用布线发生干涉。
另外，在上述结构中，所述导电部具有：各连接布线部(503G～503I)，它们配置于所述第1绝缘层的下表面，使所述第3、第5、第7封装的各电流流出端子(3B、5B、7B)与所述第2、第4、第6封装的各电流流入端子(2C、4C、6C)电连接；共同连接布线部(503J)，其配置于所述第1绝缘层的下表面，使所述第3、第5、第7封装的各电流流入端子(3C、5C、7C)电连接；各输出用布线部(505D～505F)，它们配置于所述第2绝缘层的下表面，与所述各连接布线部电连接；以及输入电压施加用布线部(505G)，其配置于所述第2绝缘层的下表面，与所述共同连接布线部电连接，在仰视观察时，所述共同连接布线部与所述各输出用布线部重叠。
由此，在包含逆变器的马达驱动用的半导体封装装置中，在有限的布线空间中构成2层绝缘层，从而能够避免输出布线与输入电压施加布线发生干涉。
另外，在上述结构中，上述导电部具有：各输出用布线部(505D～505F)，它们使所述第3、第5、第7封装的各电流流出端子(3B、5B、7B)与所述第2、第4、第6封装的各电流流入端子(2C、4C、6C)的各连接点电连接；电压施加用布线部(505G)，其与所述第3、第5、第7封装的各电流流入端子(3C、5C、7C)电连接；以及各连接端子部(Tc)，它们用于与所述第1封装的各端子(10)电连接。而且，所述输出用布线部和所述电压施加用布线部的各端部(Tout1～Tout3、Tin1、Tin2)位于所述布线层的外缘，相互相邻而构成第1组(G1)，所述各连接端子部位于所述布线层的外缘，相互相邻而构成第2组(G2)，所述第1组和所述第2组位于分离的位置。
由此，在包含逆变器的马达驱动用的半导体封装装置中，作为高电压***的输出用布线部和电压施加用布线部的各端部与作为低电压***的各连接端子部分别构成不同的组，并位于相互分离的位置，因此在安装半导体封装装置的基板上，能够确保高电压***与低电压***的布线之间的绝缘。
另外，本实施方式的半导体封装装置(50)的制造方法包含如下步骤：第1步骤，将多个半导体封装(1～7)配置在粘接剂(51)上，该粘接剂(51)配置在支承基板(52)上；第2步骤，利用树脂(501)密封所述半导体封装；第3步骤，从所述树脂卸下所述支承基板和所述粘接剂；以及第4步骤，在所述树脂的下表面侧形成绝缘层(502、504)，在所述绝缘层中形成通孔(502A、504A)，通过镀敷对所述通孔和所述绝缘层的下表面至少进行一次形成布线图案部(503、505)的步骤。
由此，在布线中不需要引线接合，抑制对搭载的半导体封装的个数的限制，从而能够容易地制造半导体封装装置。
<5.其他>
以上，对本发明的实施方式进行了说明，但只要在本发明的主旨的范围内，则实施方式能够进行各种变更。
例如，在上述实施方式中，采用了具有由6个晶体管构成的逆变器的半导体封装装置，但作为马达驱动用的半导体封装装置，不必具有逆变器，也可以采用仅具有串联连接的2个晶体管的结构等。另外，半导体封装装置的用途不限于马达驱动用。
另外，在半导体封装装置中，除具有晶体管的半导体封装以外，也可以包含片状电容器等的部件而进行封装化。
产业上的可利用性
本发明例如能够适当地利用于马达驱动用的半导体封装装置。
标号说明
50：半导体封装装置；60：马达；1：第1封装；2：第2封装；3：第3封装；4：第4封装；5：第5封装；6：第6封装；7：第7封装；1A：微型电子计算机；1B：栅极驱动器；M1：第1晶体管；M2：第2晶体管；M3：第3晶体管；M4：第4晶体管；M5：第5晶体管；M6：第6晶体管；IV：逆变器；P1～P3：连接节点；51：支承基板；52：粘接剂；501：树脂部；502：第1绝缘层；502A：通孔；503：第1布线图案部；504：第2绝缘层；504A：通孔；505：第2布线图案部；506：抗蚀剂层；5001：布线层；5001A：绝缘部；5001B：导体部；10：端子；10A～10F：驱动用端子；2A～7A：控制端子；2B～7B：电流流出端子；2C～7C：电流流入端子；503A～503F：控制用布线部；503G～503I：连接布线部；503J：共同连接布线部；503K：布线部；505A～505C：接地布线部；505D～505F：输出用布线部；505G：输入电压施加用布线部；505H：圆形布线部；Tg1～Tg3：接地端子；Tin1、Tin2：输入端子；Tout1～Tout3：输出端子；Tc：连接端子部；G1：第1组；G2：第2组；G3：第3组。

Claims (6)

1.一种半导体封装装置，其具有：
布线层，其具有绝缘部和导电部；
多个半导体封装，它们与所述布线层的上表面接触而配置；以及
树脂部，其密封所述半导体封装，
所述半导体封装包含：
第1封装，其具有微型电子计算机和栅极驱动器；
第2封装，其包含第1晶体管；以及
第3封装，其包含与所述第1晶体管串联连接的第2晶体管。
2.根据权利要求1所述的半导体封装装置，其中，
所述绝缘部具有沿上下方向层叠的多个绝缘层，
所述导电部具有配置于所述绝缘层的下表面的布线图案部。
3.根据权利要求1或2所述的半导体封装装置，其中，
该半导体封装装置还具备配置于所述布线层的下表面的抗蚀剂层。
4.根据权利要求1或2所述的半导体封装装置，其中，
所述半导体封装还包含：
第4封装，其包含第3晶体管；
第5封装，其包含与所述第3晶体管串联连接的第4晶体管；
第6封装，其包含第5晶体管；以及
第7封装，其包含与所述第5晶体管串联连接的第6晶体管，
所述绝缘部具有第1绝缘层和位于所述第1绝缘层的下方的第2绝缘层，
所述导电部具有：
各控制用布线部，它们配置于所述第1绝缘层的下表面，使所述第1封装的各端子与所述第2封装～第7封装的各控制端子电连接；以及
各接地布线部，它们配置于所述第2绝缘层的下表面，与所述第2封装、第4封装以及第6封装的各电流流出端子电连接，
在仰视观察时，所述各控制用布线部的至少任意一个与所述各接地布线部的至少任意一个重叠。
5.根据权利要求1或2所述的半导体封装装置，其中，
所述半导体封装还包含：
第4封装，其包含第3晶体管；
第5封装，其包含与所述第3晶体管串联连接的第4晶体管；
第6封装，其包含第5晶体管；以及
第7封装，其包含与所述第5晶体管串联连接的第6晶体管，
所述绝缘部具有第1绝缘层和位于所述第1绝缘层的下方的第2绝缘层，
所述导电部具有：
各连接布线部，它们配置于所述第1绝缘层的下表面，使所述第3封装、第5封装、第7封装的各电流流出端子与所述第2封装、第4封装、第6封装的各电流流入端子电连接；
共同连接布线部，其配置于所述第1绝缘层的下表面，使所述第3封装、第5封装、第7封装的各电流流入端子共同电连接；
各输出用布线部，它们配置于所述第2绝缘层的下表面，与所述各连接布线部电连接；以及
输入电压施加用布线部，其配置于所述第2绝缘层的下表面，与所述共同连接布线部电连接，
在仰视观察时，所述共同连接布线部与所述各输出用布线部重叠。
6.根据权利要求1或2所述的半导体封装装置，其中，
所述半导体封装还包含：
第4封装，其包含第3晶体管；
第5封装，其包含与所述第3晶体管串联连接的第4晶体管；
第6封装，其包含第5晶体管；以及
第7封装，其包含与所述第5晶体管串联连接的第6晶体管，
所述导电部具有：
各输出用布线部，它们使所述第3封装、第5封装、第7封装的各电流流出端子与所述第2封装、第4封装、第6封装的各电流流入端子的各连接点电连接；
电压施加用布线部，其与所述第3封装、第5封装、第7封装的各电流流入端子电连接；以及
各连接端子部，它们用于与所述第1封装的各端子电连接，
所述输出用布线部和所述电压施加用布线部的各端部位于所述布线层的外缘，相互相邻而构成第1组，
所述各连接端子部位于所述布线层的外缘，相互相邻而构成第2组，
所述第1组和所述第2组位于分离的位置。
CN201880021991.8A 2017-03-29 2018-03-05 半导体封装装置及其制造方法 Active CN110462825B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017064909 2017-03-29
JP2017-064909 2017-03-29
PCT/JP2018/008270 WO2018180235A1 (ja) 2017-03-29 2018-03-05 半導体パッケージ装置、およびその製造方法

Publications (2)

Publication Number Publication Date
CN110462825A CN110462825A (zh) 2019-11-15
CN110462825B true CN110462825B (zh) 2023-07-11

Family

ID=63677307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880021991.8A Active CN110462825B (zh) 2017-03-29 2018-03-05 半导体封装装置及其制造方法

Country Status (3)

Country Link
JP (1) JPWO2018180235A1 (zh)
CN (1) CN110462825B (zh)
WO (1) WO2018180235A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021038986A1 (ja) * 2019-08-29 2021-03-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
CN202662593U (zh) * 2010-07-30 2013-01-09 富士电机株式会社 半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738240A (ja) * 1993-07-21 1995-02-07 Rohm Co Ltd ハイブリッド集積回路装置の構造
JPH09326467A (ja) * 1996-06-04 1997-12-16 Matsushita Electric Ind Co Ltd 電子機器
JPH11298110A (ja) * 1998-04-06 1999-10-29 Sony Corp 電子部品の実装方法及びその実装構造
JP2004104115A (ja) * 2002-08-21 2004-04-02 Matsushita Electric Ind Co Ltd パワーモジュール及びその製造方法
US20040129986A1 (en) * 2002-11-28 2004-07-08 Renesas Technology Corp. Nonvolatile semiconductor memory device and manufacturing method thereof
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP5262552B2 (ja) * 2008-10-14 2013-08-14 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
JP2013070530A (ja) * 2011-09-22 2013-04-18 Renesas Electronics Corp ゲート駆動回路、電力変換回路、３相インバータ、及びゲート駆動方法
JP5456843B2 (ja) * 2012-05-24 2014-04-02 三菱電機株式会社 電源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
CN202662593U (zh) * 2010-07-30 2013-01-09 富士电机株式会社 半导体器件

Also Published As

Publication number Publication date
WO2018180235A1 (ja) 2018-10-04
CN110462825A (zh) 2019-11-15
JPWO2018180235A1 (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
JP4365388B2 (ja) 半導体パワーモジュールおよびその製法
CN108511396B (zh) 电子装置
JP2020519029A (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
CN110870188B (zh) 半导体模块
CN116259622A (zh) 半导体装置和半导体芯片
CN110783302A (zh) 具有重叠的导电区域的半导体封装及其制造方法
US11979096B2 (en) Multiphase inverter apparatus having half-bridge circuits and a phase output lead for each half-bridge circuit
CN110462825B (zh) 半导体封装装置及其制造方法
US11227845B2 (en) Power module and method of manufacturing same
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
CN114008775A (zh) 半导体装置及其制造方法
US11069602B2 (en) Package and terminal arrangement for semiconductor module
JP4363190B2 (ja) 半導体装置及びその製造方法
JP4246040B2 (ja) 半導体装置の実装体
CN110859055B (zh) 半导体模块
JP3922698B2 (ja) 半導体装置
JP6413396B2 (ja) 電力変換装置及び電動モータ
WO2022220013A1 (ja) 半導体装置
CN110859054B (zh) 半导体模块
WO2022196294A1 (ja) 半導体装置
US20240030079A1 (en) Switching device and switching module
JP2016129257A (ja) 電力半導体装置
JP2021005983A (ja) 電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant