CN110460339B - 卷积码译码的检测方法、装置、存储介质及电子设备 - Google Patents

卷积码译码的检测方法、装置、存储介质及电子设备 Download PDF

Info

Publication number
CN110460339B
CN110460339B CN201910684040.5A CN201910684040A CN110460339B CN 110460339 B CN110460339 B CN 110460339B CN 201910684040 A CN201910684040 A CN 201910684040A CN 110460339 B CN110460339 B CN 110460339B
Authority
CN
China
Prior art keywords
convolutional code
bit stream
verification
decoding
decoded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910684040.5A
Other languages
English (en)
Other versions
CN110460339A (zh
Inventor
邓祝明
许百成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Dayu Semiconductor Co ltd
Original Assignee
Nanjing Dayu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Dayu Semiconductor Co ltd filed Critical Nanjing Dayu Semiconductor Co ltd
Priority to CN201910684040.5A priority Critical patent/CN110460339B/zh
Publication of CN110460339A publication Critical patent/CN110460339A/zh
Application granted granted Critical
Publication of CN110460339B publication Critical patent/CN110460339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本公开涉及一种卷积码译码的检测方法、装置、存储介质及电子设备。方法包括：获取卷积码编码后的比特流中每一比特对应的对数似然比；利用对数似然比和维特比译码算法对卷积码编码后的比特流进行卷积码译码；对卷积码译码后的比特流进行第一次校验；若卷积码译码后的比特流通过第一次校验，对卷积码译码后的比特流再次进行卷积码编码；根据再次卷积码编码后的比特流和对数似然比，对卷积码译码后的比特流进行第二次校验；根据第二次校验的结果确定卷积码译码是否正确。如此，通过两次校验有效地降低卷积码译码的误检概率。并且，利用再次卷积码编码后的比特流和对数似然比进行第二次校验，提高了第二次校验的可靠性以及对卷积码译码的检测准确度。

Description

卷积码译码的检测方法、装置、存储介质及电子设备
技术领域
本公开涉及通信技术领域，具体地，涉及一种卷积码译码的检测方法、装置、存储介质及电子设备。
背景技术
卷积码是一种纠错码，被广泛地应用在通信***中。例如，WCDMA(Wide band CodeDivision Multiple Access，宽带码分多址接入)、LTE(Long Term Evolution，长期演进)、LTE-A(Advanced Long Term Evolution，增强的长期演进)、NB-IoT(Narrow BandInternet of Things，窄带物联网)、eMTC(Enhanced Machine Type Communication，增强的机器类型通信)等***中均使用了卷积码。卷积码通常表示为(n,k,m)，其中k表示输入的比特数量；n表示输出的比特数量，其与当前时刻输入的比特以及先前输入的m-1个比特有关；m表示寄存器的个数，m+1表示约束长度；
Figure BDA0002145640600000011
表示卷积码的码率。
图1是应用在LTE/LTE-A、NB-IoT以及eMTC***中的码率为
Figure BDA0002145640600000012
约束长度为7的卷积码，即卷积码(3，1，6)。如图1所示，ck为卷积码编码之前的比特，D表征编码器中的寄存器，
Figure BDA0002145640600000013
表征编码器输出的子码，Gn表征
Figure BDA0002145640600000014
子码的子生成多项式，n＝0,1,2。此外，为了减少用于归零操作的尾比特开销，该卷积码采用了咬尾编码，即：编码器开始工作时将输入的比特流中的最后m个比特依次输入编码器中，当编码结束后，编码器的结束状态与初始状态相同，因而，该卷积码也叫做咬尾卷积码。
卷积码通常会和校验码联合使用，常用的校验码可以是奇偶校验码或者CRC(循环冗余码校验，Cyclical Redundancy Check)校验码。相关技术中，通常使用CRC校验码对卷积码译码进行校验。具体地，首先，数据发送端在发送的数据末尾加上一定长度的CRC校验码(例如可以在数据末尾加上16比特的CRC校验码)，然后再进行卷积码编码。数据接收端接收数据时，首先进行卷积码译码，然后利用CRC校验码进行校验(可称为CRC校验)。如果CRC校验通过，则认为卷积码译码正确，否则认为卷积码译码错误。但是，CRC校验码本身也存在一定的误检，因此，仅利用CRC校验码不能准确地对卷积码译码进行检测。
发明内容
本公开的目的是提供一种卷积码译码的检测方法、装置、存储介质及电子设备，以降低卷积码译码的误检概率，提高对卷积码译码检测的准确度。
为了实现上述目的，本公开第一方面提供一种卷积码译码的检测方法，包括：
获取卷积码编码后的比特流中每一比特对应的对数似然比；
利用所述对数似然比和维特比译码算法对所述卷积码编码后的比特流进行卷积码译码，以得到卷积码译码后的比特流；
对所述卷积码译码后的比特流进行第一次校验，所述第一次校验为循环冗余校验或奇偶校验；
若所述卷积码译码后的比特流通过所述第一次校验，则对所述卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流；
根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验；
根据所述第二次校验的结果确定所述卷积码译码是否正确。
可选地，所述根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验，包括：
根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值；
根据所述检测度量值，对所述卷积码译码后的比特流进行第二次校验。
可选地，所述根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值，包括：
根据以下公式，确定所述卷积码译码的检测度量值：
Figure BDA0002145640600000031
其中，ρ表征所述卷积码译码的检测度量值，∑为求和符号，
Figure BDA0002145640600000032
表征所述再次卷积码编码后的比特流中的第j个比特，LLRj表征所述卷积码编码后的比特流中的第j个比特对应的对数似然比，j＝0,1,...N-1，且N表征所述卷积码编码后的比特流包括的比特的总数量；
所述根据所述第二次校验的结果确定所述卷积码译码是否正确，包括：
若所述检测度量值大于或等于预设阈值，则确定所述卷积码译码正确；
若所述检测度量值小于预设阈值，则确定所述卷积码译码错误。
可选地，所述预设阈值的取值范围为[0.7，0.8]。
可选地，所述卷积码译码后的比特流包括信息比特和校验比特；所述对所述卷积码译码后的比特流进行第一次校验，包括：
利用所述校验比特的校验数据对所述信息比特的信息数据进行第一次校验，所述校验比特的校验数据为循环冗余校验数据或奇偶校验数据。
本公开第二方面提供一种卷积码译码的检测装置，包括：
获取模块，用于获取卷积码编码后的比特流中每一比特对应的对数似然比；
译码模块，用于利用所述对数似然比和维特比译码算法对所述卷积码编码后的比特流进行卷积码译码，以得到卷积码译码后的比特流；
第一校验模块，用于对所述卷积码译码后的比特流进行第一次校验，所述第一次校验为循环冗余校验或奇偶校验；
编码模块，用于若所述卷积码译码后的比特流通过所述第一次校验，则对所述卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流；
第二校验模块，用于根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验；
确定模块，用于根据所述第二次校验的结果确定所述卷积码译码是否正确。
可选地，所述第二校验模块包括：
第一确定子模块，用于根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值；
第一检验子模块，用于根据所述检测度量值，对所述卷积码译码后的比特流进行第二次校验。
可选地，所述第一确定子模块包括：
检测度量值确定子模块，用于根据以下公式，确定所述卷积码译码的检测度量值：
Figure BDA0002145640600000041
其中，ρ表征所述卷积码译码的检测度量值，∑为求和符号，
Figure BDA0002145640600000042
表征所述再次卷积码编码后输出的比特流中的第j个比特，LLRj表征所述卷积码编码后的比特流中的第j个比特对应的对数似然比，j＝0,1,...N-1，且N表征所述卷积码编码后的比特流包括的比特的总数量；
所述确定模块包括：
第二确定子模块，用于若所述检测度量值大于或等于预设阈值，则确定所述卷积码译码正确；
第三确定子模块，用于若所述检测度量值小于预设阈值，则确定所述卷积码译码错误。
可选地，所述预设阈值的取值范围为[0.7，0.8]。
可选地，所述卷积码译码后的比特流包括信息比特和校验比特；所述第一校验模块，还用于利用所述校验比特的校验数据对所述信息比特的信息数据进行第一次校验，所述校验比特的校验数据为循环冗余校验数据或奇偶校验数据。
本公开第三方面提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本公开第一方面所提供的所述方法的步骤。
本公开第四方面提供一种电子设备，包括：
存储器，其上存储有计算机程序；
处理器，用于执行所述存储器中的所述计算机程序，以实现本公开第一方面所提供的所述方法的步骤。
采用上述技术方案，可以在卷积码译码后的比特流通过第一次校验后，对卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流，并根据该再次卷积码编码后的比特流和对数似然比，对卷积码译码后的比特流进行第二次校验，进而根据该第二次校验的结果确定卷积码译码是否准确。如此，通过对卷积码译码后的比特流进行两次校验，可以有效地降低卷积码译码的误检概率。并且，由于对数似然比与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流对应，所以，本公开利用再次卷积码编码后的比特流和该对数似然比，对卷积码译码后的比特流进行第二次校验，提高了第二次校验的可靠性，使得对卷积码译码的检测更为准确。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是根据一示例性实施例示出的一种常用的卷积码编码器结构示意图。
图2是根据一示例性实施例示出的一种卷积码译码的检测方法的流程图。
图3是根据一示例性实施例示出的一种对卷积码译码进行第二次检验的方法的流程图。
图4是根据一示例性实施例示出的一种卷积码译码的检测装置的框图。
图5是根据一示例性实施例示出的一种电子设备的框图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
由于CRC校验码存在一定的误判概率(该误判概率也称误检概率)。例如，在卷积码译码不正确时，CRC校验也可能会通过，在假设译码输出数据完全随机的前提下，误检概率理论上等于(1/2L)，L为CRC校验码的长度。通常情况下，上述误检概率很低，可以忽略，然而实际应用中发现在有些情况下该误检概率是不能忽略的。
示例地，NB-IoT***中的控制信道采用了图1所示编码器，且在该编码器中使用咬尾卷积码和长度为16位的CRC校验码，若错误地检测到一个上行调度，且上行调度中重复传输指示比特为最大重复次数，那么数据接收端(例如终端)将在很长一段时间内错误地重复发送上行调度，而漏掉这段时间内正确的上下行调度。这将导致终端处理量和耗电量的增加，错误地发送上行调度会导致***干扰的增加，也会导致高层重传从而降低终端上行速率。
为了解决相关技术中不能准确地对卷积码译码进行检测的弊端，本公开提供一种卷积码译码的检测方法、装置、存储介质及电子设备。图2是根据一示例性实施例示出的一种卷积码译码的检测方法的流程图，该方法应用于电子设备，且该电子设备在通信过程中作为数据接收端，示例地，该电子设备可以是终端。如图2所示，该方法可以包括以下步骤。
在步骤11中，获取卷积码编码后的比特流中每一比特对应的对数似然比。
执行本方法的数据接收端(例如终端)具有卷积码译码功能，示例地，终端中可以包括维特比译码器。另外，本领域技术人员须知的是，维特比译码器只能接收比特对应的对数似然比(Likelihood-Ratio，LLR)，因此，在本公开中，对卷积码编码后的比特流进行译码之前，需首先获取该卷积码编码后的比特流中每一比特对应的对数似然比。其中，比特流为多个比特的集合。
需要说明的是，比特对应的对数似然比可以通过如下公式(1)进行计算得到：
Figure BDA0002145640600000071
其中，LLRj表征数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流中第j个比特对应的对数似然比，dj表征卷积码编码得到的比特流中第j个比特，yj为dj对应的调制符号。具体地，P(yj|dj＝1)和P(yj|dj＝0)的具体计算方式属于现有技术，此处不再赘述。
在步骤12中，利用对数似然比和维特比译码算法对卷积码编码后的比特流进行卷积码译码，以得到卷积码译码后的比特流。
如上所述，输入维特比译码器的是每个比特对应的对数似然比，而由于对数似然比与卷积码编码后的比特流中的比特一一对应，所以，在本公开中可以基于该对数似然比和维特比译码算法对卷积码编码后的比特流进行译码，以得到卷积码译码后的比特流。其中，维特比译码算法基本思想是逐级计算可能的状态转移度量值，每一级每一个状态只保留较大的分支，到最后一级后，从度量值最大的状态开始回溯(Traceback)，判决出最大度量值对应路径上的原始编码比特。这种方法是一种最大似然的译码方法，最终保留的路径即是最大似然路径。其中，利用对数似然比和维特比译码算法对卷积码编码后的比特流进行卷积码译码的具体实施方式属于现有技术，此处不再赘述。
在步骤13中，对卷积码译码后的比特流进行第一次校验，第一次校验为循环冗余校验或奇偶校验。
由于卷积码通常会和校验码(以下简称校验数据)联合使用，所以在本公开中在得到卷积码译码后的比特流之后，可以对该卷积码译码后的比特流进行检验，以检测卷积码译码后的比特流是否准确。
具体地，卷积码译码后的比特流可以包括信息比特和校验比特，如此，在本公开中，可以利用校验比特的校验数据对信息比特的信息数据进行第一次校验，校验比特的校验数据可以为循环冗余校验数据或奇偶校验数据。
需要说明的是，在数据发送端对待发送的信息数据进行卷积码编码之前，会在该待发送的信息数据的比特末尾加入校验数据的比特，在编码过程中，编码器可以对该待发送信息的比特和校验数据的比特进行编码。如此，在数据接收端对卷积码编码后的比特流进行卷积码译码后，得到的卷积码译码后的比特流可以包括信息比特和校验比特。其中，信息比特的信息数据为需要校验的数据，校验比特的校验数据为用于校验信息数据是否准确的数据。
通常情况下，常用的校验数据可以包括循环冗余校验数据和奇偶校验数据。在校验比特的校验数据为循环冗余校验数据时，相应的，第一次检验为循环冗余校验，校验比特的校验数据为奇偶校验数据时，相应地，第一次检验为奇偶校验。其中，循环冗余校验是通过某种数学运算来建立信息比特和校验比特的约定关系的，偶校验码则是采用奇偶检测为手段检错和纠错的，且奇偶校验数据是通过待发送数据的比特与二进制多项式滑动相关生成的。需要说明的是，利用循环冗余校验或利用奇偶校验对卷积码译码后的比特流进行第一次校验属于现有技术，此处不再赘述。
相关技术中，在卷积码译码后的比特流通过上述第一次校验之后，即认为该卷积码译码是准确的，因此，会出现误判的现象，进而不能准确地对卷积码译码进行检测。本公开为了解决相关技术中不能准确地对卷积码译码进行检测的问题，提出了对第一次校验通过的卷积码译码后的比特流进行第二次校验。具体地，请参照图1中的步骤14至步骤16。
在步骤14中，若卷积码译码后的比特流通过第一次校验，则对卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流。
在卷积码译码后的比特流通过第一次校验之后还可以再做进一步的判断，即第二次校验。在本公开中，对卷积码译码后的比特流进行第二次校验之前，首先对卷积码译码后的比特流再次进行卷积码编码以得到再次卷积码编码后的比特流。其中，对卷积码译码后的比特流再次进行卷积码编码时使用的编码规则与步骤11中提及到的卷积码编码时使用的规则相同。需要理解的是，若步骤12中的卷积码译码是准确的，且在步骤14中再次进行卷积码编码时无噪声影响，则再次卷积码编码得到的比特流与步骤11中所提及的卷积码编码后的比特流相同。其中，步骤11中所提及的卷积码编码后的比特流是指数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流。
在步骤15中，根据再次卷积码编码后的比特流和对数似然比，对卷积码译码后的比特流进行第二次校验。
如上所述，在步骤11中获取的对数似然比是与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流一一对应的，因此，在本公开中，可以根据再次卷积码编码后的比特流和该对数似然比，对卷积码译码后的比特流进行第二次校验，以进一步确定该卷积码译码是否准确。
可选地，如图3所示，上述步骤15可以具体包括以下步骤。
在步骤151中，根据再次卷积码编码后的比特流和对数似然比，确定卷积码译码的检测度量值。
其中，检测度量值可以表征再次卷积码编码后的比特流与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流的相似度。检测度量值越大，表明再次卷积码编码后的比特流与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流的相似度越高，对卷积码译码检测的准确度就越高，就越能表明该卷积码译码是准确的。
具体地，可以通过如下公式(2)，确定卷积码译码的检测度量值：
Figure BDA0002145640600000101
其中，ρ表征卷积码译码的检测度量值，∑为求和符号，
Figure BDA0002145640600000102
表征再次卷积码编码后的比特流中的第j个比特，LLRj表征卷积码编码后的比特流(数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流)中的第j个比特对应的对数似然比，j＝0,1,...N-1，且N表征卷积码编码后的比特流包括的比特的总数量。
在按照上述公式(2)确定出检测度量值之后，执行步骤152。
在步骤152中，根据检测度量值，对卷积码译码后的比特流进行第二次校验。
在确定出检测度量值之后，利用该检测度量值对卷积码译码后的比特流进行第二次校验。其中，该第二次校验可以是判断该检测度量值与预设阈值的大小关系，该预设阈值可以是用户自行设置的，预设阈值越高对卷积码译码检测的准确度就越高，根据实际经验，该预设阈值的取值范围可以为[0.7，0.8]。
在步骤16中，根据第二次校验的结果确定卷积码译码是否正确。
如上所述，第二次校验为判断该检测度量值与预设阈值的大小关系，因此，在本公开中，根据第二次校验的结果确定所述卷积码译码是否正确的具体实施方式可以为：若检测度量值大于或等于预设阈值，则确定卷积码译码正确，以及，若检测度量值小于预设阈值，则确定卷积码译码错误。
采用上述技术方案，可以在卷积码译码后的比特流通过第一次校验后，对卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流，并根据该再次卷积码编码后的比特流和对数似然比，对卷积码译码后的比特流进行第二次校验，进而根据该第二次校验的结果确定卷积码译码是否准确。如此，通过对卷积码译码后的比特流进行两次校验，可以有效地降低卷积码译码的误检概率。并且，由于对数似然比是与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流对应的，所以，本公开利用再次卷积码编码后的比特流和与该对数似然比，对卷积码译码后的比特流进行第二次校验，提高了第二次校验的可靠性，使得对卷积码译码的检测更为准确。
基于同一发明构思，本公开还提供一种卷积码译码的检测装置。图4是根据一示例性实施例示出的一种卷积码译码的检测装置的框图。如图4所示，该检测装置可以包括：
获取模块41，用于获取卷积码编码后的比特流中每一比特对应的对数似然比；
译码模块42，用于利用所述对数似然比和维特比译码算法对所述卷积码编码后的比特流进行卷积码译码，以得到卷积码译码后的比特流；
第一校验模块43，用于对所述卷积码译码后的比特流进行第一次校验，所述第一次校验为循环冗余校验或奇偶校验；
编码模块44，用于若所述卷积码译码后的比特流通过所述第一次校验，则对所述卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流；
第二校验模块45，用于根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验；
确定模块46，用于根据所述第二次校验的结果确定所述卷积码译码是否正确。
可选地，所述第二校验模块45可以包括：
第一确定子模块，用于根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值；
第一检验子模块，用于根据所述检测度量值，对所述卷积码译码后的比特流进行第二次校验。
可选地，所述第一确定子模块可以包括：
检测度量值确定子模块，用于根据以下公式，确定所述卷积码译码的检测度量值：
Figure BDA0002145640600000121
其中，ρ表征所述卷积码译码的检测度量值，∑为求和符号，
Figure BDA0002145640600000122
表征所述再次卷积码编码后输出的比特流中的第j个比特，LLRj表征所述卷积码编码后的比特流中的第j个比特对应的对数似然比，j＝0,1,...N-1，且N表征所述卷积码编码后的比特流包括的比特的总数量；
所述确定模块46可以包括：
第二确定子模块，用于若所述检测度量值大于或等于预设阈值，则确定所述卷积码译码正确；
第三确定子模块，用于若所述检测度量值小于预设阈值，则确定所述卷积码译码错误。
可选地，所述预设阈值的取值范围为[0.7，0.8]。
可选地，所述卷积码译码后的比特流包括信息比特和校验比特；所述第一校验模块43，还用于利用所述校验比特的校验数据对所述信息比特的信息数据进行第一次校验，所述校验比特的校验数据为循环冗余校验数据或奇偶校验数据。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
采用上述技术方案，可以在卷积码译码后的比特流通过第一次校验后，对卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流，并根据该再次卷积码编码后的比特流和对数似然比，对卷积码译码后的比特流进行第二次校验，进而根据该第二次校验的结果确定卷积码译码是否准确。如此，通过对卷积码译码后的比特流进行两次校验，可以有效地降低卷积码译码的误检概率。并且，由于对数似然比与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流对应，所以，本公开利用再次卷积码编码后的比特流和该对数似然比，对卷积码译码后的比特流进行第二次校验，提高了第二次校验的可靠性，使得对卷积码译码的检测更为准确。
图5是根据一示例性实施例示出的一种电子设备的框图。如图5所示，该电子设备500可以包括：处理器501，存储器502。该电子设备500还可以包括多媒体组件503，输入/输出(I/O)接口504，以及通信组件505中的一者或多者。
其中，处理器501用于控制该电子设备500的整体操作，以完成上述的卷积码译码的检测方法中的全部或部分步骤。存储器502用于存储各种类型的数据以支持在该电子设备500的操作，这些数据例如可以包括用于在该电子设备500上操作的任何应用程序或方法的指令，以及应用程序相关的数据，例如卷积码译码的译码规则、再次卷积码编码时的编码规则、预设阈值等等，其中，该再次卷积码编码时的编码规则与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码时所使用的编码规则相同。如此，处理器501可以利用存储器502中存储的卷积码译码的译码规则，对卷积码编码后的比特流进行卷积码译码，以及处理器501可以利用存储器502中存储的再次卷积码编码时的编码规则和预设阈值，对卷积码译码进行第二次检测。该存储器502可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，例如静态随机存取存储器(Static Random Access Memory，简称SRAM)，电可擦除可编程只读存储器(Electrically Erasable Programmable Read-OnlyMemory，简称EEPROM)，可擦除可编程只读存储器(Erasable Programmable Read-OnlyMemory，简称EPROM)，可编程只读存储器(Programmable Read-Only Memory，简称PROM)，只读存储器(Read-Only Memory，简称ROM)，磁存储器，快闪存储器，磁盘或光盘。多媒体组件503可以包括屏幕和音频组件。其中屏幕例如可以是触摸屏，音频组件用于输出和/或输入音频信号。例如，音频组件可以包括一个麦克风，麦克风用于接收外部音频信号。所接收的音频信号可以被进一步存储在存储器502或通过通信组件505发送。音频组件还包括至少一个扬声器，用于输出音频信号。I/O接口504为处理器501和其他接口模块之间提供接口，上述其他接口模块可以是键盘，鼠标，按钮等。这些按钮可以是虚拟按钮或者实体按钮。通信组件505用于该电子设备500与其他设备之间进行有线或无线通信。无线通信，例如Wi-Fi，蓝牙，近场通信(Near Field Communication，简称NFC)，2G、3G、4G、NB-IOT、eMTC、或其他5G等等，或它们中的一种或几种的组合，在此不做限定。因此相应的该通信组件505可以包括：Wi-Fi模块，蓝牙模块，NFC模块等等。
在一示例性实施例中，电子设备500可以被一个或多个应用专用集成电路(Application Specific Integrated Circuit，简称ASIC)、数字信号处理器(DigitalSignal Processor，简称DSP)、数字信号处理设备(Digital Signal Processing Device，简称DSPD)、可编程逻辑器件(Programmable Logic Device，简称PLD)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述的卷积码译码的检测方法。
在另一示例性实施例中，还提供了一种包括程序指令的计算机可读存储介质，该程序指令被处理器执行时实现上述的卷积码译码的检测方法的步骤。例如，该计算机可读存储介质可以为上述包括程序指令的存储器502，上述程序指令可由电子设备500的处理器501执行以完成上述的卷积码译码的检测方法。
在另一示例性实施例中，还提供一种计算机程序产品，该计算机程序产品包含能够由可编程的装置执行的计算机程序，该计算机程序具有当由该可编程的装置执行时用于执行上述的卷积码译码的检测方法的代码部分。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (8)

1.一种卷积码译码的检测方法，其特征在于，包括：
获取卷积码编码后的比特流中每一比特对应的对数似然比；
利用所述对数似然比和维特比译码算法对所述卷积码编码后的比特流进行卷积码译码，以得到卷积码译码后的比特流；
对所述卷积码译码后的比特流进行第一次校验，所述第一次校验为循环冗余校验或奇偶校验；
若所述卷积码译码后的比特流通过所述第一次校验，则对所述卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流；
根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验；
根据所述第二次校验的结果确定所述卷积码译码是否正确；
其中，所述根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验，包括：
根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值，所述检测度量值用于表征所述再次卷积码编码后的比特流与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流的相似度；
根据所述检测度量值，对所述卷积码译码后的比特流进行第二次校验。
2.根据权利要求1所述的方法，其特征在于，所述根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值，包括：
根据以下公式，确定所述卷积码译码的检测度量值：
Figure FDA0004125205230000021
其中，ρ表征所述卷积码译码的检测度量值，∑为求和符号，
Figure FDA0004125205230000022
表征所述再次卷积码编码后的比特流中的第j个比特，LLRj表征所述卷积码编码后的比特流中的第j个比特对应的对数似然比，j＝0,1,...N-1，且N表征所述卷积码编码后的比特流包括的比特的总数量；
所述根据所述第二次校验的结果确定所述卷积码译码是否正确，包括：
若所述检测度量值大于或等于预设阈值，则确定所述卷积码译码正确；
若所述检测度量值小于预设阈值，则确定所述卷积码译码错误。
3.根据权利要求2所述的方法，其特征在于，所述预设阈值的取值范围为[0.7，0.8]。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所述卷积码译码后的比特流包括信息比特和校验比特；所述对所述卷积码译码后的比特流进行第一次校验，包括：
利用所述校验比特的校验数据对所述信息比特的信息数据进行第一次校验，所述校验比特的校验数据为循环冗余校验数据或奇偶校验数据。
5.一种卷积码译码的检测装置，其特征在于，包括：
获取模块，用于获取卷积码编码后的比特流中每一比特对应的对数似然比；
译码模块，用于利用所述对数似然比和维特比译码算法对所述卷积码编码后的比特流进行卷积码译码，以得到卷积码译码后的比特流；
第一校验模块，用于对所述卷积码译码后的比特流进行第一次校验，所述第一次校验为循环冗余校验或奇偶校验；
编码模块，用于若所述卷积码译码后的比特流通过所述第一次校验，则对所述卷积码译码后的比特流再次进行卷积码编码，以得到再次卷积码编码后的比特流；
第二校验模块，用于根据所述再次卷积码编码后的比特流和所述对数似然比，对所述卷积码译码后的比特流进行第二次校验；
确定模块，用于根据所述第二次校验的结果确定所述卷积码译码是否正确；
其中，所述第二校验模块包括：
第一确定子模块，用于根据所述再次卷积码编码后的比特流和所述对数似然比，确定所述卷积码译码的检测度量值，所述检测度量值用于表征所述再次卷积码编码后的比特流与数据发送端在将数据发送至数据接收端之前对数据进行卷积码编码得到的比特流的相似度；
第一检验子模块，用于根据所述检测度量值，对所述卷积码译码后的比特流进行第二次校验。
6.根据权利要求5所述的装置，其特征在于，所述第一确定子模块包括：
检测度量值确定子模块，用于根据以下公式，确定所述卷积码译码的检测度量值：
Figure FDA0004125205230000031
其中，ρ表征所述卷积码译码的检测度量值，∑为求和符号，
Figure FDA0004125205230000041
表征所述再次卷积码编码后输出的比特流中的第j个比特，LLRj表征所述卷积码编码后的比特流中的第j个比特对应的对数似然比，j＝0,1,...N-1，且N表征所述卷积码编码后的比特流包括的比特的总数量；
所述确定模块包括：
第二确定子模块，用于若所述检测度量值大于或等于预设阈值，则确定所述卷积码译码正确；
第三确定子模块，用于若所述检测度量值小于预设阈值，则确定所述卷积码译码错误。
7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1-4中任一项所述方法的步骤。
8.一种电子设备，其特征在于，包括：
存储器，其上存储有计算机程序；
处理器，用于执行所述存储器中的所述计算机程序，以实现权利要求1-4中任一项所述方法的步骤。
CN201910684040.5A 2019-07-26 2019-07-26 卷积码译码的检测方法、装置、存储介质及电子设备 Active CN110460339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910684040.5A CN110460339B (zh) 2019-07-26 2019-07-26 卷积码译码的检测方法、装置、存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910684040.5A CN110460339B (zh) 2019-07-26 2019-07-26 卷积码译码的检测方法、装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN110460339A CN110460339A (zh) 2019-11-15
CN110460339B true CN110460339B (zh) 2023-05-12

Family

ID=68483606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910684040.5A Active CN110460339B (zh) 2019-07-26 2019-07-26 卷积码译码的检测方法、装置、存储介质及电子设备

Country Status (1)

Country Link
CN (1) CN110460339B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687164A (en) * 1994-09-30 1997-11-11 Fujitsu Limited Decoder employing viterbi decoding method for decoding coded multi-valued signal
US5770927A (en) * 1995-08-23 1998-06-23 Oki Electric Industry Co., Ltd. Method and apparatus for distinguishing control channel from traffic channels
CN101227251A (zh) * 2007-01-16 2008-07-23 大唐移动通信设备有限公司 一种实现信道盲监测的方法及装置
CN101262257A (zh) * 2007-03-05 2008-09-10 中兴通讯股份有限公司 一种采用外码增强的td-scdma***外环功控方法
CN101304614A (zh) * 2008-07-04 2008-11-12 北京天碁科技有限公司 高速共享控制信道的解码过程中终端标识码的去除方法
CN101656542A (zh) * 2009-09-08 2010-02-24 广州杰赛科技股份有限公司 双二元卷积Turbo码译码方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687164A (en) * 1994-09-30 1997-11-11 Fujitsu Limited Decoder employing viterbi decoding method for decoding coded multi-valued signal
US5770927A (en) * 1995-08-23 1998-06-23 Oki Electric Industry Co., Ltd. Method and apparatus for distinguishing control channel from traffic channels
CN101227251A (zh) * 2007-01-16 2008-07-23 大唐移动通信设备有限公司 一种实现信道盲监测的方法及装置
CN101262257A (zh) * 2007-03-05 2008-09-10 中兴通讯股份有限公司 一种采用外码增强的td-scdma***外环功控方法
CN101304614A (zh) * 2008-07-04 2008-11-12 北京天碁科技有限公司 高速共享控制信道的解码过程中终端标识码的去除方法
CN101656542A (zh) * 2009-09-08 2010-02-24 广州杰赛科技股份有限公司 双二元卷积Turbo码译码方法和装置

Also Published As

Publication number Publication date
CN110460339A (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
US10998921B2 (en) Encoding/decoding method, device, and system
US9214958B2 (en) Method and decoder for processing decoding
KR100321978B1 (ko) 통신시스템에서반복복호장치및방법
EP1819058A1 (en) Cyclic redundancy check (CRC) based error correction method and device
US7480852B2 (en) Method and system for improving decoding efficiency in wireless receivers
US8230308B2 (en) Decoding apparatus and decoding method using an additional add-compare-select operation on decoded data in the event of an error in the decoded data
EP4122102A1 (en) List decoding of polarization-adjusted convolutional codes
KR100853139B1 (ko) 전송 포맷 검출 장치 및 방법
CN105790882B (zh) 一种降低误检率的方法及装置
EP3713096B1 (en) Method and device for decoding staircase code, and storage medium
KR101462211B1 (ko) 이동통신 시스템의 복호 장치 및 방법
US10826541B2 (en) Convolutional code decoder and convolutional code decoding method
CN111277830B (zh) 一种编码方法、解码方法及装置
CN110460339B (zh) 卷积码译码的检测方法、装置、存储介质及电子设备
JP5169771B2 (ja) 復号器および復号方法
CN110943745A (zh) 一种提前终止迭代输出结果的极化码bp译码方法及***
CN105356893A (zh) 一种尾码可配置的Viterbi解码方法及解码器
EP1387516A1 (en) Blind transport format detection in spread spectrum receivers
CN107342775B (zh) 删余卷积码的维特比译码方法
US8181098B2 (en) Error correcting Viterbi decoder
CN114499548B (zh) 一种译码方法、装置及存储介质
US8099657B2 (en) Error correcting Viterbi decoder
JP6552776B1 (ja) 誤り訂正復号装置および誤り訂正復号方法
CN107579803B (zh) 包括错误更正程序的解码装置及解码方法
US20230131991A1 (en) Method and system for error checking in wireless communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant