CN110460330A - 一种频率源的封装工艺及频率源 - Google Patents
一种频率源的封装工艺及频率源 Download PDFInfo
- Publication number
- CN110460330A CN110460330A CN201910770103.9A CN201910770103A CN110460330A CN 110460330 A CN110460330 A CN 110460330A CN 201910770103 A CN201910770103 A CN 201910770103A CN 110460330 A CN110460330 A CN 110460330A
- Authority
- CN
- China
- Prior art keywords
- soldered
- frequency source
- chip
- underlying substrate
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012536 packaging technology Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 112
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 230000005496 eutectics Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 16
- 229910007116 SnPb Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 4
- 238000010992 reflux Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 8
- 230000009467 reduction Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 42
- 239000000919 ceramic Substances 0.000 description 17
- 239000000306 component Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请实施例中提供了一种频率源的封装工艺及频率源，采用三维堆叠方式实现频率源的封装，使得频率源的体积和重量得到了极大减小，在原有组件体积基础上可减小80％。
Description
技术领域
本申请涉及频率源制造技术领域，尤其涉及一种频率源的封装工艺及频率源。
背景技术
敌我识别是现代信息化战场军事对抗的重要手段之一，二次雷达作为敌我识别***的核心硬件设备，它的优劣直接影响到识别***的性能。作为雷达的核心组件，频率源主要用于向雷达发射机提供射频激励信号，向雷达接收机提供与回波信号下变频的多种本振信号，为信号处理***提供参考基准信号。频率源作为雷达***的心脏，其相位噪声、跳频时间、杂散抑制等指标对雷达***有着重要影响。
在实现本申请的过程中，发明人发现，现有的小型化频率源组件多为单一功能及窄频段使用，而在多功能、宽频段技术中，频率源组件的体积较大，尤其是在毫米波等高频产品中，基本上仍处于模块级，不利于小型化发展。
发明内容
本申请实施例中提供了一种频率源的封装工艺及频率源，用于解决上述至少一种问题。
根据本申请实施例的第一个方面，提供了一种频率源的封装工艺，包括：将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上；将该下层基板底部与腔体烧结，并将环路滤波器烧结到该下层基板上；将至少两个焊球高度相同且彼此分散地焊接至该下层基板上；将输入电源和输入绝缘子与该腔体侧面镀金孔进行烧结，并焊接至该下层基板；将锁相环芯片、压控振荡器、温补晶振、和电阻电容器件回流焊到上层基板，再将滤波器芯片粘接且金丝键合至该上层基板；将该上层基板对齐放置于该下层基板的焊球上，并将该焊球与该上层基板焊接相连；将三线控制输入及RF输出与镀金孔烧结，并焊接至该上层基板；对该下层基板和该上层基板进行对位堆叠使该上层基板和该下层基板电气互连。
根据本申请实施例的第二个方面，提供了一种频率源，包括：腔体；下层基板，烧结于该腔体底部，放大器芯片、功分器芯片、分频器芯片共晶且金丝键合至该下层基板；环路滤波器焊接至该下层基板；至少两个焊球，该至少两个焊球高度相同且彼此分散地焊接至该下层基板上；上层基板，与该下层基板边缘对齐放置在该腔体中，并通过焊接至该至少两个焊球与该下层基板电气连接；锁相环芯片、压控振荡器、温补晶振、及电阻电容器件焊接至该上层基板；滤波器芯片通过粘接至该上层基板，并与该上层基板金丝键合；该腔体侧面开设有镀金孔；输入电源与输入绝缘子各自与对应镀金孔烧结并焊接至该下层基板；三线控制输入及RF输出各自与对应镀金孔烧结，并焊接至该上层基板。
采用本申请实施例中提供的频率源的封装工艺及频率源，可大大减小产品体积和重量，满足了组件及模块的小型化、轻量化需求，易于实现sip封装。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请实施例的一种频率源的电路连接原理图；
图2示出了采用本申请实施例中的封装工艺封装的频率源的剖面示意图。
具体实施方式
在实现本申请的过程中，发明人发现，现有的小型化频率源组件多为单一功能及窄频段使用，而在多功能、宽频段技术中组件的体积做不小，尤其是在毫米波等高频产品中，基本上是模块级，不利于小型化发展，有的虽然实现了小型化，但功能及频段使用有局限性。例如，在专利《一种小型化高气密性频率源及其封装方法》中，主要阐述了一种常规数字频率源通常由锁相环(PLL)芯片、环路低通滤波电路、压控振荡器(VCO)组成，其采用的是平面组装方式，虽然在体积尺寸上相近，但实现功能并未阐述清楚，且其功能要求较低。本方案采用三维叠层组装方式，大大缩小了体积，且功能完善，适用于多频段、多领域。
为解决上述问题，本申请实施例中提供了一种频率源的封装工艺及频率源，通过频率源内部电路的三维堆叠技术以实现小型化的设计，前期组装工艺中，通过实现腔体与陶瓷薄膜基板、GaN芯片的多重共晶、键合互连工艺，再结合对位堆叠技术，将内部的鉴相器芯片、VCO芯片、放大器芯片、开关滤波芯片等多种多类型器件通过高密度集成，实现频率源的高信号质量，宽频带输出；在原有的体积基础上缩小80％，整体组件尺寸可达到8mm*8mm*3mm。
三维堆叠是指芯片在Z方向垂直互连，主要有叠层IC间三维堆叠封装、芯片叠层3D封装、晶圆叠层3D封装。本申请实施例中采用叠层IC间三维堆叠及芯片堆叠封装，其中包括叠层IC的***互连(叠加带载体工艺、焊接边缘导带工艺、立方体表面互连线基板工艺)、叠层MCM区域互连(其中包括倒装芯片焊接叠层芯片工艺、倒装芯片焊接叠层工艺)与键合叠层芯片工艺(其中包括熔解键合、胶粘剂键合、金属－金属热压键合、金/铜键合、焊料凸点或金凸点等)。
采用三维堆叠方式实现的频率源其体积重量得到了极大减小，在原有组件体积基础上可减小80％。
本申请实施例中的方案，可以应用于数字相控阵平台、综合一体化平台、无人机平台及卫星通信等领域。
为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1示出了根据本申请实施例的一种频率源的电路连接原理图。
如图1所示，频率源由温补晶振、锁相环芯片、线性稳压电路、环路滤波器、压控振荡器芯片、功分器芯片、分频器芯片、放大器芯片和滤波器芯片等组成。温补晶振用于提供高稳定度、相位噪声的参考时钟；线性稳压电路将+5V输入电源转换为锁相环所需的+3.3V；锁相环芯片将参考时钟和压控振荡器输出信号进行分频鉴相，产生的直流电压经环路滤波器控制VCO输出频率；同时VCO输出信号经分频、放大和滤波后输出。
应当理解，图1所示出的频率源仅为示例的目的而示出，本申请实施例中的频率源的封装工艺还可以应用于其他方式连接的频率源，本申请对此不作限制。
图2示出了采用本申请实施例中的封装工艺封装的频率源的剖面示意图。如图2所示，采用本申请实施例中的封装工艺封装的频率源包括：
腔体；下层基板，烧结于该腔体底部，放大器芯片、功分器芯片、分频器芯片共晶且金丝键合至该下层基板；环路滤波器焊接至该下层基板；至少两个焊球，该至少两个焊球高度相同且彼此分散地焊接至该下层基板上；上层基板，与该下层基板边缘对齐放置在该腔体中，并通过焊接至该至少两个焊球与该下层基板电气连接；锁相环芯片、压控振荡器、温补晶振、及电阻电容器件焊接至该上层基板；滤波器芯片通过粘接至该上层基板，并与该上层基板金丝键合；该腔体侧面开设有镀金孔；输入电源与输入绝缘子各自与对应镀金孔烧结并焊接至该下层基板；三线控制输入及RF(Radio Frequency，射频)输出各自与对应镀金孔烧结，并焊接至该上层基板。
在具体实施时，该下层基板可以是下层单层陶瓷基板。该上层基板可以是上层多层陶瓷基板。
根据本申请实施例的频率源的封装工艺，包括：
步骤1，将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上。
在具体实施时，本申请实施例中的频率源的基板可以采用陶瓷基板。
在具体实施时，在频率源的组装过程中，对放大器芯片、功分器芯片、分频器芯片共晶常用的焊料有金锡(AuSn)、金锗(AuGe)、金硅(AuSi)三种，其共晶温度及机械性能见表1。
表1常用芯片共晶焊料特性
| 焊料 | 共晶温度/℃ | 热导率/W(m.k)-1 | 电阻率/×10-6Ω | 剪切强度/MPa |
| AuSn | 280 | 251 | 35.9 | 185 |
| AuGe | 356 | 232 | 28.7 | 220 |
| AuSi | 370 | 293 | 77.5 | 142 |
芯片的耐温极限与共晶焊料的熔点温度是芯片共晶时首先需要考虑的问题。焊接时焊接温度一般要高于焊料熔点温度20℃左右，才能保证焊料充分融化或呈现液相。
在本申请实施例中可以采用氮化镓GnN材质裸芯片，通过对AuGe、AuSi和AuSn三种焊料的液相点、热导率、电阻率和剪切强度的对比，选择AuSn合金焊料对GaN芯片进行共晶，如图2所示，在该小型化频率源中，在下层陶瓷基板上直接将放大器芯片、功分器芯片、分频器芯片采用AuSn焊料片共晶完成，完成后对芯片进行立体金丝键合，金丝规格为25μm。
步骤2，将该下层基板底部与腔体烧结，并将环路滤波器烧结到该下层基板上。
在具体实施时，下层陶瓷基板与腔体之间可以采用低一级梯度的SnAgCu合金焊料片(熔点温度217℃)，通过陶瓷基板和腔体共晶温度曲线工艺参数的分析，采用合适的温度进行基板与腔体烧结；将环路滤波器采用SnPb焊料片进行烧结到下层陶瓷基板上。
步骤3，将至少两个焊球高度相同且彼此分散地焊接至该下层基板上。
在具体实施时，可以将规格为0.5mm的BGA焊球采用SnPb焊膏与下层陶瓷基板焊接。
步骤4，将输入电源和输入绝缘子与该腔体侧面镀金孔进行烧结，并焊接至该下层基板。
在具体实施时，可以将+5V及LD输入绝缘子与腔体侧面镀金孔采用SnPb焊膏进行烧结，并焊接于下层陶瓷基板上，使绝缘子与陶瓷基板保持电气连接。
步骤5，将锁相环芯片、压控振荡器、温补晶振、和电阻电容器件回流焊到上层基板，再将滤波器芯片粘接且金丝键合至该上层基板。
在具体实施时，可以先将封装器件锁相环芯片、压控振荡器、温补晶振、其他电阻电容器件采用SnPb焊膏进行回流焊到基板上；再在基板上将滤波器芯片采用H20E导电胶进行120℃固化，形成良好的温度梯度，将芯片粘接完成后进行与旁边电路进行金丝键合，金丝采用25μm规格。
步骤6，将该上层基板对齐放置于该下层基板的焊球上，并将该焊球与该上层基板焊接相连。
在具体实施时，可以将上层陶瓷基板放置于已经制备好的下层电路结构中，采用138℃低温SnBi焊料将BGA焊球与上层陶瓷基板焊接相连，形成中间层的电路连接。
步骤7，将三线控制输入及RF输出与镀金孔烧结，并焊接至该上层基板。
在具体实施时，可以将上层陶瓷基板的三线控制输入、RF输出等利用不同型号绝缘子，采用SnPb焊膏烧结与腔体上侧面的镀金孔内，与上层陶瓷基板输入输出电路采用SnPb焊料焊接，形成电气连接。
步骤8，对该下层基板和该上层基板进行对位堆叠使该上层基板和该下层基板电气互连。
在具体实施时，可以采用BGA植球工艺对完成好的底层和上层陶瓷基板电路进行对位堆叠，利用植球设备将两层基板进行电气互连，BGA焊球可以采用锡球，其作用包括电气连接、接地连接、支撑连接，图2显示为BGA效果图，实际上BGA焊球数量可随着电路布局增加。
在具体实施时，频率源组件外部I/O连接右发采用侧面绝缘子真空焊接方式，保证气密性，且绝缘子与上下层陶瓷基板电路板连接，实现直流供电和信号的传输功能，也方便整个频率源组件在其他电路上焊接的实现。
在具体实施时，根据本申请实施例的封装工艺还可以进一步包括对组装好的多层电路进行测试/调试，并采用激光封焊工艺对该三维堆叠频率源进行封盖，实现良好的密封性。
采用本申请实施例中提供的频率源的封装工艺及频率源，该封装工艺使频率源组件的使用范围更广，体积更小；使得频率源可作为通用组件、模块应用多个频段的综合射频产品中；该工艺的使用，可大大减小产品体积和重量，满足了组件及模块的小型化、轻量化需求，易于实现sip封装；该频率源原理结构较以往的多功能、宽频带频率源更为简单，杂散更低、功耗更低、成本更低、易于返修及维护；在三维堆叠封装过程中采用了绿色焊接方式，无助焊剂污染物，保证了组件整体可靠性；能够实现小型化体积，且可根据产品需求，易于实现该堆叠工艺的重复开发。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种频率源的封装工艺，其特征在于，包括：
将放大器芯片、功分器芯片、分频器芯片共晶焊接并立体金丝键合至下层基板上；
将所述下层基板底部与腔体烧结，并将环路滤波器烧结到所述下层基板上；
将至少两个焊球高度相同且彼此分散地焊接至所述下层基板上；
将输入电源和输入绝缘子与所述腔体侧面镀金孔进行烧结，并焊接至所述下层基板；
将锁相环芯片、压控振荡器、温补晶振、和电阻电容器件回流焊到上层基板，再将滤波器芯片粘接且金丝键合至所述上层基板；
将所述上层基板对齐放置于所述下层基板的焊球上，并将所述焊球与所述上层基板焊接相连；
将三线控制输入及RF输出与镀金孔烧结，并焊接至所述上层基板；
对所述下层基板和所述上层基板进行对位堆叠使所述上层基板和所述下层基板电气互连。
2.根据权利要求1所述的频率源的封装工艺，其特征在于，所述放大器芯片、功分器芯片、分频器芯片采用金锡AuSn合金焊料共晶。
3.根据权利要求1所述的频率源的封装工艺，其特征在于，所述下层基板底部与腔体采用SnAgCu合金焊料片烧结。
4.根据权利要求1所述的频率源的封装工艺，其特征在于，所述焊球为BGA焊球，所述焊球规格为直径0.5毫米；所述立体金丝键合采用的金丝规格为25μm。
5.根据权利要求1所述的频率源的封装工艺，其特征在于，所述滤波器芯片通过导电胶粘接至所述上层基板。
6.根据权利要求1所述的频率源的封装工艺，其特征在于，所述焊球通过SnPb焊膏与所述下层基板焊接，所述环路滤波器采用SnPb焊料片烧结到所述下层基板上；所述输入电源和输入绝缘子与所述腔体侧面镀金孔采用SnPb焊膏烧结；所述锁相环芯片、压控振荡器、温补晶振、和电阻电容器件通过SnPb焊膏回流焊到上层基板上；所述三线控制输入及RF输出与镀金孔采用SnPb焊膏烧结。
7.根据权利要求1所述的频率源的封装工艺，其特征在于，所述焊球与所述上层基板采用138℃低温SnBi焊料焊接相连。
8.根据权利要求1所述的频率源的封装工艺，其特征在于，采用BGA植球工艺对所述下层基板和所述上层基板进行对位堆叠。
9.根据权利要求1所述的频率源的封装工艺，其特征在于，还包括：
采用激光封焊工艺对所述腔体封盖。
10.一种频率源，其特征在于，包括：
腔体；
下层基板，烧结于所述腔体底部，放大器芯片、功分器芯片、分频器芯片共晶且金丝键合至所述下层基板；环路滤波器焊接至所述下层基板；
至少两个焊球，所述至少两个焊球高度相同且彼此分散地焊接至所述下层基板上；
上层基板，与所述下层基板边缘对齐放置在所述腔体中，并通过焊接至所述至少两个焊球与所述下层基板电气连接；锁相环芯片、压控振荡器、温补晶振、及电阻电容器件焊接至所述上层基板；滤波器芯片通过粘接至所述上层基板，并与所述上层基板金丝键合；
所述腔体侧面开设有镀金孔；输入电源与输入绝缘子各自与对应镀金孔烧结并焊接至所述下层基板；三线控制输入及RF输出各自与对应镀金孔烧结，并焊接至所述上层基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910770103.9A CN110460330B (zh) | 2019-08-20 | 2019-08-20 | 一种频率源的封装方法及频率源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910770103.9A CN110460330B (zh) | 2019-08-20 | 2019-08-20 | 一种频率源的封装方法及频率源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110460330A true CN110460330A (zh) | 2019-11-15 |
| CN110460330B CN110460330B (zh) | 2021-03-16 |
Family
ID=68488001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910770103.9A Active CN110460330B (zh) | 2019-08-20 | 2019-08-20 | 一种频率源的封装方法及频率源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110460330B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005443A (en) * | 1998-03-19 | 1999-12-21 | Conexant Systems, Inc. | Phase locked loop frequency synthesizer for multi-band application |
| CN103795410A (zh) * | 2014-01-24 | 2014-05-14 | 南京熊猫电子股份有限公司 | 一种基于双锁相环的宽带捷变频频率源 |
| WO2017065934A1 (en) * | 2015-10-14 | 2017-04-20 | Microsoft Technology Licensing, Llc | Superconducting logic compatible phase shifter |
| CN206302392U (zh) * | 2017-01-05 | 2017-07-04 | 中星联华科技（北京）有限公司 | 分频装置与频率发生器 |
-
2019
- 2019-08-20 CN CN201910770103.9A patent/CN110460330B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005443A (en) * | 1998-03-19 | 1999-12-21 | Conexant Systems, Inc. | Phase locked loop frequency synthesizer for multi-band application |
| CN103795410A (zh) * | 2014-01-24 | 2014-05-14 | 南京熊猫电子股份有限公司 | 一种基于双锁相环的宽带捷变频频率源 |
| WO2017065934A1 (en) * | 2015-10-14 | 2017-04-20 | Microsoft Technology Licensing, Llc | Superconducting logic compatible phase shifter |
| CN206302392U (zh) * | 2017-01-05 | 2017-07-04 | 中星联华科技（北京）有限公司 | 分频装置与频率发生器 |
Non-Patent Citations (2)
| Title |
|---|
| BIN WANG等: "Design of an L-band miniaturized frequency source", 《2012 INTERNATIONAL CONFERENCE ON COMPUTATIONAL PROBLEM-SOLVING》 * |
| 魏巍: "宽带频率源小型化及一体化封装研究", 《中国优秀硕士学位论文全文数据库-信息科技辑》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110460330B (zh) | 2021-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10548223B2 (en) | Surface mount device stacking for reduced form factor | |
| US10269769B2 (en) | System in package with vertically arranged radio frequency componentry | |
| US11088112B2 (en) | Radio frequency system-in-package with stacked clocking crystal | |
| US6124636A (en) | MMIC package | |
| US6627992B2 (en) | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set | |
| US7268426B2 (en) | High-frequency chip packages | |
| US10535637B2 (en) | Methods to form reduced form factor radio frequency system-in-package | |
| Donnay et al. | Chip-package codesign of a low-power 5-GHz RF front end | |
| CN112670278B (zh) | 一种芯片封装结构及芯片封装方法 | |
| US20170302325A1 (en) | Radio frequency system-in-package including a stacked system-on-chip | |
| WO2019179785A1 (en) | Semiconductor packages | |
| Lu et al. | 3D SIP Design of the Four-Channel RF Transceiver Based on Silicon and ALN for X-band Radar Applications | |
| CN110460330A (zh) | 一种频率源的封装工艺及频率源 | |
| US10269774B2 (en) | Semiconductor device | |
| CN210536612U (zh) | 一种三维堆叠频率源 | |
| US20230197698A1 (en) | Multi-typed integrated passive device (ipd) components and devices and processes implementing the same | |
| JP2002158449A (ja) | 高周波電子回路モジュールおよびモジュール用多層基板 | |
| KR20240117633A (ko) | 다중 유형의 통합 수동 디바이스(ipd) 구성요소와 이를 구현하는 디바이스 및 공정 | |
| KR20240117634A (ko) | Sic 기판을 갖는 ipd 구성요소 및 이를 구현하는 디바이스 및 공정 | |
| CN116721981A (zh) | 一种三维高密度集成大功率微波组件 | |
| KR20050112465A (ko) | 모듈패키지 및 그 제조방법 | |
| CN201673908U (zh) | 嵌入式无源器件圆片级芯片尺寸封装结构 | |
| JP2006024744A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN116207073A (zh) | 在集成电路管芯之间具有内插器的电子封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |