CN110459609A - 一种短路阳极薄层高压功率器件 - Google Patents
一种短路阳极薄层高压功率器件 Download PDFInfo
- Publication number
- CN110459609A CN110459609A CN201910805725.0A CN201910805725A CN110459609A CN 110459609 A CN110459609 A CN 110459609A CN 201910805725 A CN201910805725 A CN 201910805725A CN 110459609 A CN110459609 A CN 110459609A
- Authority
- CN
- China
- Prior art keywords
- doped region
- heavily doped
- type
- type heavily
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000010276 construction Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims 2
- 238000003780 insertion Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 19
- 238000009825 accumulation Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 abstract description 4
- 230000004888 barrier function Effects 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 210000002421 cell wall Anatomy 0.000 description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种短路阳极薄层高压功率器件。本发明主要特征在于：采用两个凹形槽及隔离槽的结构正向导通时，阳极侧的凹形槽和隔离槽因为压缩了电子电流的流动通道，仅留有极为狭窄的导电通道可以增大阳极侧的分布电阻，从而消除短路阳极结构正向导通时存在的Snapback(电压折回)效应；阴极侧的凹形槽通过物理阻挡空穴的抽取，并且由于正向导通时正栅压的作用，在凹形槽的正下隔离成的电子积累层也构成了载流子存储层，阻止空穴被阴极抽取，由于电中性的要求，更多的电子被注入漂移区，极大地提高了漂移区中的载流子浓度，降低器件的正向导通压降。关断时，短路阳极N+的存在会加快电子的抽取速度，提高器件关断速度。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种短路阳极薄层高压功率器件。
背景技术
LIGBT是由横向场效应晶体管和双极型晶体管结合而形成的结构，兼具MOSFET输入阻抗高、驱动简单以及BJT器件电流密度高和导通压降低的优势，且易于集成，相比LDMOS具有更大的电流密度及更小的导通压降。又较之于常规的体硅技术，SOI技术避免了体硅技术的泄漏电流大、关断损耗大等问题，且具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐照能力等有点，被广泛应用在汽车电子、开关电源等消费电子产品中。
相比于单极型器件LDMOS，LIGBT是双极型器件，器件关断时需要抽取更过的过剩载流子，使得器件关断速度较差，所以引入短路阳极结构可以加快器件的关断速度。但是由于短路阳极的存在会在器件正向导通时带来Snapback效应，使得器件在并联使用时容易烧毁，降低***可靠性。相比于厚顶层硅工艺，薄顶层硅在器件隔离和芯片集成上的工艺更简单，成本更低。但是由于顶层硅过薄及硅氧界面载流子复合的存在，薄顶层硅的SOI LIGBT存在正向导通压降过大的问题。
发明内容
针对上述问题，提出一种短路阳极薄层高压功率器件。通过在阴极侧引入凹形槽，物理阻挡产生空穴存储效应以实现电子注入效应来降低器件正向导通压降，同时，由于正向导通时正栅压的作用，在凹形槽的正下隔离成的电子积累层也构成了载流子存储层，进一步的增强了空穴存储效应，降低了正向压降；通过在阳极侧引入凹形槽和隔离槽，压缩了正向导通时电子电流流向短路阳极N+的通道，增大了阳极处的分布电阻，从而成功消除Snapback效应。
本发明的技术方案是：
一种短路阳极薄层高压功率器件，包括沿器件垂直方向自下而上层叠设置的衬底层1，埋氧层2和N型顶部半导体层11；所述N型顶部半导体层11表面沿横向方向依次形成阴极结构、栅极结构和阳极结构；
所述阴极结构包括沿器件垂直方向分布的P型阱区3，以及位于P型阱区3上部的沿横向方向依次是P型重掺杂区4和N型重掺杂区5；所述P型重掺杂区4和N型重掺杂区5相互接触；所述P型重掺杂区4和N型重掺杂区5上表面共同引出阴极电极；
其特征在于：
在器件正视图中，所述栅极结构包括导电材料6和栅介质7以及凹形槽121；所述凹形槽121位于P型阱区3和N型缓冲区8之间的N型顶部半导体层11且靠近P型阱区3的一侧，且与P型阱区3不接触，槽底垂直深入N型顶部半导体层11，且与埋氧层2上表面之间有间距T1，形成极为狭窄的导电路径；所述栅介质7左边界仅与N型重掺杂区5的上表面相互交叠，栅介质7覆盖于P型阱区3、凹形槽121表面，且距离N型缓冲层8上表面有间距；所述导电材料6覆盖于栅介质7上表面，且左边界与栅介质7的左边界对齐，导电材料6的右边界跨过栅介质7的右边界有；所述导电材料6上表面引出栅极电极；
所述阳极结构沿横向方向依次是N型缓冲层8、P型重掺杂区9、凹形槽122、隔离槽13和N型重掺杂区10；所述P型重掺杂区9位于N型缓冲层8上部，且与凹形槽122左侧槽壁相互接触；所述凹形槽122位于P型重掺杂区9的右侧，且与P型重掺杂区接触，槽底深入N型顶部半导体层11，与埋氧层2上表面之间有间距T1，形成极为狭窄的导电路径；所述隔离槽13与N型重掺杂区10沿纵向交替排布，且隔离槽底部与埋氧层2上表面之间有间距T2；所述P型重掺杂区9和N型重掺杂区10上表面共同引出阳极电极；
上述方案中，所述器件横向方向和器件垂直方向相互垂直；所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直第三维度方向；器件横向方向、垂直方向、纵向方向构成三维直角坐标系，与图1相对应的是，器件横向方向对应X轴，器件垂直方向对应Y轴，器件纵向方向对应Z轴。
进一步的，所述阳极结构一侧的隔离槽13底部与埋氧层上表面相接触，即T2＝0。
再进一步的，所述阳极结构一侧的凹形槽122和隔离槽13被绝缘介质14填满。
进一步的，所述阳极结构一侧的凹形槽122上表面被绝缘介质14所覆盖，P型多晶硅15覆盖于绝缘介质14上表面并填充满凹形槽122；所述阳极结构一侧的隔离槽13四壁及底部被绝缘介质14所覆盖，P型多晶硅15填满隔离槽13剩余空间。
本发明的有益效果为，相比于传统LIGBT，具有更快的关断速度和更小的导通损耗；相比于传统的短路阳极LIGBT，具有更高的可实现性以及与CMOS工艺兼容的特性，以及抑制了Snapback效应；相比于厚顶层硅IGBT，本发明的器件隔离和芯片集成上的工艺更简单，成本更低。
附图说明
图1为实施例1的结构示意图；
图2为实施例2的结构示意图；
图3为实施例3的结构示意图；
图4为实施例4的结构示意图；
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案。
实施例1
如图1所示一种短路阳极薄层高压功率器件，包括沿器件垂直方向自下而上层叠设置的衬底层1，埋氧层2和N型顶部半导体层11；所述N型顶部半导体层11表面沿横向方向依次形成阴极结构、栅极结构和阳极结构；所述阴极结构包括沿器件垂直方向分布的P型阱区3，以及位于P型阱区3上部的沿横向方向依次是P型重掺杂区4和N型重掺杂区5；所述P型重掺杂区4和N型重掺杂区5相互接触；所述P型重掺杂区4和N型重掺杂区5上表面共同引出阴极电极；
器件沿纵向方向视图中，所述栅极结构包括导电材料6和栅介质7以及凹形槽121；所述凹形槽121位于P型阱区3和N型缓冲区8之间的N型顶部半导体层11且靠近P型阱区3的一侧，槽底垂直深入N型顶部半导体层11，且与埋氧层2上表面之间有间距T1，形成极为狭窄的导电路径；所述栅介质7左边界仅与N型重掺杂区5的上表面相互交叠，栅介质7覆盖于P型阱区3、凹形槽121表面，且距离N型缓冲层8上表面有间距；所述导电材料6覆盖于栅介质7上表面，且左边界与栅介质7的左边界对齐，导电材料6的右边界跨过栅介质7的右边界；所述导电材料6上表面引出栅极电极；
所述阳极结构沿横向方向依次是N型缓冲层8、P型重掺杂区9、凹形槽122、隔离槽13和N型重掺杂区10；所述P型重掺杂区9位于N型缓冲层8上部，且与凹形槽122左侧槽壁相互接触；所述凹形槽122位于P型重掺杂区9的右侧，且与P型重掺杂区接触，槽底深入N型顶部半导体层11，与埋氧层2上表面之间有间距T1，形成极为狭窄的导电路径；所述隔离槽13与N型重掺杂区10沿纵向交替排布，且隔离槽底部与埋氧层2上表面之间的间距为T2；所述P型重掺杂区9和N型重掺杂区10上表面共同引出阳极电极；
本例的工作原理为：
采用两个凹形槽及隔离槽的结构，两个凹形槽的底部不与埋氧层接触仅留有极为狭窄的导电通道，且阴极侧的凹形槽通过积淀氧化层和多晶硅形成栅电极，阳极侧的凹形槽将短路阳极侧的N+与P+隔离，隔离槽将阳极侧的N+在纵向方向周期性隔断。正向导通时，阴极侧的凹形槽通过物理阻挡空穴的抽取，并且由于正向导通时正栅压的作用，在凹形槽的正下隔离成的电子积累层也构成了载流子存储层，阻止空穴被阴极抽取，因此器件漂移区的电导调制效应增强，正向压降降低；正向导通时，阳极侧的凹形槽和隔离槽因为压缩了电子电流的流动通道，仅留有极为狭窄的导电通道可以增大阳极侧的分布电阻，从而消除短路阳极结构正向导通时存在的Snapback(电压折回)效应；器件关断时，短路阳极N+可以加快电子的抽取，提高器件关断速度。
相比于传统短路阳极SOI LIGBT结构，本发明具有更低的正向导通压降，且可以以更小的器件面积抑制Snapback效应。
实施例2
如图2所示，本例与实施例1的区别在于，本例所述阳极结构一侧的隔离槽13底部与埋氧层上表面相接触，即T2＝0。其工作机理与实施例1相同，与实施例1相比，本例中的器件结构更容易抑制Snapback效应。
实施例3
如图3所示，本例与实施例1和实施例2任意一条所述的区别在于，所述阳极结构一侧的凹形槽122和隔离槽13被绝缘介质14填满。其工作机理与实施例1、实施例2相同，与实施例1、实施例2相比，本例中的器件结构更容易抑制Snapback效应。
实施例4
如图4所示，本例与实施例1的区别在于，所述阳极结构一侧的凹形槽122上表面被绝缘介质14所覆盖，P型多晶硅15覆盖于绝缘介质14上表面并填充满凹形槽122；所述阳极结构一侧的隔离槽13四壁及底部被绝缘介质14所覆盖，P型多晶硅15填满隔离槽13剩余空间。其工作机理与实施例1相同，与实施例1相比，由于P型多晶硅16的存在，会对绝缘介质15下方的产生多晶硅耗尽效应，耗尽电子电流通道，更好的抑制Snapback效应。
Claims (4)
1.一种短路阳极薄层高压功率器件，包括沿器件垂直方向自下而上层叠设置的衬底层(1)，埋氧层(2)和N型顶部半导体层(11)；所述N型顶部半导体层(11)表面沿横向方向依次具有阴极结构、栅极结构和阳极结构；
所述阴极结构包括沿器件垂直方向贯穿N型顶部半导体层(11)与埋氧层(2)上表面接触的P型阱区(3)，以及位于P型阱区(3)上部的沿横向方向并列设置的P型重掺杂区(4)和N型重掺杂区(5)，所述P型重掺杂区(4)和N型重掺杂区(5)相互接触，所述P型重掺杂区(4)和N型重掺杂区(5)上表面共同引出阴极电极，N型重掺杂区(5)位于靠近栅极结构的一侧；以三维直角坐标系对器件的三维方向进行定义：定义器件横向方向为x轴方向、器件垂直方向为y轴方向、器件纵向方向即第三维方向为z轴方向；
其特征在于：
所述栅极结构包括导电材料(6)和栅介质(7)；所述导电材料(6)嵌入设置在靠近阴极结构一侧的栅介质(7)上层，导电材料(6)上表面与另一侧栅介质(7)上表面齐平，沿x轴方向，导电材料(6)及其底部的栅介质(7)中部沿y轴方向下凹形成第一凹形槽(121)，第一凹形槽(121)与埋氧层(2)上表面之间有间距T1，形成狭窄的导电路径；所述栅介质(7)一侧的下表面与N型重掺杂区(5)的部分上表面交叠，栅介质(7)的另一侧与阳极结构有间距；导电材料(6)上表面引出栅极电极；
所述阳极结构沿x轴方向依次包括N型缓冲层(8)、P型重掺杂区(9)和N型重掺杂区(10)；N型缓冲层(8)位于靠近栅极结构一侧，P型重掺杂区(9)嵌入设置在N型缓冲层(8)远离栅极结构一侧上层；在P型重掺杂区(9)与N型重掺杂区(10)之间具有第二凹形槽(122)，第二凹形槽(122)底部与埋氧层(2)上表面之间有间距T1，形成狭窄的导电路径；沿z轴方向，N型重掺杂区(10)呈间断分布，被多个隔离槽(13)隔离，且隔离槽(13)底部与埋氧层(2)上表面之间的间距为T2；所述P型重掺杂区(9)和N型重掺杂区(10)上表面共同引出阳极电极。
2.根据权利要求1所述的一种短路阳极薄层高压功率器件，其特征在于，所述T2＝0。
3.根据权利要求1或2的所述的一种短路阳极薄层高压功率器件，其特征在于，所述第二凹形槽(122)和隔离槽(13)被绝缘介质(14)填满。
4.根据权利要求1所述的一种短路阳极薄层高压功率器件，其特征在于，所述第二凹形槽(122)表面被绝缘介质(14)所覆盖，P型多晶硅(15)覆盖于绝缘介质(14)上表面并填充满凹形槽(122)；所述隔离槽(13)四壁及底部被绝缘介质(14)所覆盖，P型多晶硅(15)填满隔离槽(13)剩余空间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910805725.0A CN110459609B (zh) | 2019-08-29 | 2019-08-29 | 一种短路阳极薄层高压功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910805725.0A CN110459609B (zh) | 2019-08-29 | 2019-08-29 | 一种短路阳极薄层高压功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110459609A true CN110459609A (zh) | 2019-11-15 |
| CN110459609B CN110459609B (zh) | 2020-09-15 |
Family
ID=68489762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910805725.0A Active CN110459609B (zh) | 2019-08-29 | 2019-08-29 | 一种短路阳极薄层高压功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110459609B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555424A (zh) * | 2021-07-21 | 2021-10-26 | 电子科技大学 | 一种自适应低损耗功率器件 |
| CN114823863A (zh) * | 2022-04-24 | 2022-07-29 | 电子科技大学 | 一种具有阳极槽的低功耗横向功率器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158678A1 (en) * | 2005-12-30 | 2007-07-12 | Cambridge Semiconductor Limited | Semiconductor device and method of forming a semiconductor device |
| CN106298900A (zh) * | 2016-10-09 | 2017-01-04 | 电子科技大学 | 一种高速soi‑ligbt |
| CN106847883A (zh) * | 2017-02-27 | 2017-06-13 | 电子科技大学 | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 |
| CN108122963A (zh) * | 2017-12-22 | 2018-06-05 | 重庆大学 | 一种电势控制快速横向绝缘栅双极型晶体管 |
| CN109004025A (zh) * | 2018-08-01 | 2018-12-14 | 电子科技大学 | 一种具有结型漂移区结构的薄soi ligbt |
-
2019
- 2019-08-29 CN CN201910805725.0A patent/CN110459609B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158678A1 (en) * | 2005-12-30 | 2007-07-12 | Cambridge Semiconductor Limited | Semiconductor device and method of forming a semiconductor device |
| CN106298900A (zh) * | 2016-10-09 | 2017-01-04 | 电子科技大学 | 一种高速soi‑ligbt |
| CN106847883A (zh) * | 2017-02-27 | 2017-06-13 | 电子科技大学 | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 |
| CN108122963A (zh) * | 2017-12-22 | 2018-06-05 | 重庆大学 | 一种电势控制快速横向绝缘栅双极型晶体管 |
| CN109004025A (zh) * | 2018-08-01 | 2018-12-14 | 电子科技大学 | 一种具有结型漂移区结构的薄soi ligbt |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555424A (zh) * | 2021-07-21 | 2021-10-26 | 电子科技大学 | 一种自适应低损耗功率器件 |
| CN113555424B (zh) * | 2021-07-21 | 2023-05-26 | 电子科技大学 | 一种自适应低损耗功率器件 |
| CN114823863A (zh) * | 2022-04-24 | 2022-07-29 | 电子科技大学 | 一种具有阳极槽的低功耗横向功率器件 |
| CN114823863B (zh) * | 2022-04-24 | 2023-04-25 | 电子科技大学 | 一种具有阳极槽的低功耗横向功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110459609B (zh) | 2020-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103890955B (zh) | 半导体器件 | |
| CN102569298B (zh) | 包括二极管的半导体器件 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN104347689B (zh) | 双沟槽‑栅极绝缘栅双极晶体管结构 | |
| CN107482058B (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN106920842B (zh) | 一种具有载流子存储层的槽型soi ligbt | |
| CN113451400A (zh) | 沟槽栅逆导型igbt器件 | |
| CN107342321B (zh) | 一种具有可控集电极槽的soi ligbt | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN110400840A (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN114823872B (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN109887998A (zh) | 一种具有折叠槽栅的薄soi ligbt | |
| CN103681668A (zh) | 半导体装置 | |
| CN109004025A (zh) | 一种具有结型漂移区结构的薄soi ligbt | |
| CN110459609A (zh) | 一种短路阳极薄层高压功率器件 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN113257905A (zh) | Igbt器件 | |
| CN109888004A (zh) | Igbt器件 | |
| CN103928507A (zh) | 一种逆导型双栅绝缘栅双极型晶体管 | |
| CN107170802A (zh) | 一种短路阳极soi ligbt | |
| CN110504168B (zh) | 一种多槽栅横向高压功率器件制造方法 | |
| CN115842049A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN207199628U (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN110473907B (zh) | 一种超低功耗薄层高压功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |