CN108241117B - 用于测试半导体组件之***及方法 - Google Patents

Abstract

本揭露提供一种用于测试半导体组件之***，其包含一数据产生装置、一数据测试装置、及一数据处理装置。数据处理装置经组态以传送一第一命令至数据测试装置并在传送第一命令后传送一第一响应至数据产生装置。在接收第一响应之后，数据产生装置传送一第一数据至数据处理装置。

Description

用于测试半导体组件之***及方法

技术领域

本揭露系关于一种用于测试半导体组件之***及一种用于测试半导体组件之方法。

背景技术

一般而言，芯片(例如集成电路芯片)在制作完成后会进行电性测试，判定芯片是否为电性正常的良品，以确保芯片在出货时的质量。在半导体测试领域中，测试时间是自动测试中重要且影响产能的关键因素。一般而言，产能以每小时所能完成的单位数量(unitper hour)作为衡量标准。测试时间受到三种因素影响：测试方法的设计、测试程序的优化程度、以及测试***的效能。而测试***的效能主要取决于：硬件的执行速度、软件的执行效率、以及软硬件间沟通时间的长短。

在传统的芯片测试流程中，每当硬件测试端执行完一笔测试后，必须等待测试机计算机内的应用程序编程接口(Application Programming Interface，API)产生下一笔测试命令，并将测试命令写入机台控制单元的内存后，硬件测试端才能经由机台控制单元获得下一笔测试命令。因此，在进行大量的测试时，硬件测试端等待下一笔测试命令的时间将导致测试效率降低。

为了减少软硬件间沟通时间的耗费，现有开发一种嵌入式***测试方式，其在嵌入式***测试流程中，所有测试程序代码皆预先烧入至硬件测试端的硬盘内，故每当硬件测试端执行完一笔测试命令后，可立即从硬件测试端的内存中撷取下一笔测试命令。

然而，嵌入式***虽能减少指令传输时间，却也带来其他的问题。随着越来越多功能嵌入至硬件中执行，造成测试流程的修改弹性变小。因为所有程序代码皆预先烧入至硬件测试端的硬盘内，当程序代码存在异常，或测试结果产生异常时，无法直接中断测试并对测试程序代码进行除错，造成了研发人员修正及调整测试程序代码的不便，因此嵌入式***测试方式未被大量运用。故，亟需一种半导体测试***及方法，可以改善传统芯片测试流程的效率，亦能有效率地排除测试程序之异常。

发明内容

本揭露之一实施例提供一种用于测试半导体组件之***，其包含一数据产生装置、一数据测试装置、及一数据处理装置。数据处理装置经组态以传送一第一命令至数据测试装置并在传送第一命令后传送一第一响应至数据产生装置。在接收第一响应之后，数据产生装置传送一第一数据至该数据处理装置。

本揭露之另一实施例提供一种用于测试半导体组件之方法，其包含提供一数据产生装置，提供一数据处理装置，及提供一数据测试装置。该方法进一步包含：由该数据处理装置在一第一时间传送一第一命令至该数据测试装置，使该数据测试装置根据该第一命令进行测试；及在该第一命令传送至该数据测试装置后，由该数据处理装置传送一第一响应至该数据产生装置。其中该数据产生装置根据所接收之该第一响应传送一第一数据至该数据处理装置。

本揭露所描述的半导体测试***及半导体测试方法可以提升半导体测试的效率，减少半导体测试***中内存的使用量，并增加测试程序异常之排除效率。

附图说明

图1绘示一半导体测试***的示意图。

图2绘示本发明一实施例之半导体测试***的示意图。

图3绘示本发明一实施例之半导体测试方法的示意图。

图4绘示本发明一实施例之半导体测试***的示意图。

图5绘示本发明一实施例之半导体测试方法的示意图。

图6绘示本发明一实施例之半导体测试方法的示意图。

图7绘示本发明一实施例之半导体测试***的示意图。

图8绘示本发明一实施例之半导体测试方法的示意图。

图9绘示本发明一实施例之半导体测试***的示意图。

图10绘示本发明一实施例之半导体测试方法的示意图。

具体实施方式

本揭露提供了数个不同的实施方法或实施例，可用于实现本发明的不同特征。为简化说明起见，本揭露也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。

在本文中所使用的“第一”、“第二”、“第三”以及“第四”语词系描述各种组件、组件、步骤、信号或命令，这些组件、组件、步骤、信号以或命令应不受限于这些语词。这些语词仅用于分别一组件、组件、步骤、信号或命令与另一组件、组件、步骤、信号或命令。除非内文中清楚指明，否则当于本文中使用例如“第一”、“第二”、“第三”以及“第四”语词时，并非意指序列或顺序。

图1绘示一半导体测试***之示意图。如图1所示，半导体测试***包含测试计算机100、机台控制单元120、硬件测试机140及负载板180。测试计算机100、机台控制单元120、硬件测试机140及负载板180彼此间具有可以传输信号及指令的电连接，待测装置160则安装于负载板180上。一般言之，待测装置可为一集成电路芯片。

测试计算机100包含处理器102及内存104。测试计算机100藉由安装于其上的API产生测试数据并储存于内存104中。机台控制单元120包含处理器122、内存124以及输入/输出埠126。机台控制单元120可接收来自测试计算机100之测试数据，并将测试数据处理后产生测试命令。测试命令可储存于内存124中，并经由输入/输出端口126送至硬件测试机140。

硬件测试机140可包含多个用于测试半导体组件之模块。举例言之，硬件测试机140可包含直流电模块142、精确量测单元(Precision Measurement Unit，PMU)144、数字模块146以及中继板148。根据所产生测试命令的内容，机台控制单元120经由输入/输出埠126将测试命令分别传送至硬件测试机140相应之模块。

直流电模块142提供半导体组件直流参数的量测。举例言之，直流电模块142可以提供测试电流至待测试之半导体组件，并量测半导体组件之相应电压。或者，直流电模块142可以提供测试电压至待测试之半导体组件并量测半导体组件之相应电流。

精确量测单元144亦提供半导体组件直流参数的量测。然而，相较于直流电模块142，精确量测单元144可以提供更高精准度(accuracy)的量测。一般而言，精确量测单元144系针对小电流及小电压的测试。因为其所提供之电压及电流较小，故必须具有更佳的精准度。

在集成电路芯片的测试中，除了上述针对直流电的电性量测外，亦需针对集成电路芯片的不同功能进行测试。数字模块146可针对集成电路之多种数字功能进行信号的收发测试。举例言之，数字模块146可针对集成电路之数字控制I2C总线(Inter-IntegratedCircuit Bus)、TTL(Transistor-transistor logic)、SPI(Serial PeripheralInterface)以及基频的Tx/Rx进行信号收发测试。为了能进行上述测试，数字模块146除了能设定电压准位及电流值以外，还能设定信号切换频率、电压上升/下降边缘、接收/发送时间之同步等。一般而言，数字模块146可以提供之电压范围较小，大约与精确量测单元144接近。在一实施例中，数字模块146亦可提供精确量测单元144之所有功能。

中继版148可提供硬件测试机140路径切换功能。在半导体组件测试中，常因成本限制或者待测装置的针脚(pin)数过多，使得硬件测试机140可用的测试频道数目不足。在此情况下必须有针脚共享相同的测试频道，便可透过中继板148进行控制切换。

图2绘示本发明一实施例之半导体测试***200的示意图。如图2所示，半导体测试***200包含数据产生装置220、数据处理装置240及数据测试装置260。数据产生装置220、数据处理装置240及数据测试装置260彼此间具有可以传输信号及指令的电连接。待测装置280安装于数据测试装置260上。数据处理装置240包含处理器242及内存244。

数据产生装置220可产生一测试数据，数据处理装置240从数据产生装置220接收了测试数据后，会将测试数据处理并产生一测试命令。测试数据的处理以及测试命令的产生由处理器242执行。数据测试装置260可根据来自数据处理装置240之测试命令对待测装置280进行测试。在本发明之一实施例中，在数据处理装置240将测试命令传送至数据测试装置260后，数据处理装置240随即产生一响应至数据产生装置220。数据产生装置220在收到响应后便产生下一笔测试数据并传送至数据处理装置240。

数据处理装置240将接收之下一笔测试资料进行处理并产生下一笔测试命令。当数据测试装置260根据当前的测试命令完成测试后，会产生一响应给数据处理装置240，此时数据处理装置240便可将下一笔测试命令发送给数据测试装置260。

需注意的是，在此实施例中，数据产生装置220并不需要等待数据测试装置260完成当前的测试命令，便可产生用于下一笔测试之测试数据。数据处理装置240在数据测试装置260完成当前的测试命令之前，便已完成下一测试数据之处理并已产生下一笔测试命令。依此方式，在数据测试装置260进行的多个测试便可不中断地持续进行，大幅减少半导体测试***中软硬件之间沟通所耗费的等待时间。

此外，数据处理装置240可根据数据测试装置260所回传之响应来判断测试命令是否正确地执行。若数据处理装置240判断数据测试装置260所回传之响应产生异常，可产生相应警告讯息，使研发人员能实时修正及调整测试程序代码，如此可增加异常排除的效率。

图3绘示本发明一实施例之半导体测试方法的示意图。如图3所示，本实施例之半导体测试方法包括下列步骤：

步骤302：数据处理装置240处理来自数据产生装置220之第一数据，产生第一命令并将第一命令传送至数据测试装置260；

步骤304：数据测试装置260根据第一命令对待测装置280进行测试；

步骤306：数据处理装置240传送第一响应至数据产生装置220；

步骤308：在接收了来自数据处理装置240之第一响应后，数据产生装置220产生用于下一笔测试之第二数据，并将第二数据传送至数据处理装置240；

步骤310：数据处理装置240处理第二数据并产生用于下一笔测试之第二命令；

步骤312：当数据测试装置260完成了第一命令的测试后，数据处理装置240将第二命令传送至数据测试装置260；以及

步骤314：数据测试装置260根据第二命令对待测装置280进行测试。

需注意的是，步骤304与步骤306并不必然存在时间上先后的区别，也就是说，步骤304与步骤306可以同时开始进行。

图4绘示本发明一实施例之半导体测试***400的示意图。如图4所示，半导体测试***400包含数据产生装置420、数据处理装置440及数据测试装置460。数据产生装置420、数据处理装置440及数据测试装置460彼此间具有可以传输信号及指令的电连接。待测装置480安装于数据测试装置460上。数据产生装置420包含内存422。数据处理装置440包含处理器442及内存444。

在此实施例中，数据产生装置420根据数据处理装置440传送之第一响应而产生一笔测试数据。每当数据产生装置420产生一笔测试数据后，并不直接将测试数据传送至数据处理装置440，而是先将测试数据存入内存422中。在收到数据处理装置440传送之一第二响应后，数据产生装置420才将测试数据传送至数据处理装置440。

当数据处理装置440将一笔测试命令传送至数据测试装置460后，便发送第一响应至数据产生装置。而数据处理装置440可根据不同情况传送第二响应。一般言之，当数据处理装置440完成了当前测试数据的处理，而可以处理下一笔测试数据时，将传送第二响应至数据产生装置420。

在此实施例中，数据产生装置420根据数据处理装置440传送之第一响应而产生测试数据，可避免数据产生装置420持续不断产生测试数据，并因此降低了数据产生装置420之内存使用量。此外，数据处理装置440可根据数据测试装置460所回传之响应来判断测试命令是否正确地执行。第一响应及第二响应的传送以及异常的判断由处理器442执行。若数据处理装置440判断数据测试装置460所回传之响应产生异常，可产生相应警告讯息，使研发人员能实时修正及调整测试程序代码，如此可增加异常排除的效率。

图5绘示本发明一实施例之半导体测试方法的示意图。图5中所示之半导体测试方法对应于图4中所示之半导体测试***400之一部分操作步骤。如图5所示，本实施例之半导体测试方法包括下列步骤：

步骤502：数据处理装置440传送第一响应至数据产生装置420；

步骤504：响应于第一响应，数据产生装置420产生第一数据并将第一数据储存于内存422中；

步骤506：数据处理装置440传送第二响应至数据产生装置420；以及

步骤508：响应于第二响应，数据产生装置420将储存于内存422中的第一数据传送至数据处理装置440。

步骤510：数据处理装置440将第一数据储存于内存444中。

图6绘示本发明一实施例之半导体测试方法的示意图。图6中所示之半导体测试方法可对应于图2、图4、图7及图9中所示之半导体测试***之一部分操作步骤。为了说明的方便，现以图2中所示之半导体测试***200为例进行说明。

如图6所示，本实施例之半导体测试方法包括下列步骤：

步骤602：数据处理装置240处理来自数据产生装置220的第二数据并产生第二命令；

步骤604：数据测试装置260完成根据第一命令之测试；

步骤606：数据测试装置260传送第三响应至数据处理装置240；

步骤608：数据处理装置240传送第二命令至数据测试装置260；以及

步骤610：数据测试装置260进行根据第二命令之测试。

需注意的是，在此实施例中，步骤602于时间上必定早于步骤606，如此一来，在数据测试装置260完成根据第一命令的测试之前，数据处理装置240便已完成第二数据之处理并已产生第二命令。依此方式，在数据测试装置260进行的多个测试便可不中断地持续进行，大幅减少半导体测试***中软硬件之间沟通所耗费的等待时间。

图7绘示本发明一实施例之半导体测试***700的示意图。如图7所示，半导体测试***700包含数据产生装置720、数据处理装置740及数据测试装置760。数据产生装置720、数据处理装置740及数据测试装置760彼此间具有可以传输信号及指令的电连接。待测装置780安装于数据测试装置760上。数据处理装置740包含处理器742、第一内存744以及第二内存746。

在此实施例中，数据产生装置720将经过编码之测试数据传送至数据处理装置740。数据处理装置740接收了经编码之测试数据后，先将其储存于第一内存744中。在经编码之测试数据储存至第一内存744之后，数据处理装置740会回传一响应至数据产生装置720，使数据产生装置720产生下一笔测试数据。数据处理装置740之处理器742会将储存于第一内存744中的测试数据进行译码，并处理产生测试命令。产生之测试命令会储存至第二内存746中。此时数据处理装置740会传送一响应至数据产生装置720，使数据产生装置720将下一笔经编码之测试数据传送到数据处理装置740并储存于第一内存744中。

每当完成一笔测试，数据测试装置760会传送一响应至数据处理装置740，随后数据处理装置740便将储存在第二内存746中的测试命令传送至数据测试装置760。在第二内存746中的测试命令传送至数据测试装置760之后，数据处理装置740将储存于第一内存744中的测试数据进行译码，并处理产生下一笔测试命令。产生之下一笔测试命令会储存至第二内存746中。

图8绘示本发明一实施例之半导体测试方法的示意图。图8中所示之半导体测试方法对应于图7中所示之半导体测试***700之一部分操作步骤。如图8所示，本实施例之半导体测试方法包括下列步骤：

步骤802：数据产生装置720将经过编码之第一数据传送至数据处理装置740，数据处理装置740将经编码之第一数据储存于第一内存744；

步骤804：数据处理装置740传送第一响应至数据产生装置720，使数据产生装置720产生经编码之第二数据；

步骤806：数据处理装置740译码经编码之第一数据，处理产生第一命令并将第一命令储存于第二内存746；

步骤808：数据处理装置740传送第二响应至数据产生装置720，使数据产生装置720将经编码之第二数据传送到数据处理装置740并储存于第一内存744中；以及

步骤810：数据测试装置760传送第三响应至数据处理装置740，使数据处理装置740将第一命令传送至数据测试装置760。

需注意的是，在此实施例中，数据产生装置720在数据测试装置760完成当前的测试命令之前，便已将下一笔测试之数据传送至数据处理装置740并储存于第一内存中。且数据处理装置740在数据测试装置760完成当前的测试命令之前，便已译码并产生下一笔测试之命令且储存于第二内存中。依此方式，每当数据测试装置760完成一笔测试，回传一响应至数据处理装置740后便可立即获得下一笔测试的命令。因此，进行的多个测试便可不中断地持续进行，大幅减少半导体测试***中软硬件之间沟通所耗费的等待时间。

图9绘示本发明一实施例之半导体测试***的示意图。如图9所示，半导体测试***900包含数据产生装置920、数据处理装置940及数据测试装置960。数据产生装置920、数据处理装置940及数据测试装置960彼此间具有可以传输信号及指令的电连接。待测装置980安装于数据测试装置960上。数据处理装置940包含处理器942、内存944以及缓存器946。

在此实施例中，数据产生装置920将经过编码之测试数据传送至数据处理装置940。数据处理装置940接收了经编码之测试数据后，先将其储存于内存944中。当数据处理装置940接收到数据测试装置960之一响应，告知已完成当前测试后，数据处理装置940之处理器942将储存于内存944中的测试数据进行译码，并同时经由缓存器946同步传送至数据测试装置960。亦即，数据处理装置940不需将产生之下一笔测试命令储存于内存中。可以节省数据处理装置940的内存使用量。

图10绘示本发明一实施例之半导体测试方法的示意图。图10中所示之半导体测试方法对应于图9中所示之半导体测试***900之一部分操作步骤。如图10所示，本实施例之半导体测试方法包括下列步骤：

步骤1002：数据产生装置920将经过编码之测试数据传送至数据处理装置940；

步骤1004：数据处理装置940将经编码之测试数据储存于内存944；

步骤1006：数据测试装置960传送一响应至数据处理装置940；

步骤1008：数据处理装置940将内存944中经编码之测试数据译码产生测试命令，并经由缓存器946同步传送至数据测试装置960。

尽管已参考本发明之特定实施例描述并说明本发明，但此等描述及说明并不限制本发明。熟习此项技术者应理解，在不脱离如由所附申请专利范围界定的本发明之真实精神及范畴的情况下，可作出各种改变且可用等效物取代。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、方法或组件适应于本发明之目标、精神及范畴。所有该等修改均意欲处于此处随附之申请专利范围之范畴内。尽管已参看按特定次序执行之特定操作描述本文中所揭示之方法，但应理解，在不脱离本发明之教示的情况下，可组合、再分或重新定序此等操作以形成等效方法。因此，除非本文中具体指示，否则操作之次序及分组并非对本发明之限制。

Claims (17)

1.一种用于测试半导体组件的***，其包含：

数据产生装置；

数据测试装置；及

具有处理器及第一内存的数据处理装置，所述数据处理装置经配置以传送第一命令至所述数据测试装置并在传送所述第一命令后传送第一响应至所述数据产生装置，

其中在接收所述第一响应之后，所述数据产生装置传送第一数据至所述数据处理装置，且

其中所述数据处理装置的所述处理器经配置以处理所述第一数据并在所述数据测试装置完成所述第一命令之前完成所述第一数据的处理並产生第二命令。

2.根据权利要求1所述的***，其中所述处理器经配置以处理所述第一数据并产生一第二命令，并将所述第二命令储存至所述第一内存中。

3.根据权利要求2所述的***，其中所述数据产生装置响应于所述第一响应以产生所述第一数据。

4.根据权利要求2所述的***，其中所述数据产生装置响应于来自所述数据处理装置的第二响应将所述第一数据传送至所述数据处理装置。

5.根据权利要求4所述的***，其中所述数据处理装置经配置以响应于第三响应以将储存于所述第一内存中的所述第二命令传送至所述数据测试装置。

6.根据权利要求5所述的***，其中所述第一数据的传送在所述数据处理装置接收所述第三响应之前完成。

7.根据权利要求2所述的***，其中

所述数据处理装置进一步包含缓存器；且

所述数据处理装置经配置以响应于第三响应，在处理所述第一数据之同时将所述第二命令经由所述缓存器同步传送至所述数据测试装置。

8.根据权利要求2所述的***，其中所述数据处理装置进一步包含：

第二内存，其中

所述数据处理装置经配置以在传送所述第一响应至所述数据产生装置之前，将所述第二命令从所述第一内存转存至所述第二内存中。

9.根据权利要求8所述的***，其中所述数据处理装置经配置以响应于第三响应将储存于所述第二内存中的所述第二命令传送至所述数据测试装置。

10.根据权利要求2所述的***，其中所述第一数据经过编码，且所述处理器经配置以译码所述第一数据并产生所述第二命令。

11.一种用于测试半导体组件的方法，其包含:

提供数据产生装置；

提供具有处理器及第一内存的数据处理装置；及

提供数据测试装置；

由所述数据处理装置在第一时间传送第一命令至所述数据测试装置，使所述数据测试装置根据所述第一命令进行测试；

在所述第一命令传送至所述数据测试装置后，所述数据处理装置传送第一响应至所述数据产生装置；

所述数据产生装置根据所接收的所述第一响应传送第一数据至所述数据处理装置；

所述数据处理装置的所述处理器经配置以处理所述第一数据并在所述数据测试装置完成所述第一命令之前完成所述第一数据的处理並产生第二命令。

12.根据权利要求11所述的方法，其进一步包含由所述数据处理装置的所述处理器处理所述第一数据并产生一第二命令，并将所述第二命令储存至所述第一内存中。

13.根据权利要求11所述的方法，其中

所述数据产生装置响应于所述第一响应而产生所述第一数据，并响应于来自所述数据处理装置的第二响应将所述第一数据传送至所述数据处理装置。

14.根据权利要求12所述的方法，其中所述数据处理装置响应于第三响应，在处理所述第一数据之同时将所述第二命令同步传送至所述数据测试装置。

15.根据权利要求14所述的方法，其中所述第一数据的传送在所述数据处理装置接收所述第三响应之前完成。

16.根据权利要求12所述的方法，其中所述数据处理装置进一步包含第二内存，且所述方法进一步包含：

由所述数据处理装置在传送所述第一响应至所述数据产生装置之前，将所述第二命令从所述第一内存转存至所述第二内存中。

17.根据权利要求12所述的方法，进一步包含由所述处理器译码所述第一数据并产生所述第二命令。

Images