CN110429689A

CN110429689A - 一种锂电保护芯片零伏电池充电电路的优化控制***

Info

Publication number: CN110429689A
Application number: CN201910800757.1A
Authority: CN
Inventors: 涂再林; 张洪俞; 肖东岳
Original assignee: NANJING MICRO ONE ELECTRONICS Inc
Current assignee: NANJING MICRO ONE ELECTRONICS Inc
Priority date: 2019-08-28
Filing date: 2019-08-28
Publication date: 2019-11-08

Abstract

本发明公开了一种锂电保护芯片零伏电池充电电路的优化控制***，设置电压比较电路、衬底选择电路和输出控制电路，电压比较电路的输入端连接保护芯片IC的电流检测端口CS，电压比较电路的输出连接衬底选择电路，衬底选择电路的输出以及保护芯片IC内部的逻辑控制信号CT_N及其反相信号CT共同作为输出控制电路的输入信号，输出控制电路的输出连接保护芯片IC的充电控制端口OC。

Description

一种锂电保护芯片零伏电池充电电路的优化控制***

技术领域

本发明涉锂电保护芯片的充电控制，尤其是一种锂电保护芯片零伏电池充电电路的优化控制***。

背景技术

近年来，PDA、DSC、Cellular Phone、Camcorde、Portable、Audio、Advanced Game、Assist Bicycle、Electric Scooter、Bluetooth Device等越来越多的产品急速的采用锂电池来当作它的主要电源，究其原因不外乎其体积小、能量密度高、无记忆效应、循环寿命高、电池电压高、自放电率低等优点。但凡事都有两面性，正因为锂电池与镍镉、镍氢电池不太一样，锂电池能量密度高，在过度充电状态下，电池温度上升后能量将过剩，于是电解液分解而产生气体，因内压上升而导致有发火或破裂的危机，因此针对此种情况必须实时监测电池充电情况，一旦检测到异常就关闭充电回路。充电回路的控制方式主要有PMOS管控制与NMOS管控制两种方式，初期主要使用PMOS管控制，随着技术的成熟及对成本的要求等，越来越多的***使用NMOS管控制方式。

图1是本申请人201810671213.5申请中列举的现有技术双节锂电池充电电路示意图，它的充电回路就是采用NMOS管控制方式的，包括锂电池Battery1、Battery2，电阻R9、R10、R11，电容C1、C2，放电控制NMOS管NM1、充电控制NMOS管NM2和保护芯片IC，保护芯片IC的电源端口VDD，也是锂电池Battery2的电压监测端口连接电容C2的一端和电阻R9的一端，电容C2的另一端接地，电阻R9的另一端连接锂电池Battery2的正极和充电器的正极，保护芯片IC的锂电池Battery1的电压监测端口VC连接电容C1的一端和电阻R10的一端，电容C1的另一端连接保护芯片IC的芯片接地端口VSS和锂电池Battery1的负极并接地，电阻R10的另一端连接锂电池Battery2的负极和锂电池Battery1的正极，保护芯片IC的放电控制端口OD连接NMOS管NM1的栅极，NMOS管NM1的源极接地，NMOS管NM1的漏极连接NMOS管NM2的漏极，NMOS管NM2的栅极连接保护芯片IC的充电控制端口OC，NMOS管NM2的源极连接充电器的负极并通过电阻R11连接保护芯片IC的电流检测端口CS。

图1电路在进行充电关闭时，以双节电池保护***为例，假设电池电压为8.4V，充电器电压为24V，此时NMOS NM2与充电器连接的源极为负电压，绝对值为充电器电压减去电池组电压，在此为15.4V，NM2栅极控制信号OC如果不处理的话最低电平是地，栅极、源极电压为15.4V大于NM2开启阈值，充电回路无法关闭。

图2是本申请人201810671213.5申请中的锂电保护芯片的零伏电池充电电路，PM11的栅极连接NM15的栅极并连接保护芯片IC内部的逻辑控制信号LOGIC_N，PM11的漏极接电阻R12一端、PM12的栅极和NM16的栅极，电阻R12另一端连接NM15的漏极，NM15的源极和NM16的源级均连接保护芯片IC的CS端口，PM11的源极连接PM12的源极和PM13的源极并连接VDD，PM12的漏极连接电阻R13的一端、电阻R14一端和PM13的漏极，电阻R13的另一端连接NM16的漏极，PM13的栅极连接保护芯片IC内部的逻辑控制信号LOGIC_N的反相信号LOGIC，电阻R14另一端连接保护芯片IC的OC端口。芯片正常工作时LOGIC_N输出VDD电平，LOGIC为LOGIC_N的反相信号，输出为VSS电平，逻辑处理后OC输出为VDD电平，充电正常进行，当检测到充电异常状态时，LOGIC_N输出从VDD电平变为VSS电平，经过逻辑处理后OC输出为CS电平，NM2关闭，能关死充电回路，但是电路不足之处是充电异常时CS为负电压，当LOGIC_N输出为VSS电平时，PMOS管PM11、NMOS管NM15同时开启，为了输出信号的正常及限制芯片静态功耗，电阻R12取值必须很大，且此部分耗电流与VDD和电池电压差值有关，只能减小无法消除，因此如何有效的关闭充电回路，同时兼顾***成本、功耗等是急需考虑的问题。

发明内容

为解决锂电保护***充电时检测到异常，***能有效的关闭充电回路的同时，兼顾***成本、功耗等问题，本发明提供一种锂电保护芯片零伏电池充电电路的优化控制***，属于本申请人201810671213.5的后续申请，系将图2的零伏电池充电电路加以改进并在此电路前设置电压比较电路和衬底选择电路构成锂电保护芯片零伏电池充电电路的优化控制***，就可以实现有效的关闭充电回路的同时满足低成本，低功耗的应用要求。

为实现以上目的，本发明采用的技术方案是：一种锂电保护芯片零伏电池充电电路的优化控制***，保护芯片IC设有供电端口VDD，接地端口VSS，放电控制端口OD，充电控制端口OC，电流检测端口CS，其特征在于：设置电压比较电路、衬底选择电路和输出控制电路，电压比较电路的输入端连接保护芯片IC的电流检测端口CS，电压比较电路的输出连接衬底选择电路，衬底选择电路的输出以及保护芯片IC内部的逻辑控制信号CT_N及其反相信号CT共同作为输出控制电路的输入信号，输出控制电路的输出连接保护芯片IC的充电控制端口OC。

电压比较电路包括PMOS管PM1、PM2、PM3和PM4，NMOS管NM3、NM4、NM5和NM6以及电阻R2、R3和R4；PMOS管PM1的源极与PMOS管PM2的源极、PMOS管PM3的源极和PMOS管PM4的源极互连并连接VDD，PMOS管PM1的栅极与PMOS管PM2的栅极互连并连接PMOS管PM1的漏极和NMOS管NM3的漏极，NMOS管NM3的栅极连接偏置电压VBIASN，NMOS管NM3的源极连接电阻R2的一端，电阻R2的另一端作为电压比较电路的输入端，连接保护芯片IC的电流检测端口CS，PMOS管PM2的漏极连接NMOS管NM4的漏极、PMOS管PM3的栅极和NMOS管NM5的栅极，NMOS管NM4的栅极连接偏置电压VBIASN，NMOS管NM4的源极与NMOS管NM5的源极以及NMOS管NM6的源极均接地，PMOS管PM3的漏极连接电阻R3的一端和PMOS管PM4的栅极及NMOS管NM6的栅极并作为电压比较电路的一个输出端，输出SUB_SLN信号，电阻R3的另一端连接NMOS管NM5的漏极，PMOS管PM4的漏极连接电阻R4的一端并作为电压比较电路的另一个输出端，输出SUB_SL信号，电阻R4的另一端连接NMOS管NM6的漏极。

衬底选择电路包括PMOS管PM5、PM6，NMOS管NM7、NM8、NM9、NM10，电阻R5和电阻R6；PMOS管PM5的源极和PMOS管PM6的源极均连接VDD，PMOS管PM5的栅极连接电压比较电路的输出信号SUB_SL，PMOS管PM6的栅极连接电压比较电路的输出信号SUB_SLN，PMOS管PM5的漏极连接电阻R5的一端以及NMOS管NM9的栅极和NMOS管NM8的栅极，电阻R5的另一端连接NMOS管NM7的漏极，NMOS管NM7的源极连接NMOS管NM9的源极、NMOS管NM8的源极和NMOS管NM10的源极并作为衬底选择电路的输出端，输出信号SUB，NMOS管NM9的漏极接地，NMOS管NM10的漏极连接保护芯片IC的电流检测端口CS，PMOS管PM6的漏极连接电阻R6的一端以及NMOS管NM7的栅极和NMOS管NM10的栅极，电阻R6的另一端连接NMOS管NM8的漏极。

输出控制电路包括PMOS管PM7、PM8、PM9和PM10，NMOS管NM11、NM12、NM13和NM14，电阻R7和电阻R8；PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极和PMOS管PM10的源极均连接VDD，PMOS管PM7的栅极连接保护芯片IC内部的逻辑控制信号CT_N，PMOS管PM7的漏极连接电阻R7的一端和NMOS管NM12的栅极，PMOS管PM8的栅极连接保护芯片IC内部的逻辑控制信号CT，PMOS管PM8的漏极连接电阻R8的一端以及NMOS管NM11的栅极、PMOS管PM9的栅极和NMOS管NM13的栅极，，PMOS管PM9的漏极连接NMOS管NM14的栅极和PMOS管PM10的栅极，NMOS管NM11的源极以及NMOS管NM12的源极、NMOS管NM13的源极和NMOS管NM14的源极均连接衬底选择电路的输出信号SUB，PMOS管PM10的漏极与NMOS管NM14的漏极互连并作为输出控制电路的输出端与保护芯片IC的充电控制端口OC连接。

所述电压比较电路、衬底选择电路和输出控制电路集成在保护芯片IC内。

本发明具有如下优点及有益效果：能够根据充电时检测电压的情况自主选择充电芯片IC内部NMOS管NM7、NM8、NM9、NM10衬底电压，使得最终***控制NMOS管NM2的栅极电平OC在充电异常处理后低电平为负电压，绝对值为充电器电压减去电池组电压，高电平时为VDD电压，保护时能完全关闭充电回路，同时满足锂电保护低成本，低功耗的应用要求。电路结构简单，通过调节偏置电压VBIASN及电阻R2的大小来灵活设置NMOS管NM7、NM8、NM9、NM10衬底切换电压，彻底关死充电回路的同时，满足锂电保护低成本、低功耗的应用需求。

附图说明

图1是现有锂电保护充电示意图；

图2是现有零伏电池充电电路图；

图3是本发明***组成图；

图4是电压比较电路图；

图5是衬底选择电路图；

图6是对图2改进后的输出控制电路图；

图7是衬底选择波形图。

具体实施方式

如图3，本发明***包括电压比较电路、衬底选择电路和输出控制电路(该输出控制电路即图2中零伏电池充电电路的改进)，电压比较电路的输入端连接保护芯片IC的电流检测端口CS，电压比较电路的输出连接衬底选择电路，衬底选择电路的输出以及保护芯片IC内部的逻辑控制信号CT_N(即图2中的LOGIC_N)及其反相信号CT(即图2中的LOGIC)共同作为输出控制电路的输入信号，输出控制电路的输出连接保护芯片IC的充电控制端口OC。

如图4，电压比较电路包括PMOS管PM1、PM2、PM3和PM4，NMOS管NM3、NM4、NM5和NM6以及电阻R2、R3和R4。PM1、PM2、PM3、PM4源极接VDD，PM1栅极、漏极短接与PM2栅极、NMOS管NM3漏极连接，NM3栅极接偏置VBIASN，源极接电阻R2一端，R2另一端接输入CS，PM2漏极、NMOSNM4漏极、PMOS PM3栅极、NMOS NM5栅极相连，NM4栅极接偏置VBIASN，NM4、NM5、NM6源极接VSS，PM3漏极、R3一端、PM4栅极、NM6栅极连接，输出信号为SUB_SLN，电阻R3另一端与NM5漏极相连，PM4漏极、电阻R4一端连接输出SUB_SL信号，电阻R4另一端与NM6漏极连接。衬底选择电路中PMOS PM5、PM6源极接VDD，NMOS NM7、NM8、NM9、NM10源极接输出SUB信号，PM5漏极、电阻R5一端、NM9、NM8栅极相连，PM5栅极接输入信号SUB_SL，NM9漏极接VSS，电阻R5另一端接NM7漏极，PM6栅极接输入信号SUB_SLN，PM6漏极、NM7栅极、电阻R6一端、NM10栅极相连，电阻R6另一端连接NM8漏极，NM10漏极接CS。

如图5，衬底选择电路包括PMOS管PM5、PM6，NMOS管NM7、NM8、NM9、NM10，电阻R5和电阻R6。PM5的源极和PM6的源极均连接VDD，PM5的栅极连接电压比较电路的输出信号SUB_SL，PM6的栅极连接电压比较电路的输出信号SUB_SLN，PM5的漏极连接电阻R5的一端以及NM9的栅极和NM8的栅极，电阻R5的另一端连接NM7的漏极，NM7的源极连接NM9的源极、NM8的源极和NM10的源极并作为衬底选择电路的输出端，输出信号SUB。NM9的漏极接地，NM10的漏极连接保护芯片IC的电流检测端口CS，PM6的漏极连接电阻R6的一端以及NM7的栅极和NM10的栅极，电阻R6的另一端连接NM8的漏极。

如图6，输出控制电路包括PMOS管PM7、PM8、PM9和PM10，NMOS管NM11、NM12、NM13和NM14，电阻R7和R8。PM7、PM8、PM9、PM10源极接VDD，NM11、NM12、NM13、NM14源极接SUB，PM7栅极接输入控制信号CT_N，PM7漏极、R7的一端与NM12栅极连接，R7另一端与NM11漏极连接，PM8栅极接输入控制信号CT，PM8漏极、电阻R8的一端、NM11栅极、PM9栅极与NM13栅极连接，电阻R8另一端与NM12漏极连接，PM9漏极、NM13漏极、PM10栅极与NM14栅极连接，PM10漏极、NM14漏极相连输出OUT控制信号连接OC。

本发明工作原理及工作过程：正常充电时电流走向如图1中的箭头所示，OD、OC输出为VDD电平，控制NM1、NM2开启充电，PB-电位和CS电位相等，为负电压，绝对值大小为充电电流与2个MOS导通阻抗的乘积，即充电电流2A，每个MOS导通阻抗为25mΩ的话，CS电压为-0.1V。电压比较电路中，检测到CS电压正常，流过NM3电流较小，同一支路的PM1电流也小，镜像后PM2上拉电流比NM4下拉电流小，NM4漏极输出低电平，经过PM3、NM5反向后输出衬底选择信号SUB_SLN为VDD电平，经过PM4、NM6反向后输出衬底选择信号SUB_SL为VSS电平，传递到衬底选择电路时，PM5导通，PM6截止，NM9栅极输出高电平，NM9导通，衬底信号SUB选择为VSS电平，传递到输出电路的衬底，此时输出电路控制信号CT为VSS电平，它的反向信号CT_N为VDD电平，PM7截止，PM8导通，PM8漏极输出高电平(VDD电平)，经过PM9、NM13反向后输出低电平，经过PM10、NM14反向后输出OUT信号为高电平。当***检测到电池电压过高或是充电电流过大的时候，CS电压不断降低，流过NM3电流不断增大，同一支路的PM1电流也不断增大，镜像后PM2电流不断增大，当CS电压低于设定保护值的时候，PM2上拉电流大于NM4下拉电流，NM4漏极输出高电平，经过PM3、NM5反向后输出衬底选择信号SUB_SLN为VSS电平，经过PM4、NM6反向后输出衬底选择信号SUB_SL为VDD电平，传递到衬底选择电路时，PM5截止，PM6导通，NM10栅极输出高电平，NM10导通，衬底输出信号SUB选择为CS电平，传递到输出电路的衬底，此时输出电路控制信号CT为VDD电平，它的反向信号CT_N为VSS电平，PM7导通，PM8截止，PM8漏极输出低电平(CS电平)，经过PM9、NM13反向后输出高电平，经过PM10、NM14反向后输出OUT信号为低电平(CS电平)，完全关闭充电回路，停止充电。通过设置VBIASN偏置大小以及调整电阻R2阻值，可灵活调整CS与GND翻转点，从而实现衬底电位的灵活切换。如图4所示，PM1、PM2组成的电流镜使得流过NM3、NM4电流相等，NM4流过电流为I4＝0.5u_ncoxW/L*(VBIASN-VTH)²，其中u_n为电子迁移率，是固定数值，W/L为NM3、NM4的宽长比，实际设计中是固定值，VTH为NM3、NM4阈值电压，实际设计中是固定值，NM3流过电流I3＝-VCS/R2，其中VCS为衬底选择信号变化时CS端子电压，为负值，让I3＝I4可求得VCS＝-R2*0.5u_ncoxW/L*(VBIASN-VTH)²。例如，当R2＝100K，VBIASN＝0.8V时，此时CS与GND衬底选择翻转点电压VCS＝-0.2V，也即如果CS电压小于-0.2V时，NM7、NM8、NM9、NM10衬底SUB选择为CS电压，否则选择为VSS电压。要改变VCS的大小，改变VBIASN或是电阻R2大小都可以，如想要把VCS减小，可加大电阻R2或是增大VBIASN电压，想要把VCS增大，减小电阻R2或是减小VBIASN，不同VBIASN、R2值可得到不同VCS值，灵活调整衬底选择翻转点值，且整体电路结构简单，只有NM3、NM4支路有电流流过，消耗极低电流。

如图7所示，当***没有充电、放电时，CS电压为低电平(VSS电平)，衬底选择信号SUB_SL为低电平(VSS电平)，SUB_SLN为高电平(VDD电平)，NMOS NM7、NM8、NM9、NM10衬底输出信号SUB为VSS电平，芯片逻辑控制信号CT为低电平(VSS电平)，CT_N为高电平(VDD电平)，输出控制信号OUT为高电平(VDD电平)。当***放电时，CS电压为低电平(比VSS电平略高)，衬底选择信号SUB_SL为低电平(VSS电平)，SUB_SLN为高电平(VDD电平)，NMOS NM7、NM8、NM9、NM10衬底输出信号SUB为VSS电平，芯片逻辑控制信号CT为低电平(VSS电平)，CT_N为高电平(VDD电平)，输出控制信号OUT为高电平(VDD电平)。当***充电异常时，CS电压为低电平(负电压，比VSS电位低)，衬底选择信号SUB_SL为高电平(VDD电平)，SUB_SLN为低电平(VSS电平)，NMOS NM7、NM8、NM9、NM10衬底输出信号SUB为CS电平，芯片逻辑控制信号CT为高电平(VDD电平)，CT_N为低电平(VSS电平)，输出控制信号OUT为低电平(CS电平)。

Claims

1.一种锂电保护芯片零伏电池充电电路的优化控制***，保护芯片IC设有供电端口VDD，接地端口VSS，放电控制端口OD，充电控制端口OC，电流检测端口CS，其特征在于：设置电压比较电路、衬底选择电路和输出控制电路，电压比较电路的输入端连接保护芯片IC的电流检测端口CS，电压比较电路的输出连接衬底选择电路，衬底选择电路的输出以及保护芯片IC内部的逻辑控制信号CT_N及其反相信号CT共同作为输出控制电路的输入信号，输出控制电路的输出连接保护芯片IC的充电控制端口OC；

电压比较电路包括PMOS管PM1、PM2、PM3和PM4，NMOS管NM3、NM4、NM5和NM6以及电阻R2、R3和R4；PMOS管PM1的源极与PMOS管PM2的源极、PMOS管PM3的源极和PMOS管PM4的源极互连并连接VDD，PMOS管PM1的栅极与PMOS管PM2的栅极互连并连接PMOS管PM1的漏极和NMOS管NM3的漏极，NMOS管NM3的栅极连接偏置电压VBIASN，NMOS管NM3的源极连接电阻R2的一端，电阻R2的另一端作为电压比较电路的输入端，连接保护芯片IC的电流检测端口CS，PMOS管PM2的漏极连接NMOS管NM4的漏极、PMOS管PM3的栅极和NMOS管NM5的栅极，NMOS管NM4的栅极连接偏置电压VBIASN，NMOS管NM4的源极与NMOS管NM5的源极以及NMOS管NM6的源极均接地，PMOS管PM3的漏极连接电阻R3的一端和PMOS管PM4的栅极及NMOS管NM6的栅极并作为电压比较电路的一个输出端，输出SUB_SLN信号，电阻R3的另一端连接NMOS管NM5的漏极，PMOS管PM4的漏极连接电阻R4的一端并作为电压比较电路的另一个输出端，输出SUB_SL信号，电阻R4的另一端连接NMOS管NM6的漏极；

衬底选择电路包括PMOS管PM5、PM6，NMOS管NM7、NM8、NM9、NM10，电阻R5和电阻R6；PMOS管PM5的源极和PMOS管PM6的源极均连接VDD，PMOS管PM5的栅极连接电压比较电路的输出信号SUB_SL，PMOS管PM6的栅极连接电压比较电路的输出信号SUB_SLN，PMOS管PM5的漏极连接电阻R5的一端以及NMOS管NM9的栅极和NMOS管NM8的栅极，电阻R5的另一端连接NMOS管NM7的漏极，NMOS管NM7的源极连接NMOS管NM9的源极、NMOS管NM8的源极和NMOS管NM10的源极并作为衬底选择电路的输出端，输出信号SUB，NMOS管NM9的漏极接地，NMOS管NM10的漏极连接保护芯片IC的电流检测端口CS，PMOS管PM6的漏极连接电阻R6的一端以及NMOS管NM7的栅极和NMOS管NM10的栅极，电阻R6的另一端连接NMOS管NM8的漏极；

输出控制电路包括PMOS管PM7、PM8、PM9和PM10，NMOS管NM11、NM12、NM13和NM14，电阻R7和电阻R8；PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极和PMOS管PM10的源极均连接VDD，PMOS管PM7的栅极连接保护芯片IC内部的逻辑控制信号CT_N，PMOS管PM7的漏极连接电阻R7的一端和NMOS管NM12的栅极，PMOS管PM8的栅极连接保护芯片IC内部的逻辑控制信号CT，PMOS管PM8的漏极连接电阻R8的一端以及NMOS管NM11的栅极、PMOS管PM9的栅极和NMOS管NM13的栅极，PMOS管PM9的漏极连接NMOS管NM14的栅极和PMOS管PM10的栅极，NMOS管NM11的源极以及NMOS管NM12的源极、NMOS管NM13的源极和NMOS管NM14的源极均连接衬底选择电路的输出信号SUB，PMOS管PM10的漏极与NMOS管NM14的漏极互连并作为输出控制电路的输出端与保护芯片IC的充电控制端口OC连接。

2.根据权利要求1所述的锂电保护芯片零伏电池充电电路的优化控制***，其特征在于：所述电压比较电路、衬底选择电路和输出控制电路集成在保护芯片IC内。