CN110427065B - 一种基于dcdc转换器的双路线损补偿电路 - Google Patents

一种基于dcdc转换器的双路线损补偿电路 Download PDF

Info

Publication number
CN110427065B
CN110427065B CN201910588475.XA CN201910588475A CN110427065B CN 110427065 B CN110427065 B CN 110427065B CN 201910588475 A CN201910588475 A CN 201910588475A CN 110427065 B CN110427065 B CN 110427065B
Authority
CN
China
Prior art keywords
resistor
nmos transistor
line loss
pmos transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910588475.XA
Other languages
English (en)
Other versions
CN110427065A (zh
Inventor
郑志威
张喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Blueway Electronic Co Ltd
Original Assignee
Shenzhen Desay Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Desay Microelectronic Technology Co ltd filed Critical Shenzhen Desay Microelectronic Technology Co ltd
Priority to CN201910588475.XA priority Critical patent/CN110427065B/zh
Publication of CN110427065A publication Critical patent/CN110427065A/zh
Application granted granted Critical
Publication of CN110427065B publication Critical patent/CN110427065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及DCDC转换器技术领域，具体公开了一种基于DCDC转换器的双路线损补偿电路，应用于DCDC转换器，包括双路线损补偿模块，双路线损补偿模块的输入端分别连接有采样电阻Rs1和采样电阻Rs2，双路线损补偿模块的输出端连接有反馈引脚VFB，所述反馈引脚VFB连接有反馈电阻R1和反馈电阻R2，反馈电阻R1的另一端连接有等效线损电阻Rcable，等效线损电阻Rcable的另一端连接采样电阻Rs1和采样电阻Rs2，采样电阻Rs1、采样电阻Rs2和反馈电阻R2的一端分别接地；DCDC转换器输出电压Vout经过等效线损电阻Rcable得到负载电压Vload，双路线损补偿模块接收采样电阻Rs1和采样电阻Rs2上的压降，转换为电流Ic抽取反馈电阻R1的电流，从而修正输出电压Vout，本发明结构简单，适用于单双路线负载应用场合。

Description

一种基于DCDC转换器的双路线损补偿电路
技术领域
本发明涉及DCDC转换器技术领域，尤其涉及一种基于DCDC转换器的双路线损补偿电路。
背景技术
现有技术中，公开号为CN2018116169855的发明专利公开了一种线损补偿电路及实现方法，包括控制IC、电阻RU、电阻RD和连接在电压输入端VBUS上的采样电阻RSENSE，所述控制IC内部连接有比较逻辑电路，所述比较逻辑电路的两个输入端分别通过控制IC的SNSN端口和SNSP端口接在所述采样电阻RSENSE的两端，用于将采样电压传输给连接在比较逻辑电路上的接地电阻RC，获得取样电流I C，所述比较逻辑电路上还连接有电流源ICMP，用于输出控制IC内部预置的最大线补电流ILIM和取样电流中的较小者，最终在电阻RU上形成叠加于电压输入端VBUS上的补偿电压；该发明虽然能够控制最大电压补偿值及补偿范围，且电压补偿不受外部分压网络固定电阻值需求的限制，但只能针对单路负载提供补偿，不适用于双路线损补偿。
在另一公开号为CN2014107659908的发明专利公开了一种带线损补偿的DCDC转换器，包括控制电路和滤波电路、反馈电路、线损补偿电路；输入电压经过控制电路和滤波电路后产生芯片端输出电压，经过线损电阻后产生负载端输出电压为负载端供电；芯片端输出电压经过反馈电阻和补偿电阻反馈给控制电路；线损补偿电路通过检测控制电路中的误差放大器输出端的电压得到负载电流，从补偿电阻的反馈端口抽取同负载电流成比例的补偿电流，对负载端输出电压的线损压降进行补偿；该发明虽然能够使补偿电压与损耗电压完全一致，使输出电压不随负载电流变化，保持恒定，且补偿值可由外接电阻灵活设定，但仅针对单路负载提供补偿，如果应用于双路线损补偿，所有电路需要重复增加，此外，补偿电路通过检测EA输出端反映负载电流对于宽输入电压和输出负载范围精度较差，特别是在双路线损补偿应用场合中。
发明内容
针对上述技术问题，本发明提供了一种基于DCDC转换器的双路线损补偿电路，结构简单，适用于单双路线负载应用场合，无需外置电阻，补偿精度高。
为了解决上述技术问题，本发明提供的具体方案如下：
一种基于DCDC转换器的双路线损补偿电路，应用于DCDC转换器，包括双路线损补偿模块，所述双路线损补偿模块的输入端分别连接有采样电阻Rs1和采样电阻Rs2，双路线损补偿模块的输出端连接有反馈引脚VFB，所述反馈引脚VFB连接有反馈电阻R1和反馈电阻R2，所述反馈电阻R1的另一端连接有等效线损电阻Rcable，所述等效线损电阻Rcable的另一端连接采样电阻Rs1和采样电阻Rs2，所述采样电阻Rs1、采样电阻Rs2和反馈电阻R2的一端分别接地；
所述DCDC转换器输出电压Vout经过等效线损电阻Rcable得到负载电压Vload，双路线损补偿模块接收采样电阻Rs1和采样电阻Rs2上的压降，转换为电流Ic抽取反馈电阻R1的电流，从而修正输出电压Vout。
可选的，所述双路线损补偿模块包括启动电路、修调电路、第一电流镜、低通滤波器和加法跨导放大器；
所述启动电路、修调电路和第一电流镜分别连接加法跨导放大器，所述低通滤波器连接第一电流镜。
可选的，所述加法跨导放大器包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2以及电阻R3至电阻R12；
所述电阻R3、R5、R7、R9和R11依次串联连接后电阻R3的一端连接第一NMOS管MN1的源极，电阻R11的一端连接第一PMOS管MP1的漏极；第一NMOS管MN1的漏极和第二NMOS管MN2的漏极连接到一起后接到第一电流镜；
所述电阻R4、R6、R8、R10和R12依次串联连接后电阻R4的一端连接第二NMOS管MN2的源极，电阻R12的一端连接第二PMOS管MP2的漏极；
所述第一NMOS管MN1的栅极和第一PMOS管MP1的源极分别连接节点VN，所述第二NMOS管MN2的栅极和第二PMOS管MP2的源极分别连接节点VP；
所述第一PMOS管MP1的栅极连接采样电阻Rs1，所述第二PMOS管MP2的栅极连接采样电阻Rs2。
可选的，所述修调电路包括第五NMOS管MN5至第十二NMOS管MN12、电阻R3至电阻R12；
所述第五NMOS管MN5的漏极和源极分别连接在电阻R5的两端；所述第六NMOS管MN6的漏极和源极分别连接在电阻R6的两端；所述第五NMOS管MN5的栅极连接第六NMOS管MN6的栅极；
所述第七NMOS管MN7的漏极和源极分别连接在电阻R7的两端；所述第八NMOS管MN8的漏极和源极分别连接在电阻R8的两端；所述第七NMOS管MN7的栅极连接第八NMOS管MN8的栅极；
所述第九NMOS管MN9的漏极和源极分别连接在电阻R9的两端；所述第十NMOS管MN10的漏极和源极分别连接在电阻R10的两端；所述第九NMOS管MN9的栅极连接第十NMOS管MN10的栅极；
所述第十一NMOS管MN11的漏极和源极分别连接在电阻R11的两端；所述第十二NMOS管MN12的漏极和源极分别连接在电阻R12的两端；所述第十一NMOS管MN11的栅极连接第十二NMOS管MN12的栅极。
可选的，所述第一电流镜包括第三PMOS管MP3至第六PMOS管MP6、第三NMOS管MN3和第四NMOS管MN4；
所述第三PMOS管MP3连接第四PMOS管MP4，所述第四PMOS管MP4连接第五PMOS管MP5，所述第五PMOS管MP5连接第六PMOS管MP6，所述第六PMOS管MP6连接第三NMOS管MN3，所述第三NMOS管MN3连接低通滤波器，所述第四NMOS管MN4连接低通滤波器的另一端。
可选的，所述启动电路包括第二电流镜、电流漏和延迟电路；
所述第二电流镜连接电流漏，所述电流漏连接延迟电路。
可选的，所述第二电流镜包括第七PMOS管MP7至第十PMOS管MP10；所述第七PMOS管MP7连接第八PMOS管MP8，所述第八PMOS管MP8连接第九PMOS管MP9，所述第九PMOS管MP9连接第十PMOS管MP10；
所述电流漏包括第十三NMOS管MN13至第十五NMOS管MN15，所述延迟电路包括电阻R2和电容C2。
可选的，所述低通滤波器包括电阻R1和电容C1。
与现有技术相比，本发明的有益效果在于：本发明应用在双路输出的DCDC转换器芯片上，通过检测串联在负载上的采样电阻压降，经过双路线损补偿模块转换为抽取反馈电阻上的电流，从而修正输出电压Vout，结构简单，适用于单双路线负载应用场合，无需外置电阻，补偿精度高。
附图说明
图1为本发明实施例中提供的一种基于DCDC转换器的双路线损补偿电路框图。
图2为本发明实施例中提供的双路线损补偿模块的具体电路图。
具体实施方式
为了详细说明本发明的技术方案，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
例如，一种基于DCDC转换器的双路线损补偿电路，应用于DCDC转换器，包括双路线损补偿模块，所述双路线损补偿模块的输入端分别连接有采样电阻Rs1和采样电阻Rs2，双路线损补偿模块的输出端连接有反馈引脚VFB，所述反馈引脚VFB连接有反馈电阻R1和反馈电阻R2，所述反馈电阻R1的另一端连接有等效线损电阻Rcable，所述等效线损电阻Rcable的另一端连接采样电阻Rs1和采样电阻Rs2，所述采样电阻Rs1、采样电阻Rs2和反馈电阻R2的一端分别接地；所述DCDC转换器输出电压Vout经过等效线损电阻Rcable得到负载电压Vload，双路线损补偿模块接收采样电阻Rs1和采样电阻Rs2上的压降，转换为电流Ic抽取反馈电阻R1的电流，从而修正输出电压Vout。
本实施例应用在双路输出的DCDC转换器芯片上，通过检测串联在负载上的采样电阻压降，经过双路线损补偿模块转换为抽取反馈电阻上的电流，从而修正输出电压Vout，结构简单，适用于单双路线负载应用场合，无需外置电阻，补偿精度高。
在一些实施例中，如图1所示，一种基于DCDC转换器的双路线损补偿电路，应用于DCDC转换器，包括双路线损补偿模块，所述双路线损补偿模块的输入端分别连接有采样电阻Rs1和采样电阻Rs2，双路线损补偿模块的输出端连接有反馈引脚VFB，所述反馈引脚VFB连接有反馈电阻R1和反馈电阻R2，所述反馈电阻R1的另一端连接有等效线损电阻Rcable，所述等效线损电阻Rcable的另一端连接采样电阻Rs1和采样电阻Rs2，所述采样电阻Rs1、采样电阻Rs2和反馈电阻R2的一端分别接地；所述DCDC转换器输出电压Vout经过等效线损电阻Rcable得到负载电压Vload，双路线损补偿模块接收采样电阻Rs1和采样电阻Rs2上的压降，转换为电流Ic抽取反馈电阻R1的电流，从而修正输出电压Vout。
具体的，转换为电流Ic抽取反馈电阻R1的电流后，由公式：Vout=(R1+R2)/R2×VFB+R1×Ic，从而提升输出电压Vout，实现线损补偿，稳定负载电压Vload。
在一些实施例中，如图2所示，所述双路线损补偿模块包括启动电路、修调电路、第一电流镜、低通滤波器和加法跨导放大器；所述启动电路、修调电路和第一电流镜分别连接加法跨导放大器，所述低通滤波器连接第一电流镜。
具体的，启动电路给加法跨导放大器节点VN和VP注入电流，激活加法跨导放大器；修调电路用于修正线损补偿系数；低通滤波器引入低频极点，减小线损补偿环路带宽，避免环路振荡；加法跨导放大器采样串联在双路负载上电阻的压降，将其做加法运算，转换为补偿反馈电阻上的电流Ic,由KCL有，Vout=(R1+R2)/R2×VFB+R1×Ic，故输出电压Vout补偿量为R1×Ic。
在一些实施例中，所述加法跨导放大器包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2以及电阻R3至电阻R12；所述电阻R3、R5、R7、R9和R11依次串联连接后电阻R3的一端连接第一NMOS管MN1的源极，电阻R11的一端连接第一PMOS管MP1的漏极；第一NMOS管MN1的漏极和第二NMOS管MN2的漏极连接到一起后接到第一电流镜；所述电阻R4、R6、R8、R10和R12依次串联连接后电阻R4的一端连接第二NMOS管MN2的源极，电阻R12的一端连接第二PMOS管MP2的漏极；所述第一NMOS管MN1的栅极和第一PMOS管MP1的源极分别连接节点VN，所述第二NMOS管MN2的栅极和第二PMOS管MP2的源极分别连接节点VP；所述第一PMOS管MP1的栅极连接采样电阻Rs1，所述第二PMOS管MP2的栅极连接采样电阻Rs2。
修调电路包括第五NMOS管MN5至第十二NMOS管MN12、电阻R3至电阻R12；所述第五NMOS管MN5的漏极和源极分别连接在电阻R5的两端；所述第六NMOS管MN6的漏极和源极分别连接在电阻R6的两端；所述第五NMOS管MN5的栅极连接第六NMOS管MN6的栅极；所述第七NMOS管MN7的漏极和源极分别连接在电阻R7的两端；所述第八NMOS管MN8的漏极和源极分别连接在电阻R8的两端；所述第七NMOS管MN7的栅极连接第八NMOS管MN8的栅极；所述第九NMOS管MN9的漏极和源极分别连接在电阻R9的两端；所述第十NMOS管MN10的漏极和源极分别连接在电阻R10的两端；所述第九NMOS管MN9的栅极连接第十NMOS管MN10的栅极；所述第十一NMOS管MN11的漏极和源极分别连接在电阻R11的两端；所述第十二NMOS管MN12的漏极和源极分别连接在电阻R12的两端；所述第十一NMOS管MN11的栅极连接第十二NMOS管MN12的栅极。
第一电流镜包括第三PMOS管MP3至第六PMOS管MP6、第三NMOS管MN3和第四NMOS管MN4；所述第三PMOS管MP3连接第四PMOS管MP4，所述第四PMOS管MP4连接第五PMOS管MP5，所述第五PMOS管MP5连接第六PMOS管MP6，所述第六PMOS管MP6连接第三NMOS管MN3，所述第三NMOS管MN3连接低通滤波器，所述第四NMOS管MN4的栅极连接低通滤波器的另一端，第四NMOS管MN4的漏极连接反馈引脚VFB。
启动电路包括第二电流镜、电流漏和延迟电路；所述第二电流镜连接电流漏，所述电流漏连接延迟电路。第二电流镜包括第七PMOS管MP7至第十PMOS管MP10；所述第七PMOS管MP7连接第八PMOS管MP8，所述第八PMOS管MP8连接第九PMOS管MP9，所述第九PMOS管MP9连接第十PMOS管MP10；所述电流漏包括第十三NMOS管MN13至第十五NMOS管MN15，所述延迟电路包括电阻R2和电容C2。所述低通滤波器包括电阻R1和电容C1。
其中，第九PMOS管MP9的漏极和第十四NMOS管MN14的漏极分别连接节点VN，第十PMOS管MP10的漏极和第十五NMOS管MN15的漏极分别连接节点VP；第十三NMOS管MN13的漏极和栅极连接电阻R2的一端，第十四NMOS管MN14的栅极和第十五NMOS管MN15的栅极连接电阻R2的另一端，第十三NMOS管MN13的源极、第十四NMOS管MN14的源极和第十五NMOS管MN15的源极连接电容C2；第三PMOS管MP3的漏极连接节点VN，第五PMOS管MP5的漏极连接节点VP。
在该示例中，***开始上电时，加法跨导放大器节点VN和VP均为0V，第一NMOS管MN1和第二NMOS管MN2管均关断，流过第三PMOS管MP3到第六PMOS管MP6管的电流均为0uA，第三NMOS管MN3和第四NMOS管MN4组成的电流镜电流为0uA，补偿电流Ic为0uA,此时线损补偿电路处于失效的兼并点状态，启动电路通过给节点VN和VP注入电流，开启第一NMOS管MN1和第二NMOS管MN2管，摆脱其兼并点。加法跨导放大器采样串联负载上电阻的压降，即有，VCS1=Rs1×Iload1, VCS2=Rs2×Iload2;通过合理设计W/L保证第一PMOS管MP1和第二PMOS管MP2管的阈值电压VTHP与第一NMOS管MN1和第二NMOS管的阈值电压VTHN相等，故有VP=VCS2+VTHP，同理可得VN=VCS1+VTHN；由于电阻R4上端电压为VP-VTHN，电阻R3上端电压为VN-VTHN，由上述式子联立，可得，电阻R4上端电压为VCS2，电阻R3上端电压为VCS1，在该示例中，默认条件修调电路为D3-D0=0111，R3=R4=8R，R5=R6=2R，R7=R8=R，R9=R10=R/2，R11=R12=R/4，故，流过MP4管的电流为VCS1/(R3+R5)+VCS2/(R4+R6)=(VCS1+VCS2)/10R=(Rs1×Iload1+Rs2×Iload2)/10R，从而可得补偿电流IC=M×(Rs1×Iload1+Rs2×Iload2)/10R，对节点VFB求KCL，有 Vout=(R1+R2)/R2×VFB+R1×Ic，联立上述式子，可得，负载补偿量 R1×Ic=R1×M×(Rs1×Iload1+Rs2×Iload2)/10R。上述中，VTHP为P型管子的阈值电压，VTHN为N型管子的阈值电压，M为电流镜放大倍率，R为方块电阻值，D3-D0=0111时，有效串联电阻为R3-R6，Iload为负载电流，Rs为负载电流采样电阻。
具体实现过程为，启动电路通过电流镜第九PMOS管MP9和第十PMOS管MP10为加法跨导放大器提供注入电流，使其摆脱失效兼并状态，为了提高VTHP和VTHN匹配精度，引入经过一定延迟的相同电流的电流漏，保证启动电路对于节点VN和VP净流入电流为0uA。修调电路接收D3-D0控制信号改变有效串联电阻个数,修正线损补偿系数，保证批量生产的一致性，默认条件D3-D0=0111，此时有效串联电阻为R5和R6，拓展控制信号位数可提高修正系数的范围和精度。低通滤波器由R1和C1组成，为了避免线损补偿引入的正反馈环路发生振荡，需要将线损补偿的带宽做的很低，一般取线损补偿带宽为***控制带宽的1/10-1/100。加法跨导放大器检测串联负载上的电阻压降转换为反馈引脚VFB的补偿电流Ic，从而实现线损补偿。当负载电流Iload1流过采样电阻Rs1时，产生采样电压VCS1=Iload1×Rs1,同理可得，负载2的采样电压 VCS1=Iload2×Rs2，合理设计W/L保证第一PMOS管MP1和第二PMOS管MP2管的阈值电压VTHP与第一NMOS管MN1和第二NMOS管MN2管的阈值电压VTHN相等，故有VP=VCS2+VTHP，同理可得，VN=VCS1+VTHN；由于电阻R4上端电压为VP-VTHN，电阻R3上端电压为VN-VTHN，由上述式子联立，可得，电阻R4上端电压为VCS2，电阻R3上端电压为VCS1，本示例中默认条件修调电路为D3-D0=0111，R3=R4=8R，R5=R6=2R，R7=R8=R，R9=R10=R/2，R11=R12=R/4，故，流过第四PMOS管MP4管的电流为VCS1/(R3+R5)+VCS2/(R4+R6)=(VCS1+VCS2)/10R=(Rs1×Iload1+Rs2×Iload2)/10R，从而可得补偿电流IC=M×(Rs1×Iload1+Rs2×Iload2)/10R，对节点VFB求KCL，有 Vout=(R1+R2)/R2×VFB+R1×Ic，联立上述式子，可得，负载补偿量 R1×Ic=R1×M×(Rs1×Iload1+Rs2×Iload2)/10R。
由上可得，线损补偿系数与采样电阻Rs1、Rs2、第一电流镜放大倍数M、反馈电阻R1和修调电阻有关，其中，采样电阻与***应用有关，为了减小损耗，采样电阻一般采用10mΩ或20mΩ；第一电流镜放大倍数M在电路设计阶段完成，为一个固定常数；反馈电阻R1与***应用有关，一般取值范围50KΩ-200KΩ，在快充应用领域，反馈电阻取值为100KΩ；修调电阻参数设计灵活可调整补偿***范围和精度。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围，因此，本发明的保护范围应以所附权利要求为准。

Claims (7)

1.一种基于DCDC转换器的双路线损补偿电路，应用于DCDC转换器，其特征在于，包括双路线损补偿模块，所述双路线损补偿模块的输入端分别连接有采样电阻Rs1和采样电阻Rs2，双路线损补偿模块的输出端连接有反馈引脚VFB，所述反馈引脚VFB连接有反馈电阻R1和反馈电阻R2，所述反馈电阻R1的另一端连接有等效线损电阻Rcable，所述等效线损电阻Rcable的另一端连接采样电阻Rs1和采样电阻Rs2，所述采样电阻Rs1、采样电阻Rs2和反馈电阻R2的一端分别接地；
所述DCDC转换器输出电压Vout经过等效线损电阻Rcable得到负载电压Vload，双路线损补偿模块接收采样电阻Rs1和采样电阻Rs2上的压降，转换为电流Ic抽取反馈电阻R1的电流，从而修正输出电压Vout；
所述双路线损补偿模块包括启动电路、修调电路、第一电流镜、低通滤波器和加法跨导放大器；
所述启动电路、修调电路和第一电流镜分别连接加法跨导放大器，所述低通滤波器连接第一电流镜。
2.根据权利要求1所述的基于DCDC转换器的双路线损补偿电路，其特征在于，所述加法跨导放大器包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2以及电阻R3至电阻R12；
所述电阻R3、R5、R7、R9和R11依次串联连接后电阻R3的一端连接第一NMOS管MN1的源极，电阻R11的一端连接第一PMOS管MP1的漏极；第一NMOS管MN1的漏极和第二NMOS管MN2的漏极连接到一起后接到第一电流镜；
所述电阻R4、R6、R8、R10和R12依次串联连接后电阻R4的一端连接第二NMOS管MN2的源极，电阻R12的一端连接第二PMOS管MP2的漏极；
所述第一NMOS管MN1的栅极和第一PMOS管MP1的源极分别连接节点VN，所述第二NMOS管MN2的栅极和第二PMOS管MP2的源极分别连接节点VP；
所述第一PMOS管MP1的栅极连接采样电阻Rs1，所述第二PMOS管MP2的栅极连接采样电阻Rs2。
3.根据权利要求2所述的基于DCDC转换器的双路线损补偿电路，其特征在于，所述修调电路包括第五NMOS管MN5至第十二NMOS管MN12、电阻R3至电阻R12；
所述第五NMOS管MN5的漏极和源极分别连接在电阻R5的两端；所述第六NMOS管MN6的漏极和源极分别连接在电阻R6的两端；所述第五NMOS管MN5的栅极连接第六NMOS管MN6的栅极；
所述第七NMOS管MN7的漏极和源极分别连接在电阻R7的两端；所述第八NMOS管MN8的漏极和源极分别连接在电阻R8的两端；所述第七NMOS管MN7的栅极连接第八NMOS管MN8的栅极；
所述第九NMOS管MN9的漏极和源极分别连接在电阻R9的两端；所述第十NMOS管MN10的漏极和源极分别连接在电阻R10的两端；所述第九NMOS管MN9的栅极连接第十NMOS管MN10的栅极；
所述第十一NMOS管MN11的漏极和源极分别连接在电阻R11的两端；所述第十二NMOS管MN12的漏极和源极分别连接在电阻R12的两端；所述第十一NMOS管MN11的栅极连接第十二NMOS管MN12的栅极。
4.根据权利要求1所述的基于DCDC转换器的双路线损补偿电路，其特征在于，所述第一电流镜包括第三PMOS管MP3至第六PMOS管MP6、第三NMOS管MN3和第四NMOS管MN4；
所述第三PMOS管MP3连接第四PMOS管MP4，所述第四PMOS管MP4连接第五PMOS管MP5，所述第五PMOS管MP5连接第六PMOS管MP6，所述第六PMOS管MP6连接第三NMOS管MN3，所述第三NMOS管MN3连接低通滤波器，所述第四NMOS管MN4连接低通滤波器的另一端。
5.根据权利要求1所述的基于DCDC转换器的双路线损补偿电路，其特征在于，所述启动电路包括第二电流镜、电流漏和延迟电路；
所述第二电流镜连接电流漏，所述电流漏连接延迟电路。
6.根据权利要求5所述的基于DCDC转换器的双路线损补偿电路，其特征在于，所述第二电流镜包括第七PMOS管MP7至第十PMOS管MP10；所述第七PMOS管MP7连接第八PMOS管MP8，所述第八PMOS管MP8连接第九PMOS管MP9，所述第九PMOS管MP9连接第十PMOS管MP10；
所述电流漏包括第十三NMOS管MN13至第十五NMOS管MN15，所述延迟电路包括电阻R2和电容C2。
7.根据权利要求1所述的基于DCDC转换器的双路线损补偿电路，其特征在于，所述低通滤波器包括电阻R1和电容C1。
CN201910588475.XA 2019-07-02 2019-07-02 一种基于dcdc转换器的双路线损补偿电路 Active CN110427065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910588475.XA CN110427065B (zh) 2019-07-02 2019-07-02 一种基于dcdc转换器的双路线损补偿电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910588475.XA CN110427065B (zh) 2019-07-02 2019-07-02 一种基于dcdc转换器的双路线损补偿电路

Publications (2)

Publication Number Publication Date
CN110427065A CN110427065A (zh) 2019-11-08
CN110427065B true CN110427065B (zh) 2021-04-06

Family

ID=68409998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910588475.XA Active CN110427065B (zh) 2019-07-02 2019-07-02 一种基于dcdc转换器的双路线损补偿电路

Country Status (1)

Country Link
CN (1) CN110427065B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138631B2 (en) * 2007-12-21 2012-03-20 Eiq Energy, Inc. Advanced renewable energy harvesting
TWI479293B (zh) * 2012-06-06 2015-04-01 多通道之定電壓定電流轉換控制電路及其裝置
CN102801300B (zh) * 2012-08-30 2015-07-15 佛山市南海赛威科技技术有限公司 原边反馈控制的开关电源线损补偿***及方法
CN106160472A (zh) * 2016-08-11 2016-11-23 深圳欧创芯半导体有限公司 用于电压转换器的线损补偿方法及装置
CN109491435B (zh) * 2018-12-28 2020-05-29 上海南芯半导体科技有限公司 一种线损补偿电路及实现方法

Also Published As

Publication number Publication date
CN110427065A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
CN101667046B (zh) 一种低压差电压调节器
CN105388953B (zh) 一种具有高电源抑制比的带隙基准电压源
CN104407662B (zh) 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器
CN106168828B (zh) 一种具有过流保护功能的供电电路
CN109164861A (zh) 一种快速瞬态响应的低压差线性稳压器
CN109101067B (zh) 一种双电源轨的低压差线性稳压器
CN102609025A (zh) 一种动态电流倍增电路及集成该电路的线性稳压器
CN101853040A (zh) 一种带前馈跨导的高电源抑制比低压差线性稳压器
CN100383691C (zh) 低温度系数和低电源电压系数的参考电流源
CN104779793B (zh) 一种用于buck变换器的导通时间产生电路
CN112684844B (zh) 一种低压差线性稳压器
CN110289820A (zh) 一种运算放大器电路
CN110320954A (zh) 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN104167999A (zh) 一种用于开关电源的误差放大器
CN104950976B (zh) 一种基于摆率增强的稳压电路
CN101609345B (zh) 一种线性电压调节器
CN103955251B (zh) 一种高压线性稳压器
CN110427065B (zh) 一种基于dcdc转换器的双路线损补偿电路
CN112825476B (zh) 一种运算放大器
CN110460308B (zh) 一种宽范围的环形压控振荡器电路
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
CN110879629A (zh) 一种低压差线性稳压电路
CN116560442A (zh) 一种参考电路和芯片
CN103279163A (zh) 高电源电压抑制比无电容低压差电压调节器
CN110247645A (zh) 一种电压比较器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220701

Address after: 516003 23rd floor, Desai building, No. 12 Yunshan West Road, Huizhou City, Guangdong Province

Patentee after: Guangdong Desai Group Co.,Ltd.

Address before: Room 2303, 23 / F, Desai technology building, 9789 Shennan Avenue, Nanshan District, Shenzhen, Guangdong 518067

Patentee before: SHENZHEN DESAY MICROELECTRONIC TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231020

Address after: 516006 No.101, hechangwu Road West, Zhongkai high tech Zone, Huizhou City, Guangdong Province

Patentee after: HUIZHOU BLUEWAY ELECTRONICS Co.,Ltd.

Address before: 516003 23rd floor, Desai building, No. 12 Yunshan West Road, Huizhou City, Guangdong Province

Patentee before: Guangdong Desai Group Co.,Ltd.

TR01 Transfer of patent right