CN110416404A - 一种超快阻变存储器及其阻态控制方法 - Google Patents

一种超快阻变存储器及其阻态控制方法 Download PDF

Info

Publication number
CN110416404A
CN110416404A CN201910689807.3A CN201910689807A CN110416404A CN 110416404 A CN110416404 A CN 110416404A CN 201910689807 A CN201910689807 A CN 201910689807A CN 110416404 A CN110416404 A CN 110416404A
Authority
CN
China
Prior art keywords
resistance
storing device
ultrafast
variable storing
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910689807.3A
Other languages
English (en)
Inventor
陈志伟
马超
殷月伟
李晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201910689807.3A priority Critical patent/CN110416404A/zh
Publication of CN110416404A publication Critical patent/CN110416404A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种超快阻变存储器及其阻态控制方法，其中，超快阻变存储器的阻变介质层为过渡金属氧化物介质层，通过对阻变存储器施加电激励，可调控阻变介质层中的氧空位，导致过渡金属元素价态变化，使得超快阻变存储器呈现出不同的电阻状态，进而提高超快阻变存储器的存储密度。另外，通过实验分析发现，超快阻变存储器的高低阻态转换时间可以快至亚纳秒量级，且在高温条件下也有很好的适用性。进一步的，超快阻变存储器的基底为导电硅基底，在承担基底的功能的基础上，还作为超快阻变存储器的底电极存在，可以与传统硅基工艺相兼容。

Description

一种超快阻变存储器及其阻态控制方法
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种超快阻变存储器及其阻态控制方法。
背景技术
在大数据时代，随着数字信息的指数级增长，人们对海量信息的快速存储和处理提出了越来越高的需求。阻变存储器(RRAM，Resistance Random Access Memory)因具有快速读写、高密度、非易失、与CMOS工艺兼容等优点，成为下一代非易失存储器的强有力竞争者。
阻变存储器为一种具有“金属-绝缘体-金属(Metal-Insulator-Metal，MIM)”三明治结构的两端器件，即在两层金属电极之间***一层具有阻变特性的介质薄膜材料，通过电激励的方式使其达到不同的电阻状态，从而实现数据存储。
但现有技术中的阻变存储器的操作速度大多局限于数十乃至数百纳秒，很难达到亚纳秒的级别；只有极少数阻变存储器能达到亚纳秒量级的转换速度，但是它们仅具有两个存储态，导致阻变存储器的存储密度被极大地限制。
发明内容
为解决上述技术问题，本发明提供了一种超快阻变存储器及其阻态控制方法，以实现提高阻变存储器的操作速度并且增加阻变存储器的存储态的目的。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种超快阻变存储器，包括：
导电基底；
位于所述导电基底表面的阻变介质层，所述阻变介质层为过渡金属氧化物介质层；
位于所述阻变介质层背离所述导电基底一侧的顶电极。
可选的，所述过渡金属氧化物介质层为氧化铪介质层、氧化钛介质层、氧化锌介质层、氧化镍介质层、氧化钽介质层、氧化钨介质层或钇铁石榴石介质层中一种或多种的叠层结构。
可选的，所述导电基底为N型硅基底或P型硅基底。
可选的，所述阻变介质层的厚度的取值范围为5-200nm。
可选的，所述顶电极为铝电极或铜电极或金电极或银电极或铂电极。
一种超快阻变存储器的阻态控制方法，包括：
提供如上述任一项所述的阻变存储器；
为所述阻变存储器设置多个不同大小的限制电流，以控制所述阻变存储器在多个阻态之间切换。
可选的，在进行超快操作时所述施加正向脉冲电压信号的时间宽度的取值范围为0.6ns-20μs。
从上述技术方案可以看出，本发明实施例提供了一种超快阻变存储器及其阻态控制方法，其中，所述超快阻变存储器以过渡金属氧化物介质层作为阻变介质层，通过对阻变存储器施加电激励，可调控阻变介质层中的氧空位，导致过渡金属元素价态发生变化，使得阻变存储器呈现出不同的电阻状态，进而提高阻变存储器的存储密度。另外，通过实验分析发现，所述超快阻变存储器的高低阻态转换时间可以快至亚纳秒(0.6ns)量级，且在高温条件下也有很好的适用性。
进一步的，所述超快阻变存储器的基底为导电硅基底，在承担基底的功能的基础上，还作为所述超快阻变存储器的底电极存在，可以与传统硅基工艺相兼容。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明的一个实施例提供的一种超快阻变存储器的结构示意图；
图2为本发明的一个实施例提供的一种超快阻变存储器室温下置位(Set)操作过程中的电流电压特性曲线图；
图3为本发明的一个实施例提供的一种超快阻变存储器室温下复位(Reset)操作过程中的电流电压特性曲线图；
图4为本发明的一个实施例提供的超快阻变存储器在室温直流操作下擦写十万次后的多态存储能力示意图；
图5为本发明的一个实施例提供的一种对超快阻变存储器进行超快测试的实验室测量电路示意图；
图6为超快操作下，本发明实施例提供的超快阻变存储器的高低阻态在室温下的重复转换特性的示意图；
图7为超快操作下，本发明实施例提供的超快阻变存储器的高低阻态在高温下的重复转换特性的示意图；
图8为超快操作下，本发明实施例提供的超快阻变存储器多个电阻状态在室温下的重复转换特性的示意图；
图9为超快操作下，本发明实施例提供的超快阻变存储器中10个不同测试点在室温下的电阻状态分布图；
图10为本发明的一个实施例提供的一种超快阻变存储器的阻态控制方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种超快阻变存储器，如图1所示，包括：
导电基底10；
位于所述导电基底10表面的阻变介质层20，所述阻变介质层20为过渡金属氧化物介质层；
位于所述阻变介质层20背离所述导电基底10一侧的顶电极30。
在本实施例中，所述超快阻变存储器的基底为导电基底10，在承担基底的功能的基础上，还作为所述超快阻变存储器的底电极存在，可以与传统硅基工艺相兼容。
在本发明中，所述超快阻变存储器，是指阻态转换时间处于亚纳秒量级的阻变存储器。当一个阻变存储器的阻态转换时间处于亚纳秒量级时，即可称为是超快阻变存储器。
可选的，所述导电基底10可以为传统的导电硅基底，例如可以是N型硅基底或P型硅基底。并且由于所述导电基底10为导电硅基底，可与传统的硅基工艺兼容。
在本实施例中，所述超快阻变存储器以过渡金属氧化物介质层作为阻变介质层20，通过对阻变存储器施加电激励，可调控阻变介质层中的氧空位，导致过渡金属元素价态发生变化，使得阻变存储器呈现出不同的电阻状态，进而提高阻变存储器的存储密度。另外，通过实验分析发现，所述超快阻变存储器的高低阻态转换时间可以超快至亚纳秒(0.6ns)量级，且在高温条件下也有很好的适用性。
可选的，所述过渡金属氧化物介质层为氧化铪介质层、氧化钛介质层、氧化锌介质层、氧化镍介质层、氧化钽介质层、氧化钨介质层或钇铁石榴石介质层中一种或多种的叠层结构。
可选的，所述阻变介质层20的厚度的取值范围为5-200nm。
可选的，所述顶电极30为铝电极或铜电极或金电极或银电极或铂电极。
可选的，本发明的一个实施例提供了超快阻变存储器中各层结构的可行制备流程：
对于阻变介质层20而言，以高纯度的阻变材料块体作为靶材，采用脉冲激光沉积技术在导电基底10上沉积阻变介质层20。
所述脉冲激光沉积技术的流程包括：先将脉冲激光沉积***腔体抽至高真空，例如小于5×10-4Pa，加热导电基底10至400-600℃作为沉积温度，沉积时注意控制氧气气氛的气压，将气压大小控制在1-10Pa，通过控制脉冲激光的能量、频率和次数来控制阻变介质层20的厚度，在沉积过程中，激光能量密度为1-2J/cm2，激光频率为1-10Hz，导电基底10与靶材之间的距离为5-8cm，所述阻变介质层20厚度为5-200nm。沉积薄膜时采用的气体纯度≥99.99％，被加热材料的升温速率应不超过20℃/分钟，沉积结束后，形成的阻变介质层20在气压为1×104Pa的合适气氛中降温至室温，降温速率应不超过5℃/分钟。薄膜沉积结束后，利用磁控溅射技术，在阻变介质层20上镀制顶电极30。
为了验证本发明实施例提供的超快阻变存储器的具体效果，本发明的一些具体实施例中还对超快阻变存储器的具体性能进行了测试。
在本发明的一个实施例中，所述导电基底10选用N型硅基底，同时作为超快阻变存储器的底电极；所述阻变介质层20选用钇铁石榴石(Y3Fe5O12)，所述顶电极30选用金电极，具体结构参考图1。
在进行电学操作时，定义超快阻变存储器中电流由顶电极30流向导电基底10时所施加的电压方向为正。
所述超快阻变存储器在室温下的电流电压特性曲线如图2和图3所示，其中，图2为置位操作的电流电压特性曲线，图3为复位操作的电流电压特性曲线，测量顺序为0V→2.5V→0V。阻变介质层20在电激励的作用下会在高电阻状态(HRS，High Resistance State)和低电阻状态(LRS，Low Resistance State)之间可逆转换，从而实现数据存储；从高阻态转换为低阻态被称为置位(Set)操作，反之为复位(Reset)操作。其电流电压特性曲线显示了典型的电阻转换行为。通过在置位过程中进行不同的最大电流限制，可以将所述超快阻变存储器设置至5个不同的电阻状态，从最高阻态至最低阻态依次标记为R1至R5，各相邻电阻状态间都有近10倍的电阻值差异。
图4为所述超快阻变存储器在直流操作下擦写十万次后的多态存储能力，说明阻变器件室温下多态存储能力的稳定性。
如图5中的测量电路图所示，利用脉冲信号发生器(Keithley 3401和TektronixPSPL 10300B)提供脉冲信号(时间宽度为0.6ns-20μs)，测量电路中串联的可变电阻起到限制电流的作用，通过调节可变电阻的大小，可设置不同大小的限制电流。
如图6所示，利用脉冲信号发生器直接在所述阻态存储器的顶电极30及导电基底10间施加一系列+15V/0.6ns的置位脉冲电压和+11V/0.6ns的复位脉冲电压。室温下，所述超快阻变存储器在亚纳秒量级的超快写入速度下表现出良好的重复转换特性，且具有高达四个量级的电阻开关比(低阻态为6kΩ，高阻态为50MΩ)，转换速度及阻态变化均十分可观。如图7所示为所述超快阻变存储器在85℃下的电阻转换循环特性，其仍然可以达到亚纳秒量级的响应速度和近三个量级的电阻开关比，可见所述器件在高温下工作状态良好。
如图8所示，在室温下，当置位过程响应时间快至5ns时，通过设置不同的限制电流可以将所述超快阻变存储器从最高阻态(R1)置位到不同的低阻态(R2～R5)；或是直接对所述超快阻变存储器施加脉冲宽度为0.6ns的复位脉冲电压，使其从不同低阻态复位回最高阻态(R1)。即所述超快阻变存储器在多个不同大小的限制电流下受超快电压脉冲的激励后可以获得多态存储能力，且具有很好的重复转换特性。进一步的，如图9所示，在室温下对10个不同测试点进行与图8相同的超快多态调控，并得到5个阻态的起伏变化。各阻态的起伏均小于15％，说明所述存储器各测试点具有良好的一致性。
综上所述，本发明实施例提供的超快阻变存储器相较于现有技术中的超快阻变存储器而言，具有以下有益效果：
1、本发明实施例提供的超快阻变存储器的导电基底10作为超快阻变存储器的底电极存在，使得超快阻变存储器的结构简单，并且由于所述导电基底10可以为硅基底，因此可与传统的硅基工艺兼容；
2、本发明实施例提供的超快阻变存储器在室温和高温环境下都可以表现出超快电阻转换速度和高电阻开关比；
3、通过为超快阻变存储器设置不同的电流限制，可以使阻变存储器稳定并可重复地设置到多个不同的电阻态；且其超快和多阻态调控表现出高度的一致性。
下面对本发明实施例提供的超快阻变存储器的阻态控制方法进行描述。下文描述的超快阻变存储器的阻态控制方法可与上文描述的超快阻变存储器相互对应参照。
如图10所示，本发明实施例所提供的一种超快阻变存储器的阻态控制方法，包括：
S101：提供如上述任一实施例所述的超快阻变存储器；
S102：为所述超快阻变存储器设置多个不同大小的限制电流。
S103：为所述超快阻变存储器施加超快正向脉冲电压信号。
S104：在不同的限制电流下，所述超快阻变存储器可以在多个阻态之间切换。
其中，进行超快操作时所述施加正向脉冲电压信号的时间宽度的取值范围为0.6ns-20μs。
综上所述，本发明实施例提供了一种超快阻变存储器及其阻态控制方法，其中，所述超快阻变存储器以过渡金属氧化物介质层作为阻变介质层，通过对阻变存储器施加电激励，可调控阻变介质层中的氧空位，导致过渡金属元素价态发生变化，使得阻变存储器呈现出不同的电阻状态，进而提高阻变存储器的存储密度。另外，通过实验分析发现，所述超快阻变存储器的高低阻态转换时间可以快至亚纳秒(0.6ns)量级，且在高温条件下也有很好的适用性。
进一步的，所述超快阻变存储器的基底为导电基底，在承担基底的功能的基础上，还作为所述超快阻变存储器的底电极存在，可以与传统硅基工艺相兼容。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种超快阻变存储器，其特征在于，包括：
导电基底；
位于所述导电基底表面的阻变介质层，所述阻变介质层为过渡金属氧化物介质层；
位于所述阻变介质层背离所述导电基底一侧的顶电极。
2.根据权利要求1所述的超快阻变存储器，其特征在于，所述过渡金属氧化物介质层为氧化铪介质层、氧化钛介质层、氧化锌介质层、氧化镍介质层、氧化钽介质层、氧化钨介质层或钇铁石榴石介质层中一种或多种的叠层结构。
3.根据权利要求1所述的超快阻变存储器，其特征在于，所述导电基底为N型硅基底或P型硅基底。
4.根据权利要求1所述的超快阻变存储器，其特征在于，所述阻变介质层的厚度的取值范围为5-200nm。
5.根据权利要求1所述的超快阻变存储器，其特征在于，所述顶电极为铝电极或铜电极或金电极或银电极或铂电极。
6.一种超快阻变存储器的阻态控制方法，其特征在于，包括：
提供如权利要求1-5任一项所述的阻变存储器；
为所述阻变存储器设置多个不同大小的限制电流，以控制所述阻变存储器在多个阻态之间切换。
7.根据权利要求6所述的方法，其特征在于，在进行超快操作时所述施加正向脉冲电压信号的时间宽度的取值范围为0.6ns-20μs。
CN201910689807.3A 2019-07-29 2019-07-29 一种超快阻变存储器及其阻态控制方法 Pending CN110416404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910689807.3A CN110416404A (zh) 2019-07-29 2019-07-29 一种超快阻变存储器及其阻态控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910689807.3A CN110416404A (zh) 2019-07-29 2019-07-29 一种超快阻变存储器及其阻态控制方法

Publications (1)

Publication Number Publication Date
CN110416404A true CN110416404A (zh) 2019-11-05

Family

ID=68363773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910689807.3A Pending CN110416404A (zh) 2019-07-29 2019-07-29 一种超快阻变存储器及其阻态控制方法

Country Status (1)

Country Link
CN (1) CN110416404A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081870A (zh) * 2019-11-25 2020-04-28 中国科学技术大学 基于铁电隧道结的阻变存储器及阻变存储器的写入方法
CN114400032A (zh) * 2022-03-24 2022-04-26 之江实验室 一种动态加速阻变存储器阻值设置的方法、装置和介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081870A (zh) * 2019-11-25 2020-04-28 中国科学技术大学 基于铁电隧道结的阻变存储器及阻变存储器的写入方法
CN111081870B (zh) * 2019-11-25 2022-01-11 中国科学技术大学 基于铁电隧道结的阻变存储器及其数据写入方法
CN114400032A (zh) * 2022-03-24 2022-04-26 之江实验室 一种动态加速阻变存储器阻值设置的方法、装置和介质

Similar Documents

Publication Publication Date Title
Xu et al. Coexistence of the bipolar and unipolar resistive switching behaviors in vanadium doped ZnO films
KR100962221B1 (ko) 스위칭 소자
Chen et al. Conductance quantization in oxygen-anion-migration-based resistive switching memory devices
Son et al. Excellent Selector Characteristics of Nanoscale $\hbox {VO} _ {2} $ for High-Density Bipolar ReRAM Applications
JP4365737B2 (ja) 可変抵抗素子の駆動方法及び記憶装置
Xue et al. Intrinsic and interfacial effect of electrode metals on the resistive switching behaviors of zinc oxide films
JP2005328044A (ja) Ｐｃｍｏ薄膜の形成方法及びｐｃｍｏ薄膜
CN108807668A (zh) 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
Liu et al. Characteristics of multilevel storage and switching dynamics in resistive switching cell of Al2O3/HfO2/Al2O3 sandwich structure
Sadaf et al. Highly uniform and reliable resistance switching properties in bilayer WOx/NbOx RRAM devices
Xu et al. Bipolar and unipolar resistive switching modes in Pt/Zn0. 99Zr0. 01O/Pt structure for multi-bit resistance random access memory
CN104205343A (zh) 可定制的非线性电器件
CN103490769B (zh) 一种基于rram在fpga中应用的1t1r阵列及其制作方法
CN106206944A (zh) 一种纳米薄膜忆阻器及其制备方法
CN110416404A (zh) 一种超快阻变存储器及其阻态控制方法
CN105047816A (zh) 一种Cr掺杂Ge2Sb2Te5相变材料、相变存储器单元及其制备方法
CN105393375A (zh) 一种金属掺杂的Ge-Sb-Te基多值存储相变材料及相变存储器
CN103730573B (zh) 一种光电多功能结构单元、其制备方法与应用
Chen et al. The resistive switching characteristics in TaON films for nonvolatile memory applications
CN106796984A (zh) 1‑选择器n‑电阻器忆阻设备
CN104518083B (zh) 一种电阻型随机存储器的存储单元及其制备方法
Seo et al. Thermally-or optically-biased memristive switching in two-terminal VO2 devices
KR20160125843A (ko) 저항변화메모리
Liu et al. Improvement of resistive switching uniformity by introducing a thin NbOx interface layer
Hwang et al. Effects of a load resistor on conducting filament characteristics and unipolar resistive switching behaviors in a Pt/NiO/Pt structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191105