CN106796984A - 1‑选择器n‑电阻器忆阻设备 - Google Patents

1‑选择器n‑电阻器忆阻设备 Download PDF

Info

Publication number
CN106796984A
CN106796984A CN201480077686.2A CN201480077686A CN106796984A CN 106796984 A CN106796984 A CN 106796984A CN 201480077686 A CN201480077686 A CN 201480077686A CN 106796984 A CN106796984 A CN 106796984A
Authority
CN
China
Prior art keywords
memristor
selector
equipment
electrode
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480077686.2A
Other languages
English (en)
Inventor
杨建华
G·吉布森
李智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Enterprise Development LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Enterprise Development LP filed Critical Hewlett Packard Enterprise Development LP
Publication of CN106796984A publication Critical patent/CN106796984A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种1‑选择器n‑电阻器忆阻设备,其包括第一电极、选择器、多个忆阻器和多个第二电极。该选择器经由该选择器的第一界面耦合到该第一电极。每个忆阻器经由每个忆阻器的第一界面耦合到该选择器的第二界面。每个第二电极经由每个忆阻器的第二界面耦合到一个忆阻器。

Description

1-选择器N-电阻器忆阻设备
背景技术
忆阻器是可以通过施加编程的能量(诸如电压)而被编程为不同电阻状态的设备。在编程后,忆阻器的状态可以被读取并在指定的时间段上保持稳定。因此,忆阻器可用于存储数字数据。例如,高电阻状态可表示数字“0”并且低电阻状态可表示数字“1”。忆阻元件的大交叉阵列可在多种应用中使用,该应用包括随机存取存储器、非易失性固态存储器、可编程逻辑、信号处理控制***、模式识别和其它应用。
附图说明
下面的详细描述参考了附图,其中:
图1A是示例1-选择器n-电阻器忆阻设备的截面图;
图1B是具有层间电介质的示例1-选择器n-电阻器忆阻设备的截面图;
图2是具有含有三层结构的选择器的示例1-选择器n-电阻器忆阻设备的截面图;
图3是具有1-选择器n-电阻器忆阻设备的示例计算设备的框图;
图4A是用于改进忆阻设备的性能的示例方法的流程图;
图4B是其中非线性增加的、用于改进忆阻设备的性能的示例方法的流程图。
具体实施方式
忆阻器是可以被用作广泛的电子电路中的组件(诸如存储器、开关、射频电路、以及逻辑电路和***)的设备。在存储器结构中,可以使用忆阻设备的交叉阵列。当用作存储器的基础(basis)时,忆阻器可用于存储信息位,1或0。当用作逻辑电路时,忆阻器可用作类似于场可编程门阵列的逻辑电路中的配置位和开关,或可以是有线逻辑可编程逻辑阵列的基础。针对这些和其它应用使用能够具有多状态或类似行为的忆阻器也是可能的。
忆阻器的电阻可以通过施加电激励(诸如,电压或电流)通过忆阻器而改变。通常,可形成能够在两个状态之间切换的至少有一个通道:在一个状态中,该通道形成导电路径(“开”),以及在另一状态中,该通道形成较差导电路径(“关”)。在某些其它情况下,导电路径表示“关”,而较差导电路径表示“开”。可通过离子和/或空位形成导电通道。一些忆阻器展现出双极性切换,其中施加一个极性的电压可切换忆阻器的状态,并且其中施加相反极性的电压可切换回原来的状态。可替代地,忆阻器可展现出单极性切换,其中例如通过施加相同极性的不同电压执行切换。
由于潜行电流(sneak current)穿过未被选择的单元(例如,在与目标单元相同行或列上的单元),使用交叉阵列中的忆阻器可能导致读取和/或写入失败。当来自所施加的电压的总电流比通过目标忆阻器的电流高或高很多时,由于潜行通过非目标相邻单元的电流,失败可能出现。已经提出与每个忆阻器一起使用一个晶体管以隔离每个单元并克服潜行电流。但是,在交叉阵列中,与每个忆阻器一起使用一个晶体管限制了阵列密度并增加了费用,这可能影响忆阻设备的商业化。因此,花了很多努力来研究与每个忆阻器一起使用一个选择器或选择设备,以增加交叉阵列的每个单元的电流-电压非线性。然而,许多目前提出的选择器或许不能够处理切换忆阻器所需的电流密度。在这种情况下,选择器可能不允许足够的电流通过每个忆阻器。
本文公开的示例提供1-选择器n-电阻器(1SnR)忆阻设备。在示例实现方式中,忆阻设备包括耦合到n个忆阻器的选择器,其中n是大于1的数。在没有提出(subscribe to)任何特别理论的情况下,电导体的电阻通常随着尺寸的增加而减小。因此,耦合到多于一个忆阻器的足够大的选择器可具有足够低的电阻,从而允许足够的电流切换目标忆阻器。
在这种方式中,在交叉阵列中一个选择器可以与多个忆阻器一起使用,以增加非线性并且抑制潜行电流。示例的1SnR忆阻设备的集成结构可降低使用忆阻器的大交叉阵列的费用并改进其可行性。此外,利用冠状隧道势垒选择器的示例忆阻设备展现出高的耐久力,这允许示例设备在潜在的大量使用周期之后保持功能。这些特征可允许产生高度集成的存储器构架。
现在参考附图,图1A描绘了示例1-选择器n-电阻器忆阻设备100,其具有第一电极110,耦合到第一电极110的选择器120,耦合到选择器120的多个忆阻器130,以及耦合到忆阻器130的多个第二电极140。选择器120可经由选择器120的第一界面耦合到第一电极110。忆阻器130可经由每个忆阻器130的第一界面耦合到选择器120的第二界面。第二电极140可耦合到每个忆阻器130的第二界面。在一些示例中,每个忆阻器130可耦合到一个第二电极140。在这些示例中,每个第二电极140可耦合到共享相同选择器120的多个忆阻器130中的一个忆阻器130。
图1A描绘了示例1S2R忆阻设备,但是应该理解的是,1SnR忆阻设备100有许多变化。在一个实现方式中,忆阻设备100可以是1S4R忆阻设备,其具有耦合到选择器的四个忆阻器。在其它实例中,忆阻设备100可具有耦合到选择器120的高达64个忆阻器130。在一些实例中,忆阻器130在低电阻状态(LRS)中可具有线性电流-电压关系。在一些其它示例中,忆阻器130可自身展现出随电压非线性变化的电流。在这样的实例中,忆阻设备100可具有甚至更多的忆阻器130耦合到选择器120。
耦合忆阻设备100的元件可形成连续的电气路径,因此电流可流过第一电极110、选择器120、忆阻器130和第二电极140。忆阻器130的电阻可随着施加在忆阻器130上的电压或通过忆阻器130的电流而变化。此外,忆阻器130可“记忆”它的最后的电阻。如此,每个忆阻器100可被设置成至少两个状态。每个忆阻器130例如可以是交叉阵列中的单个存储器单元。包含多个忆阻器130的多个忆阻设备100的阵列例如可以在非易失性电阻存储器(诸如,电阻随机存取存储器(RRAM))中使用。
忆阻器130可以使基于多种材料的。忆阻器130可以是基于氧化物的,这意味着忆阻器的至少一部分由含氧化物的材料形成。忆阻器130也可是基于氮化物的,这意味着忆阻器的至少一部分由含氮化物的成分形成。此外,忆阻器130可以是基于氧化氮化物的,这意味着忆阻器的一部分由含氧化物的材料形成,且忆阻器的一部分由含氮化物的材料形成。在一些示例中,忆阻器130可以基于氧化钽(TaOx)或氧化铪(HfOx)成分形成。忆阻器130的其它示例材料可包括氧化钛、氧化钇、氧化铌、氧化锆、氧化铝、氧化钙、氧化镁、氧化镝、氧化镧、二氧化硅或其它类似氧化物。进一步的示例包括氮化物,诸如氮化铝、氮化镓、氮化钽和氮化硅。此外,其它功能的忆阻器可在本文教导的实践中使用。
选择器120可以是与忆阻器130串联布置的电气组件,该电气组件控制所得到的组合的总体电气性质。在许多示例中,选择器120可具有电流-电压的非线性。换句话说,当施加在选择器120上的电压变化时,通过选择器120的电流以因子“k”变化。通常,因子“k”可以是电压的函数。例如,在感兴趣的电压范围中,选择器120可以用至少是10的“k”展现出I-V非线性。在一些示例中,因子“k”可根据所施加的电压而变化。例如,在所施加的一伏特和两伏特之间的电流变化与两伏特和三伏特之间的电流变化可能是不同的。
选择器120可以是任何类型的选择器,但是在一些示例中,选择器120可以是冠状隧道势垒选择器。冠状隧道势垒选择器可具备在中间势垒中具有高度峰值的冠状能量势垒。相比于一些忆阻器和其它类型的选择器可能具备的矩形能量势垒的峰值势垒高度,电场可更明显地减小冠状势垒的峰值势垒高度。因此,通过冠状能量势垒的隧穿电流随着所施加的电场可更急剧地变化,从而导致更高程度的非线性。因此,当电流穿过选择器120和忆阻器130的串联组合时,忆阻设备100的I-V特性可能主要反映选择器120(包括在低电压下)的性质。关于选择器120进一步的细节下面参考图2进行讨论。
第一电极110和第二电极140可具有导电材料,诸如金属,像铂(Pt)、钽(Ta)、铪(Hf)、锆(Zr)、铝(Al)、钴(Co)、镍(Ni)、铁(Fe)、铌(Nb)、钼(Mo)、钨(W)、铜(Cu)或钛(Ti),或导电金属氮化物,诸如TiNx或TaNx。在一些实现方式中,第一电极110和第二电极140可包括相同的材料。例如,两者都可以是氮化钽。可替代地,第一电极110可具有与第二电极110不同的材料。例如第一电极110可以是氮化钽,而第二电极140可以是铂。
如上面描述的忆阻设备100的示例可具备高的耐久性值。高耐久性值通常意味着该设备在重复使用后保持其性质。在一个示例中,忆阻设备100可展现出至少103的耐久性,这意味着忆阻设备100在至少1000个周期之后仍保持功能。如本文使用的,周期可指的是读取电压或写入电压或二者的应用。在忆阻设备100的一些实现方式中,可以获得超过108的耐久性。特别地,具有冠状隧道势垒选择器120的忆阻设备100可提供显著高的耐久性。如上面描述的,冠状隧道势垒选择器使用切换状态的电场并且不涉及原子运动。如此,冠状隧道势垒选择器在大量周期之后可保持是鲁棒的。
在一些实现方式中,忆阻设备100可通过各种技术形成。例如,忆阻设备100的组件可以单独形成并层叠在一起。一些示例的技术可包括离子束辅助沉积、溅射、原子层沉积、蒸发和化学气相沉积。
当在交叉阵列中(诸如存储器应用中)使用时,忆阻设备100可具有二维结构。例如,在交叉阵列中,忆阻设备100可具有多个第一电极110,多个选择器120,用于每个选择器120的多个忆阻器130,和多个第二电极140(每个连接到多个忆阻器130)。在这样的阵列中,第一电极110可在第一轴(诸如X轴)上平行延伸,每个第一电极110耦合到至少一个选择器120。每个选择器120可耦合到多个忆阻器130。第二电极140可在第二轴(诸如Y轴)上平行延伸,每个第二电极140耦合到至少一个忆阻器130,但是仅仅是一个忆阻器130耦合到每个选择器120。这样的结构允许大交叉阵列。
图1B描绘了示例1S2R忆阻设备150,其包括第一电极110,两个选择器120,四个忆阻器130,四个第二选择器140,和层间电介质160。层间电介质160可使忆阻设备150的非耦合组件电绝缘。例如,层间电介质160使每个忆阻器130和第二电极140与忆阻设备150内的邻近忆阻器和电极绝缘。此外,层间电介质160可向忆阻设备150提供结构支撑。图1B描绘了示例1S2R忆阻设备,但是应该理解的是,1SnR忆阻设备150有许多变化。
层间电介质160可具有电绝缘材料,特别是具有低介电常数的材料。由于忆阻设备150中组件的小尺度,邻近或相邻组件之间的电气干扰可能出现。具有低介电常数的材料可通过电隔离每个组件而缓解忆阻设备150的导电组件之间的干扰。针对层间电介质160的非限制的示例材料可包括氧化物、氮化物和掺杂碳的氧化物。
图2描绘了具有含有三层结构的冠状隧道势垒选择器220的示例1-选择器n-电阻器忆阻设备200。在一些示例中,选择器220可包括至少三个形成隧穿势垒的半导体或绝缘层222。一个或多个层222可包括在选择器220中间提供较高能量势垒的材料。电场可减小冠状能量势垒的峰值,从而允许隧穿电流急剧变化,导致非线性I-V行为。选择器220的一个示例可具有Ta3N5/Ta2O5/Ta3N5的结构,每个层的厚度为0.5-5nm。此外,在一些示例中,三个以上的隧穿层可被用于产生冠状隧道势垒选择器220。图2描绘了具有三层选择器220的示例1S2R忆阻设备,但是应该理解的是,1SnR忆阻设备200有许多变化。
在一些示例中,忆阻设备200可包括电流散布层224。电流散布层224可分配穿过选择器220的电流到目标忆阻器230。电流散布层224可具有电导,其取决于共享选择器220的忆阻器230的数量以及忆阻器230的非线性。例如,电流散布层224可具有变化的电导的材料,诸如金属或某种氧化物和氮化物。电极226可耦合在选择器220和忆阻器230之间。连同电极210和电极240,电极226可具有多种导电材料。
在一些示例中,选择器220可以是基于氮化物的,这意味着选择器220的至少一部分由含氮化物的成分形成。选择器220也可是基于氧化物的,这意味着选择器220的至少一部分由含氧化物的材料形成。例如,至少一层222可以是基于氮化物的,而另一层222可以是基于氧化物的。在其它示例中,所有的层222是基于氧化物的;可替代地,所有的层222是基于氮化物的。
选择器220的三层结构可选自XN-XO-XN;XN-YO-ZN;XN-YO-XN;XO-XN-XO;XO-YN-XO;XO-YN-ZO;XO-YO-XO;XO-YO-ZO;XN-YN-ZN;和XN-YN-XN。如本文中使用的,X表示不同于Y和Z的化合物形成金属。例如,化合物形成金属X、Y和Z可以是Ta、Hf、Zr、Al、Co、Ni、Fe、Nb、Mo、W、Cu、镁(Mg)、钙(Ca)、或Ti。选择器220的层可以使用多种技术形成,该技术包括离子束辅助沉积、溅射、原子层沉积、蒸发、和化学气相沉积。
图3是描绘具有1-选择器n-电阻器忆阻设备320的示例计算设备300的框图,该忆阻设备320包括第一电极322、选择器324、多个忆阻器326,以及多个第二电极328。计算设备300可以是例如笔记本或台式计算机、移动设备、局域网(LAN)服务器、网络服务器、云托管服务器,或任何其它可使用存储器设备或其它具有忆阻设备的组件的电子设备。在图3的实现方式中,计算设备300包括处理器310。
处理器310可以是一个或多个中央处理单元(CPU)、基于半导体的微处理器,和/或其它适合于检索和执行存储在存储器设备(诸如随机存取存储器、机器可读取存储介质,或另一形式的计算机数据存储装置)中的指令的硬件设备。存储器设备可具有一个或多个可作为存储元件运行的忆阻设备320。在忆阻设备320中的每个忆阻器326在两个状态之间的切换允许表示位,即“0”或“1”。例如,忆阻设备320可包括具有多个第一电极322、选择器324、忆阻器326和第二电极328的密集交叉阵列,其中每个忆阻器326充当存储器单元。
在一些实现方式中,选择器324可以是冠状隧道势垒选择器。如在上面参考图1A描述的,冠状隧道势垒选择器可导致忆阻设备320表现出I-V非线性。非线性可通过缓解通过忆阻设备320的潜行电流改进交叉阵列内独立单元的选择。冠状隧道势垒选择器可具备高耐久性值。如上面描述的,冠状隧道势垒选择器使用电场切换状态并且不涉及原子运动。因此,具有冠状隧道势垒选择器324的忆阻设备320可具有高耐久性并且对于大量使用周期保持是鲁棒的。
图4A是用于改进忆阻设备的性能的示例方法400的流程图,该方法400可包括耦合选择器到第一电极的步骤405,耦合多个忆阻器到选择器的步骤410;耦合多个第二电极到忆阻器的步骤415,以及施加电激励给忆阻设备的步骤420。尽管本文参考改进图1A的忆阻设备100的性能描述了方法400的执行,但是用于方法400的实施的其它合适的部件应该是明显的,包括但不限于图1B的忆阻设备150和图2的忆阻设备200。
方法400以步骤405开始,其中选择器120经由选择器120的第一界面耦合到第一电极110。耦合可意味着组件之间的导电连接。例如,选择器120可经由第一界面布置成与第一电极110物理接触,从而通过两个组件形成导电路径。如上面描述的,选择器120可以是控制忆阻设备100的总体电气性质的电气组件。在一些示例中,选择器120可以是冠状隧道势垒选择器。此外,选择器120可具有三层结构并可包括基于氧化物或基于氮化物的材料。第一电极110也可包括各种材料,诸如金属,像Pt,Ta,Hf,Zr,Al,Co,Ni,Fe,Nb,Mo,W,Cu,或Ti,或导电金属氮化物,诸如TiNx或TaNx
在耦合选择器120之后,方法400可继续到步骤410,其中多个忆阻器130可经由每个忆阻器130的第一界面耦合到选择器120的第二界面。忆阻器130和选择器120的耦合可形成通过两个组件的每个集合的导电路径。如上面描述的,忆阻器130可以是电气组件,其可随着施加的电压或电流改变电阻。此外,忆阻器130可“记忆”它的最后电阻。如此,每个忆阻器100可以被设置成至少两个状态,这可在存储器应用中使用。忆阻器130可基于各种材料,诸如氧化物、氮化物,以及氧化氮化物。此外,其它功能的忆阻器可以用于本文教导的实践中。
在耦合忆阻器130之后,方法400可继续到步骤415,其中多个第二电极140耦合到忆阻器130,使得每个第二电极140经由每个忆阻器130的第二界面耦合到忆阻器130中的一个,并使得每个忆阻器130耦合到一个第二电极140。忆阻器130和第二电极140的耦合可形成通过两个组件的每个集合的导电路径。每个第二电极140也可包括各种材料,诸如金属,像Pt,Ta,Hf,Zr,Al,Co,Ni,Fe,Nb,Mo,W,Cu,或Ti,或导电金属氮化物,诸如TiNx或TaNx
在耦合第二电极140之后,方法400可继续到步骤420,其中施加电激励给忆阻设备100。电激励可以是电压、电流或某种其它形式的电刺激。施加电激励给忆阻设备100可切换一个或多个忆阻器130。可替代地,为了读取它的电阻状态(例如在“开”和“关”之间),电激励可以施加给忆阻设备100。在一些示例中,为了以特定忆阻器130为目标以便切换或读取,切换或读取电压的一半可施加给第一电极110,并且切换或读取电压的另一半可施加给特定的第二电极140,该特定的第二电极140耦合到目标特定忆阻器130。给耦合到目标忆阻器130的第二电极140和第一电极110两者的一半电压可施加全切换或读取电压给目标忆阻器130,而同时施加该电压的一半给忆阻设备100的其它忆阻器130。
图4B是其中非线性增加的、用于改进忆阻设备的性能的示例方法450的流程图。方法400可包括方法400和步骤455以便增加忆阻设备的非线性。尽管本文参考改进图1A的忆阻设备100的性能描述了方法400的执行,但是用于方法450的实施的其它合适的部件应该是明显的,包括但不限于图1B的忆阻设备150和图2的忆阻设备200。
增加忆阻设备100的非线性的步骤455可以作为施加电激励通过忆阻设备100的步骤420的结果而出现。忆阻设备100的选择器120可提供设备的非线性I-V特性。如上面描述的,当施加的电场达到一定水平或幅度时,选择器120的电阻可急剧变化。例如,一定电压可导致一定电流通过选择器120。另一方面,另一个更高幅度电压导致明显更大的电流通过选择器120。例如,第一电流可能不足以切换忆阻器130,而第二电流是足够的。当被应用于关于图4A的方法400描述的示例操作时,选择器120可提供足够的电流给目标忆阻器130用于读取或切换,但是选择器120并不提供足够的电流给相邻的半选择的忆阻器130,因此并不读取或切换该半选择的忆阻器。如此,增加忆阻设备100的非线性缓解了潜行电流并支持了忆阻设备100在交叉阵列应用中的使用。
前面描述了具有一个选择器与多个忆阻器的1-选择器n-电阻器忆阻设备的多个示例。应该理解的是,在不背离忆阻设备的范围的情况下,本文所描述的忆阻设备可包括另外的组件,并且本文所描述的一些组件可被去除和/或修改。也应该理解的是,图中描绘的组件并不是按比例绘制的,并且因此,所述组件相比于图中所示的、相对于彼此具有不同的相对尺寸。

Claims (15)

1.一种1-选择器n-电阻器忆阻设备,包括:
第一电极;
选择器,其中该选择器的第一界面耦合到该第一电极;
多个忆阻器,其中每个忆阻器的第一界面耦合到该选择器的第二界面;和多个第二电极,其中每个第二电极经由每个忆阻器的第二界面耦合到一个忆阻器。
2.根据权利要求1所述的忆阻设备,其中每个忆阻器耦合到一个第二电极。
3.根据权利要求1所述的忆阻设备,其中该选择器是冠状隧道势垒选择器。
4.根据权利要求3所述的忆阻设备,其中该选择器包括形成隧穿势垒的至少三层,其中每一层是半导体或绝缘的。
5.根据权利要求4所述的忆阻设备,其中该选择器包括从由XN-XO-XN、XN-YO-ZN、XN-YO-XN、XO-XN-XO、XO-YN-XO、XO-YN-ZO、XO-YO-XO、XO-YO-ZO、XN-YN-ZN和XN-YN-XN构成的组中选择的三层结构,其中X表示不同于Y和Z的化合物形成金属。
6.根据权利要求5所述的忆阻设备,其中该化合物形成金属从由Ta、Hf、Zr、Al、Co、Ni、Fe、Nb、Mo、W、Cu、Mg、Ca和Ti构成的组中选择。
7.根据权利要求1所述的忆阻设备,其中该忆阻设备包括至少四个忆阻器。
8.根据权利要求1所述的忆阻设备,进一步包括使忆阻设备的非耦合组件电绝缘的层间电介质材料。
9.根据权利要求1所述的忆阻设备,其中该忆阻设备在感兴趣的电压范围中以至少为10的因子展现出非线性。
10.根据权利要求1所述的忆阻设备,其中该忆阻设备展现出至少103的耐久性。
11.根据权利要求1所述的忆阻设备,进一步包括耦合在选择器和忆阻器之间的电流散布层。
12.一种计算设备,包括处理器和忆阻设备,其中该忆阻设备包括:
第一电极;
选择器,其中该选择器的第一界面耦合到该第一电极;
多个忆阻器,其中每个忆阻器的第一界面耦合到该选择器的第二界面;和多个第二电极,其中每个第二电极经由每个忆阻器的第二界面耦合到一个忆阻器,并且其中每个忆阻器耦合到一个第二电极。
13.根据权利要求12所述的计算设备,其中该选择器是冠状隧道势垒选择器。
14.一种方法,包括:
将选择器耦合到第一电极,其中该选择器经由该选择器的第一界面被耦合;
将多个忆阻器耦合到该选择器的第二界面,其中每个忆阻器经由每个忆阻器的第一界面被耦合;
将多个第二电极耦合到该忆阻器,其中每个第二电极经由每个忆阻器的第二界面耦合到一个忆阻器,并且其中每个忆阻器耦合到一个第二电极;以及
将电激励施加给忆阻设备。
15.根据权利要求14所述的方法,其中该选择器是冠状隧道势垒选择器,并且进一步包括增加忆阻设备的非线性。
CN201480077686.2A 2014-04-10 2014-04-10 1‑选择器n‑电阻器忆阻设备 Pending CN106796984A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/033583 WO2015156805A1 (en) 2014-04-10 2014-04-10 1 -selector n-resistor memristive devices

Publications (1)

Publication Number Publication Date
CN106796984A true CN106796984A (zh) 2017-05-31

Family

ID=54288224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480077686.2A Pending CN106796984A (zh) 2014-04-10 2014-04-10 1‑选择器n‑电阻器忆阻设备

Country Status (4)

Country Link
US (1) US9911789B2 (zh)
KR (1) KR20160145002A (zh)
CN (1) CN106796984A (zh)
WO (1) WO2015156805A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875427A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件
CN111146339A (zh) * 2019-12-19 2020-05-12 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047998A (ko) 2016-11-02 2018-05-10 주식회사 만도 전자식 주차 브레이크 시스템
US10163977B1 (en) 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
KR102188583B1 (ko) * 2018-12-03 2020-12-09 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505043A (zh) * 2002-12-05 2004-06-16 ������������ʽ���� 非易失性存储单元及非易失性半导体存储装置
CN101013597A (zh) * 2007-01-25 2007-08-08 林殷茵 一种电阻随机存储器及其存储操作方法
US20090027976A1 (en) * 2007-07-26 2009-01-29 Unity Semiconductor Corporation Threshold device for a memory array
US20100008124A1 (en) * 2008-07-09 2010-01-14 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
TW201027722A (en) * 2008-12-19 2010-07-16 Sandisk 3D Llc Quad memory cell and method of making same
CN103247654A (zh) * 2012-02-06 2013-08-14 华邦电子股份有限公司 非易失性存储器元件及其阵列

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515897B1 (en) 2000-04-13 2003-02-04 International Business Machines Corporation Magnetic random access memory using a non-linear memory element select mechanism
US6903396B2 (en) 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US6781910B2 (en) 2002-05-17 2004-08-24 Hewlett-Packard Development Company, L.P. Small area magnetic memory devices
US20130043452A1 (en) 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US9905757B2 (en) * 2013-11-12 2018-02-27 Hewlett Packard Enterprise Development Lp Nonlinear memristor devices with three-layer selectors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505043A (zh) * 2002-12-05 2004-06-16 ������������ʽ���� 非易失性存储单元及非易失性半导体存储装置
CN101013597A (zh) * 2007-01-25 2007-08-08 林殷茵 一种电阻随机存储器及其存储操作方法
US20090027976A1 (en) * 2007-07-26 2009-01-29 Unity Semiconductor Corporation Threshold device for a memory array
US20100008124A1 (en) * 2008-07-09 2010-01-14 Sandisk 3D Llc Cross point memory cell with distributed diodes and method of making same
TW201027722A (en) * 2008-12-19 2010-07-16 Sandisk 3D Llc Quad memory cell and method of making same
CN103247654A (zh) * 2012-02-06 2013-08-14 华邦电子股份有限公司 非易失性存储器元件及其阵列

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875427A (zh) * 2018-08-31 2020-03-10 三星电子株式会社 半导体器件
CN111146339A (zh) * 2019-12-19 2020-05-12 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法
CN111146339B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Also Published As

Publication number Publication date
KR20160145002A (ko) 2016-12-19
US20170110515A1 (en) 2017-04-20
US9911789B2 (en) 2018-03-06
WO2015156805A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
Zahoor et al. Resistive random access memory (RRAM): an overview of materials, switching mechanism, performance, multilevel cell (MLC) storage, modeling, and applications
Kumar et al. Metal oxide resistive switching memory: materials, properties and switching mechanisms
CN105118916B (zh) 电阻式存储器架构和装置
Ielmini Resistive switching memories based on metal oxides: mechanisms, reliability and scaling
Zhu et al. Enhanced stability of filament-type resistive switching by interface engineering
CN106796984A (zh) 1‑选择器n‑电阻器忆阻设备
Chen et al. Endurance/Retention Trade-off on $\hbox {HfO} _ {2}/\hbox {Metal} $ Cap 1T1R Bipolar RRAM
Akinaga et al. Resistive random access memory (ReRAM) based on metal oxides
CN102449701B (zh) 具有垂直位线的可重编程非易失性存储器元件的三维阵列
CN102598139B (zh) 具有非欧姆选择层的非易失性存储单元
Akinaga Recent advances and future prospects in functional-oxide nanoelectronics: the emerging materials and novel functionalities that are accelerating semiconductor device research and development
CN105474420B (zh) 具有半金属或半导体电极的非易失性存储器
US9905757B2 (en) Nonlinear memristor devices with three-layer selectors
Fadeev et al. To the issue of the memristor’s hrs and lrs states degradation and data retention time
Mickel et al. Memristive switching: physical mechanisms and applications
Kim et al. Memristor crossbar array for binarized neural networks
Zhu et al. Resistive random access memory and its applications in storage and nonvolatile logic
US8907314B2 (en) MoOx-based resistance switching materials
KR20140092360A (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
WO2019146268A1 (ja) 記憶素子および記憶装置
Hussain et al. An insight into the dopant selection for CeO 2-based resistive-switching memory system: a DFT and experimental study
KR20170116041A (ko) 비휘발성 메모리 크로스바 어레이
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
US20160343938A1 (en) Memristor devices with a thermally-insulating cladding
Mehonic et al. Resistive switching in oxides

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531