CN110392885B - 增大了使用次数的非易失性存储器 - Google Patents

增大了使用次数的非易失性存储器 Download PDF

Info

Publication number
CN110392885B
CN110392885B CN201880016487.9A CN201880016487A CN110392885B CN 110392885 B CN110392885 B CN 110392885B CN 201880016487 A CN201880016487 A CN 201880016487A CN 110392885 B CN110392885 B CN 110392885B
Authority
CN
China
Prior art keywords
page
data
area
recording medium
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880016487.9A
Other languages
English (en)
Other versions
CN110392885A (zh
Inventor
井上信治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN110392885A publication Critical patent/CN110392885A/zh
Application granted granted Critical
Publication of CN110392885B publication Critical patent/CN110392885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

本公开提供一种增大了使用次数的非易失性存储器。记录介质(1)具有：非易失性存储器(12)，具有用于写入数据的存储区域；以及控制器(11)，控制对存储区域的数据的写入，控制器(11)将存储区域分割为多个区域，从多个区域中选择一个区域，仅将选择出的区域用作数据记录区域，在选择出的区域的重写率达到第1规定值时，将用作数据记录区域的区域切换为多个区域中尚未使用的其他区域。

Description

增大了使用次数的非易失性存储器
技术领域
本公开涉及一种具备非易失性存储器的记录介质。
背景技术
专利文献1公开了一种存储装置，其具有非易失性存储器、和基于非易失性存储器的管理信息来控制非易失性存储器的访问区域的控制器。该存储装置根据多个管理信息对非易失性存储器的存储区域进行分割来管理。由此，能够快速地进行各管理信息的有效/无效的判断。
在先技术文献
专利文献
专利文献1：日本专利第4301301号公报
发明内容
发明要解决的课题
本公开提供一种能够增大非易失性存储器的使用次数的记录介质。
用于解决课题的手段
本公开所涉及的记录介质具有：非易失性存储器，具有用于写入数据的存储区域；以及控制器，用于控制对存储区域的数据的写入，控制器将存储区域分割为多个区域，从多个区域中选择一个区域，仅将选择出的区域用作数据记录区域，在选择出的区域的重写率达到第1规定值时，将用作数据记录区域的区域切换为多个区域中尚未使用的其他区域。
发明效果
本公开中的记录介质能够增大非易失性存储器的使用次数。
附图说明
图1是表示本公开的一个方式的信息记录***的结构的框图。
图2是表示记录介质的存储区域的分割的一例的图。
图3是表示管理信息的一例的图。
图4是表示存储区域和管理信息的具体例的图。
图5是表示本公开的一个方式的记录介质的动作的流程图。
图6是表示前一页面的残留数据的移动的详细情况的流程图。
图7是表示数据写入的具体例的图。
图8是表示本公开的一个方式的主机的动作的流程图。
具体实施方式
以下，一边适当参照附图，一边对实施方式进行详细说明。但是，有时省略不必要的详细说明。例如，有时省略已经众所周知的事项的详细说明、对实质上相同的结构的重复说明。这是为了避免以下的说明变得过分冗长，使本领域技术人员容易理解。
另外，发明人(等)为了使本领域技术人员充分理解本公开而提供附图及以下的说明，并不意图通过这些来限定权利要求所记载的主题。
(完成本公开的过程)
在构成NAND型闪速存储器等非易失性存储器的存储元件中，可重写的次数存在上限。因此，通常，具备非易失性存储器的记录介质使数据的写入不偏向一部分存储元件。即，使数据的写入目的地分散，从而使构成非易失性存储器的多个存储元件的写入次数平均化。
但是，在大容量的非易失性存储器的情况下，难以使对各存储元件的重写次数充分平均化。因此，有时即使存在很多未达到重写次数的上限的存储元件，但由于一部分存储元件的重写次数达到上限，从而也无法将数据写入到该非易失性存储器中。本公开提供一种能够增大非易失性存储器的使用次数的记录介质。
(实施方式1)
1.结构
图1公开了本公开的一个方式的信息记录***。
信息记录***具备保存数据的记录介质1和对记录介质1进行数据的写入、读出的主机2。
记录介质1例如是SD存储卡、SSD(Solid State Drive：固态驱动器)。
主机2例如是个人计算机、数码相机、智能手机。
在本实施方式中，记录介质1和主机2通过遵循PCI Express(PCIe)标准的总线来连接。但是，记录介质1以及主机2也可以通过遵循与PCI Express标准不同的标准的总线来连接。
记录介质1包含控制器11、存储器12、信息保存部13以及连接器14。
控制器11基于经由连接器14接收到的来自主机2的指令，对存储器12进行数据的读写等处理。控制器11能够由半导体元件等实现，例如能够由微型计算机、CPU、MPU、DSP、FPGA、ASIC构成。
在本实施方式中，存储器12是NAND型闪速存储器。但是，存储器12也可以是NAND型闪速存储器以外的非易失性存储器。存储器12具有记录数据的存储区域。
在信息保存部13中记录管理信息131和地址转换表132。管理信息131是用于管理存储器12的存储区域的使用状况的信息。地址转换表132是进行从主机2指定的逻辑地址与存储器12内的物理地址的关联对应的表。信息保存部13例如能够通过RAM、DRAM、强电介质存储器、闪速存储器、或者这些的组合来实现。
连接器14是与主机2电连接的构件，遵循PCI Express标准而构成。
主机2包括根复合体(RootComplex)21、CPU22、PCIe开关23、连接器24、数据转送部25、缓冲器26以及显示部27。根复合体(RootComplex)21和PCIe开关23是用于进行遵循PCIExpress标准的通信的结构。根复合体(RootComplex)21、CPU22、PCIe开关23、数据转送部25、缓冲器26以及显示部27通过总线28相互连接。
CPU22控制主机2整体。主机2具备***记录介质1的插槽(未图示)，在该插槽内设置有连接器24。连接器24是与记录介质1电连接的构件，遵循PCI Express标准而构成。数据转送部25根据CPU22的控制，将指令、数据传送到记录介质1。显示部27例如是液晶面板、有机EL面板。
当记录介质1经由连接器14和连接器24与主机2连接时，在记录介质1与主机2之间进行指令、数据的收发。
在本实施方式的信息记录***中，将记录介质1的存储器12的存储区域整体分割为规定尺寸的多个区域(以下称为“页面”)，仅将分割出的多个页面中的一个页面分配给能够记录数据的区域。即，仅将存储器12的存储区域的一部分区域用作数据记录区域。在分配给数据记录区域的一个页面中，若重写率超过规定值，则禁止对该页面的数据写入，将下一页面分配为数据记录区域。以后依次地每当对一个页面的重写率超过规定值时，数据记录区域依次被切换到其他页面。通过这样设定数据记录区域，能够临时利用的存储器容量减少，但能够使针对各页面的区域的重写次数更多。
图2是示意性地表示存储器12的存储区域的分割的图。存储区域以均匀的尺寸分割为多个页面。页面的数量(分割数)是任意的。页面的数量既可以预先决定，也可以由控制器11基于用户的指示来决定。在本实施方式中，作为一例，将存储区域分割为四个页面。例如，在整个存储区域为100TB的情况下，各页面为25TB。
记录介质1的控制器11将页面逐个地依次用作数据的记录区域。具体地说，控制器11最初使用页面1，将从主机发送的数据写入页面1。此时，页面2～4不用于数据记录。由主机2指定的逻辑地址(1～M中的任一个)通过地址转换表132与页面1内的物理地址(1～N中的任一个)关联对应。在地址转换表132中，逻辑地址1～M与物理地址1～N的关联对应通过数据的重写等而被变更。
当页面1的重写率为阈值以上时，控制器11将数据记录区域从页面1切换为页面2。在本实施方式中，页面的“重写率(写入率)”定义为：当前时刻的对所设定的页面的实际的写入次数相对于该页面整体的可允许的写入次数的比率。具体地说，重写率通过下式计算。
重写率＝当前时刻的写入次数/可允许的写入次数
阈值被设定为接近100％的值，例如被设定为95％。进而，若页面2的重写率超过阈值(例如95％)，则将数据记录区域从页面2切换为页面3。此时，页面1、3、4不用于记录数据。这样，在本实施方式中，作为数据记录区域，从页面1到页面4依次使用页面。
图3是表示为了进行上述那样的数据记录区域的管理而使用的管理信息131的一例的图。管理信息131包含：表示将存储器12的存储区域分割为多个页面来使用的分割标记131a、表示当前使用的页面的使用页面信息131b、以及表示各页面的当前时刻的重写率的重写率信息131c。
图4是说明针对页面的使用状况的管理信息131的具体例的图。在图4的例子中，存储器12的存储区域被分割为四个页面。因此，在分割标记131a中设定有表示存储区域被分割的“是”。在图4中，对页面1、2的区域实施的影线示意性地表示各页面的重写率。页面1的重写率接近100％，页面2的重写率尚为一半左右。此时，当前使用中的页面是“页面2”，因此，在使用页面信息131b中设定有“2/4”(意味着第2页面)。对于各页面，通过“当前时刻的写入次数/可允许的写入次数”来计算重写率。在重写率信息131c中，作为页面1～4的重写率，分别设定有96％、52％、0％、0％。
2.动作
2.1记录介质的整体动作
图5表示记录介质1的控制器11进行的控制。在本实施方式中，为了便于说明，以通过一次写入指令指示规定的数据量(固定尺寸)的数据的写入来进行说明。
若记录介质1连接到主机2，则记录介质1的控制器11进行初始化处理(S101)。在初始化处理中，例如，控制器11向主机2发送分割标记131a、页面的尺寸、存储区域整体的尺寸、以及表示记录介质1的性能的参数等。
若初始化处理结束，则控制器11等待来自主机2的指令。控制器11在从主机2接收到指令时，判断该指令是否是写入指令(S102)。从主机2发送的写入指令包含表示写入开始位置的逻辑地址和应写入的数据。
当从主机2接收到写入指令时，控制器11参照管理信息131，判断当前使用中的页面的重写率是否超过规定值(在本实施方式中为60％)(S103)。若当前使用中的页面的重写率未超过60％，则控制器11将在步骤S102的写入指令中指示写入的数据写入当前使用中的页面(S109)。
另一方面，在当前使用中的页面的重写率超过60％的情况下，控制器11使之前使用的页面的数据且未被重写的数据移动至当前使用中的页面(S104)。这是因为，尽管当前使用中的页面的重写率超过了60％，但在还残留有未从之前使用的页面移动的数据的情况下，需要几乎强制性地移动数据。稍后将描述步骤S104的详细情况。
之后，控制器11判断当前使用中的页面的重写率是否超过页面切换用的阈值(在本实施方式中为95％)(S105)。若当前使用中的页面的重写率未超过95％，则控制器11将在步骤S102的写入指令中指示写入的数据写入当前使用中的页面(S109)。
另一方面，若当前使用中的页面的重写率超过95％，则控制器11基于管理信息131判断使用页面是否为最终页面(S106)。若使用页面为最终页面，则不存在下一页面，因此即使重写率超过95％，控制器11也对该最终页面写入在步骤S102的写入指令中指示写入的数据(S109)。
若当前使用中的页面的重写率超过95％且使用页面不是最终页面，则控制器11将在步骤S102的写入指令中指示写入的数据写入下一页面(未使用的页面)(S107)。当在下一页面中写入了数据时，控制器11将表示当前使用中的页面的写入次数的计数器复位为零(S108)。此外，控制器11更新管理信息131的使用页面信息131b。
控制器11在步骤S107或者S109中写入数据后，使计数器的值加一(S110)。由此，由计数器表示的当前使用中的页面的写入次数增加一次。另外，此时，控制器11根据“计数器的值/可允许的写入次数”，计算当前使用中的页面的重写率，并更新管理信息131的重写率信息131c。
控制器11在接收到写入以外的指令时(在S102中为否)，执行与该指令相应的处理(S114)。例如，在从主机2接收到读出指令时，控制器11从存储区域的被指定的区域读出数据，并发送至主机2。
控制器11在进行了与来自主机2的指令相应的处理之后(步骤S110或者S114之后)，参照管理信息131，判断存储器12的最终页面的重写率是否超过了用于警告的阈值(在本实施方式中为80％)(S111)。在最终页面的重写率超过了80％的情况下，控制器11将表示最终页面的重写率变高的警告通知给主机2(S112)。
控制器11判断记录介质1是否已从主机2卸下(S113)，若未卸下，则返回步骤S102，等待来自主机2的下一指令。在从主机2卸下了记录介质1的情况下，结束图5所示的处理。
2.2记录介质中的残留数据的移动的动作
参照图6，对上述的步骤S104的处理的详细情况进行说明。图6是表示使之前使用的页面的数据且未被重写的数据移动至当前使用的页面的处理(图5的步骤S104)的详细情况的流程图。
控制器11判断当前使用的页面是否为最初的页面(S151)。
在当前使用的页面不是最初的页面(页面1)的情况下，判断之前使用的页面的数据且未被重写的数据、即尚未移动至当前使用的页面的数据是否残留在之前使用的页面(S152)。若未移动的数据残留在之前使用的页面，则控制器11使该数据移动至当前使用的页面(S153)。之后，控制器11使计数器增加与移动数据的量相应的量(S154)。
另一方面，在当前使用的页面为最初的页面(页面1)的情况下(在S151中为是)，或者在之前使用的页面的数据全部已移动至当前使用的页面的情况下(在S152中为是)，不存在应移动的数据，因此结束图6所示的处理。
在上述说明中，以通过一次写入指令写入的数据量为规定的数据量(固定尺寸)的情况为例进行了说明。但是，通过一次写入指令写入的数据量也可以是可变的。在该情况下，在使计数器增加时，根据通过一次写入指令写入的数据量使计数器的增量变化即可。即，在写入了与“规定尺寸×α”相当的总数据量的数据时，将计数器的增量设定为“α”。例如，在写入了数据量为“规定尺寸×5”的数据时，将计数器的增量设为“+5”。
2.3数据写入的具体例
参照图7，对数据写入的具体例进行说明。图7表示在页面2中写入了数据的状态。
例如，在当前使用中的页面1的重写率超过95％的状态下从主机2接收到写入指令的情况下，切换页面，在下一页面(页面2)中写入数据(图5的步骤S105、S107)。在页面2中写入数据时，控制器11首先基于由写入指令指定的逻辑地址，参照地址转换表132，确定物理地址。例如，在写入指令指示了逻辑地址“85”的数据的重写的情况下，控制器11参照地址转换表132，确定与逻辑地址“85”对应的物理地址“101”，读出写入物理地址“101”的位置的数据。然后，控制器11基于写入指令变更读出的数据的一部分，将变更后的数据写入到与下一页面(页面2)的物理地址“N+1”对应的位置。然后，控制器11更新地址转换表132，以使逻辑地址与页面2的物理地址关联对应。这样，在使用中的页面为切换后的页面(例如页面2)的情况下，在接收到写入指令时，变更位于与指令所指定的逻辑地址关联对应的前一页面(例如页面1)内的物理地址的位置的数据，将变更后的数据写入当前使用中的页面(例如页面2)。
因此，若根据写入指令重复进行向当前使用中的页面的数据的写入，则会产生跨越之前使用的页面和当前使用中的页面而存在数据的状况。因此，在本实施方式中，在当前使用中的页面的重写率超过60％的时刻(图5的步骤S103)，进行使在之前使用的页面中残留的数据移动至当前使用中的页面的处理(图5的步骤S104)。通过参照地址转换表132，能够进行未被移动至当前使用中的页面的数据是否残留在之前使用的页面的判断。
例如，在地址转换表132中，存在与之前使用的页面(页面1)的区域的物理地址“4”、“104”关联对应的逻辑地址的情况下，控制器11使写入到该物理地址“4”、“104”的位置的数据移动至当前使用中的页面(页面2)。然后，在地址转换表132中，移动后的数据的逻辑地址“32”、“74”分别与移动目的地的物理地址“N+101”、“N+102”关联对应。由此，残留在之前使用的页面(页面1)中的数据全部移动至当前使用中的页面(页面2)。
2.4主机的警告动作
如上所述，记录介质1在记录介质1的重写率变高的情况下，向主机2通知表示记录介质1的重写率变高的警告(图5的步骤S112)。主机2当从记录介质1接收到该警告时，进行警告动作。
图8是主机2的CPU22进行的警告动作的流程图。主机2的CPU22例如基于来自用户的指示向记录介质1发送指令(S201)。指令是用于向记录介质1指示数据的写入、数据的读出、数据的消除、或者其他处理的命令。
CPU22从记录介质1接收针对指令的响应(S202)。从记录介质发送的响应包含表示最终页面的重写率变高的警告、表示数据的写入结束的通知、表示数据的不可写入的通知、或者读出的数据等。
CPU22判断接收到的响应是否是表示最终页面的重写率变高的警告(S203)。即，CPU22判断是否接收到警告。CPU22在从记录介质1接收到警告的情况下，向用户通知该警告。例如，CPU22使显示部27显示记录介质1的存储区域的重写率和提醒更换为新的记录介质1的信息。由此，用户能够识别出记录介质1的重写率变高，从而能够在记录介质1变为不能使用之前，例如在不能进行读出以及写入之前，更换为新的记录介质1。
3.效果等
本公开的记录介质1具有：具有用于写入数据的存储区域的非易失性存储器12；以及对存储区域的数据的写入进行控制的控制器11。控制器11将存储区域分割为多个页面(区域)，从多个页面中选择一个页面，仅将选择出的页面用作数据记录区域，若选择出的页面的重写率达到第1规定值(例如95％)，则将用作数据记录区域的区域切换为多个页面中尚未使用的其他页面。重写率是实际的写入次数相对于可允许的写入次数的比率。由此，直至页面即将变得无法使用为止能够持续使用，因此存储器12整体的使用次数大幅增加。此外，通过将存储区域分割为多个页面，基于写入次数的重写率的计算的精度提高。
存储器12具有表示存储区域被分割为多个页面的分割标记131a。由此，即使存储器12的可重写的区域(数据记录区域)的容量大幅小于实际搭载的存储器12的尺寸，主机2也能够参照分割标记131a来识别该记录介质1正常。因此，能够正常地进行数据的读写。
存储器12具有表示使用中的页面的使用页面信息131b。此外，存储器12具有表示各页面的重写率的重写率信息131c。由此，控制器11自身能够把握存储器12的使用状况，并且能够从记录介质1向主机2通知存储器12的使用状况。
控制器11在当前使用中的页面的重写率达到规定值(例如60％)时，将之前使用的页面中写入的数据之中未移动至当前使用中的页面的数据，移动至当前使用中的页面。由此，能够防止数据持续跨越多个页面，数据的读写的速度变快。例如，在将跨越多个页面的数据的记录放置不管的情况下，产生跨越全部四个页面地记录数据的可能性。在该情况下，与跨越的量相应程度地，存在产生需要检查记录区域的全部区域的机会的可能性，因此，一般而言读写的性能会降低。考虑到该问题，在本实施方式中，一旦开始向新的页面的写入之后，在重写率达到规定值(例如60％)的时刻，将数据向新的页面移动。由此，一旦开始向新的页面的写入，即使在最初的某一程度的期间允许跨越页面的移动，也能够从某个时刻(例如重写率达到60％的时刻)起尽快且顺利地仅在新的页面中完成访问。
控制器11在作为数据记录区域而依次选择了多个页面的全部页面之后，在最后选择的页面的重写率达到规定值(例如80％)时，向主机2通知警告。由此，主机2能够在记录介质1变为不能使用之前向用户通知警告。
(其他实施方式)
如上所述，作为本申请中公开的技术的例示，对实施方式1进行了说明。然而，本公开中的技术并不限定于此，也能够应用于进行了适当的变更、置换、附加、省略等的实施方式。此外，也可以将上述实施方式1中说明的各结构要素进行组合，作为新的实施方式。因此，以下例示其他实施方式。
在上述的实施方式中，在步骤S103、S105、S111中成为判断基准的规定值、阈值并不限定于上述的值(60％、95％、80％)，能够适当设定。即，上述的规定值、阈值也可以根据作为基础的NAND的性能、整体的容量、使用方法(使用情况)而适当设定。此外，上述的规定值、阈值不一定必须是固定值，也可以根据记录介质的状态而动态地变化。此外，上述的规定值、阈值也可以由主机2设定。
在上述实施方式中，在图5的步骤S102～104中，说明了在接收到写入指令且使用页面的重写率超过60％时，使之前使用的页面的残留数据移动至当前使用中的页面的情况。但是，也可以在接收到写入指令以外的指令(例如读出指令)且使用页面的重写率超过60％时，使之前使用的页面的残留数据移动至当前使用中的页面。
在上述实施方式中，在图5的步骤S105～107中，在接收到写入指令且使用页面的重写率超过95％时，将所使用的页面变更为下一页面。但是，也可以在接收到读出指令且使用页面的重写率超过了95％时，将使用页面变更为下一页面。在该情况下，将读出的数据重写至下一页面。
在上述实施方式中，说明了重写率信息131c表示各页面的重写率，基于该重写率来进行图5所示的数据的写入处理的情况。但是，重写率信息131c也可以代替各页面的重写率，表示各页面的当前时刻的写入次数(计数器的值)，也可以基于写入次数(计数器的值)进行图5所示的数据的写入处理。
在上述实施方式中，以存储区域被分割为四个页面的情况为例进行了说明，但也可以使用户能够选择存储区域的分割数。例如，记录介质1具有可能的分割数的信息。而且，在初次使用记录介质1时，记录介质1也可以向主机2发送其可能的分割数的信息，控制器11基于用户经由主机2指定的分割数来分割存储区域。具体地说，在存储区域为100TB的情况下，也能够选择“10TB×10页面”、“25TB×4页面”、“50TB×2页面”、“100TB×1页面(不分割)”。
在上述实施方式中，对管理信息131仅保存在记录介质1中的情况进行了说明，但也可以是记录介质1和主机2两者具有管理信息131。在该情况下，例如，在图5的步骤S101的初期处理中，主机2可以从记录介质1读出管理信息131。主机2既可以将读出的管理信息131保存于缓冲器26，也可以保存于另外的内置的存储部(例如硬盘、闪速存储器)。进而，在针对图8的步骤S202的指令的响应中也可以包含更新后的管理信息131。而且，主机2的CPU22也可以参照管理信息131判断最终页面的重写率是否超过80％，并向用户通知警告。
在上述实施方式中，记录介质1的控制器11从页面1到页面4依次使用了各页面。但是，页面的使用顺序是任意的。控制器11从多个页面中选择一个用作数据记录区域的页面，在选择出的页面的重写率接近100％(例如超过了95％)时，使用其他未使用的页面即可。
在上述实施方式中，信息保存部13与存储器12分开设置，但信息保存部13和存储器12也可以是一体化的非易失性存储器。在该情况下，记录介质1具有RAM(未图示)作为作业区域，在初始化处理(图5的S101)中，从信息保存部13读出管理信息131以及地址转换表132，并加载到RAM。以后，在执行图5所示的步骤(S102～S114)时，也可以使用(参照、更新)加载到RAM上的管理信息131。
本公开的记录介质以及主机能够通过硬件资源例如处理器、存储器以及程序的协作等来实现。
如上所述，作为本公开中的技术的例示，对实施方式进行了说明。因此，提供了附图以及详细的说明。因此，在附图以及详细的说明所记载的结构要素中，不仅包含为了解决课题所必须的结构要素，还为了例示上述技术而包含不是为了解决课题所必须的结构要素。因此，不应该由于这些不是必须的结构要素记载在附图、详细的说明中而立即将这些不是必须的结构要素认定为是必须的。
此外，上述的实施方式是用于例示本公开中的技术的实施方式，因此能够在权利要求书或其等同的范围内进行各种变更、置换、附加、省略等。
产业上的可利用性
根据本公开的记录介质，能够增大非易失性存储器的使用次数，因此在具备大容量的非易失性存储器的存储卡中是有用的。
符号说明
1 记录介质
11 控制器
12 存储器
13 信息保存部
14 连接器
21 Root Complex
22 CPU
23 PCIe开关
24 连接器
25 数据转送部
26 缓冲器
27 显示部
28 总线
131 管理信息
131a 分割标记
131b 使用页面信息
131c 重写率信息
132 地址转换表

Claims (7)

1.一种记录介质，具有：
非易失性存储器，具有用于写入数据的存储区域；以及
控制器，控制对所述存储区域的数据的写入，
所述控制器将所述存储区域分割为多个区域，
所述控制器从所述多个区域中选择一个区域，仅将选择出的区域用作数据记录区域，
所述控制器在所述选择出的区域的重写率达到第1规定值时，将用作数据记录区域的区域切换为所述多个区域中尚未使用的其他区域，所述重写率是实际的写入次数相对于可允许的写入次数的比率，
所述控制器在当前使用中的所述区域的所述重写率达到比所述第1规定值小的第2规定值时，将之前使用的所述区域中写入的数据之中未移动至当前使用中的所述区域的数据，移动至当前使用中的所述区域。
2.根据权利要求1所述的记录介质，其中，
所述非易失性存储器具有表示所述存储区域被分割为所述多个区域的信息。
3.根据权利要求1所述的记录介质，其中，
所述非易失性存储器具有表示使用中的所述区域的信息。
4.根据权利要求1所述的记录介质，其中，
所述非易失性存储器具有表示各区域的所述重写率的信息。
5.根据权利要求1所述的记录介质，其中，
所述控制器基于从主机发送的指令来控制所述非易失性存储器，
所述控制器在作为数据记录区域而依次选择了所述多个区域的全部区域之后，在最后选择的所述区域的所述重写率达到第3规定值时，向所述主机通知警告。
6.根据权利要求1所述的记录介质，其中，
所述非易失性存储器为NAND型闪速存储器。
7.根据权利要求1所述的记录介质，其中，
所述控制器根据用户指定的分割数，将所述存储区域分割为所述多个区域。
CN201880016487.9A 2017-04-07 2018-04-04 增大了使用次数的非易失性存储器 Active CN110392885B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-076902 2017-04-07
JP2017076902 2017-04-07
PCT/JP2018/014479 WO2018186453A1 (ja) 2017-04-07 2018-04-04 使用回数を増大させた不揮発性メモリ

Publications (2)

Publication Number Publication Date
CN110392885A CN110392885A (zh) 2019-10-29
CN110392885B true CN110392885B (zh) 2023-08-04

Family

ID=63713209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016487.9A Active CN110392885B (zh) 2017-04-07 2018-04-04 增大了使用次数的非易失性存储器

Country Status (5)

Country Link
US (1) US20200026452A1 (zh)
EP (1) EP3588305A4 (zh)
JP (1) JP6890238B2 (zh)
CN (1) CN110392885B (zh)
WO (1) WO2018186453A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215794A (ja) * 1982-06-08 1983-12-15 Toshiba Corp 不揮発性メモリ装置
JPH0619800A (ja) * 1992-06-30 1994-01-28 Sharp Corp Ｅ２ｒｏｍへのデータ書き込み方法
JPH1063582A (ja) * 1996-08-26 1998-03-06 Jatco Corp 車両用制御装置
CN1988039A (zh) * 2005-12-21 2007-06-27 群联电子股份有限公司 闪存分散写入方法
CN103489482A (zh) * 2012-06-07 2014-01-01 索尼公司 信息处理设备、方法和程序
CN106250320A (zh) * 2016-07-19 2016-12-21 诸葛晴凤 一种数据一致性及磨损均衡的内存文件***管理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884382B2 (ja) * 2005-05-23 2012-02-29 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
JP4301301B2 (ja) 2007-02-05 2009-07-22 ソニー株式会社 不揮発性半導体記憶装置およびその管理方法
US8397015B2 (en) * 2007-05-10 2013-03-12 Panasonic Corporation Memory controller, semiconductor recording device, and method for notifying the number of times of rewriting
EP2243085A1 (en) * 2008-02-10 2010-10-27 Rambus Inc. Segmentation of flash memory for partial volatile storage
JP5478855B2 (ja) * 2008-08-08 2014-04-23 ルネサスエレクトロニクス株式会社 不揮発性メモリ制御方法及び半導体装置
TWI460588B (zh) * 2009-07-17 2014-11-11 Toshiba Kk Memory management device and memory information processing device
US8447915B2 (en) * 2009-07-23 2013-05-21 Hitachi, Ltd. Flash memory device for allocating physical blocks to logical blocks based on an erase count
JP4912456B2 (ja) * 2009-12-17 2012-04-11 株式会社日立製作所 ストレージ装置及びその制御方法
US8949506B2 (en) * 2010-07-30 2015-02-03 Apple Inc. Initiating wear leveling for a non-volatile memory
US20120155167A1 (en) * 2010-12-21 2012-06-21 Kabushiki Kaisha Toshiba Non-volatile storage device, information processing system and write control method of non-volatile storage device
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215794A (ja) * 1982-06-08 1983-12-15 Toshiba Corp 不揮発性メモリ装置
JPH0619800A (ja) * 1992-06-30 1994-01-28 Sharp Corp Ｅ２ｒｏｍへのデータ書き込み方法
JPH1063582A (ja) * 1996-08-26 1998-03-06 Jatco Corp 車両用制御装置
CN1988039A (zh) * 2005-12-21 2007-06-27 群联电子股份有限公司 闪存分散写入方法
CN103489482A (zh) * 2012-06-07 2014-01-01 索尼公司 信息处理设备、方法和程序
CN106250320A (zh) * 2016-07-19 2016-12-21 诸葛晴凤 一种数据一致性及磨损均衡的内存文件***管理方法

Also Published As

Publication number Publication date
WO2018186453A1 (ja) 2018-10-11
EP3588305A4 (en) 2020-04-01
CN110392885A (zh) 2019-10-29
EP3588305A1 (en) 2020-01-01
JP6890238B2 (ja) 2021-06-18
JPWO2018186453A1 (ja) 2019-12-19
US20200026452A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
US10509570B2 (en) Method, device, and program for managing a flash memory for mass storage
US8316176B1 (en) Non-volatile semiconductor memory segregating sequential data during garbage collection to reduce write amplification
JP5418808B2 (ja) 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置
US20150161039A1 (en) Data erasing method, memory control circuit unit and memory storage apparatus
US20150193340A1 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN107220143A (zh) 管理逻辑到物理转换信息的备份以控制引导时间和写入放大
CN104951249A (zh) 存储器控制设备、信息处理设备及其控制方法
KR20190030790A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180126921A (ko) 데이터 저장 장치 및 그것의 동작 방법
WO2011118114A1 (ja) 不揮発性記憶装置及びメモリコントローラ
CN114416147B (zh) 固件载入方法、存储器及计算机可读存储介质
US10025706B2 (en) Control device, storage device, and storage control method
US20100180072A1 (en) Memory controller, nonvolatile memory device, file system, nonvolatile memory system, data writing method and data writing program
US9613705B1 (en) Method for managing programming mode of rewritable non-volatile memory module, and memory storage device and memory control circuit unit using the same
US20170177239A1 (en) Memory device and method for controlling memory device
JP4829202B2 (ja) 記憶装置及びメモリ制御方法
CN110392885B (zh) 增大了使用次数的非易失性存储器
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2013200919A (ja) 不揮発性半導体メモリ装置、及び、その制御方法
CN110888593B (zh) 数据储存装置以及非挥发式存储器控制方法
CN107273041A (zh) 存储装置以及该装置中的数据保存方法
US11809314B2 (en) Method and apparatus for performing access control of memory device with aid of multi-stage garbage collection management
JP5707695B2 (ja) フラッシュディスク装置
US11899977B2 (en) Method and apparatus for performing access management of memory device with aid of serial number assignment timing control
JP2005174468A (ja) フラッシュメモリのアクセス制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant