CN110366785B - 热电装置 - Google Patents

Abstract

本发明涉及一种热电装置(1)。为了提供用于有效的热电冷却的手段，本发明提供热电装置(1)具有沟道部(50)，该沟道部(50)包括由拓扑绝缘体材料制成并且具有带有至少一个沟槽(12)的顶表面(11)的至少一个沟道层(10)，其中每个沟槽(12)的每个侧表面(12.1)包括带有一对拓扑保护的一维电子沟道(15)的导电区(14)，每个沟道层(10)包括配置用于类似电子传导的至少一个n区域(10.3)和配置用于类似空穴传导的至少一个p区域(10.4)，所述n区域(10.3)和p区域(10.4)交替地设置并从沟道层(10)的第一端(10.1)延伸至第二端(10.2)，每个n区域(10.3)包括从第一端(10.1)处的第一电极(16，17，18)延伸至第二端(10.2)处的第二电极(19)的至少一个n沟槽(12.3)，并且每个p区域(10.4)包括从第二电极(19)延伸至第一电极(17，18，19)的至少一个p沟槽(12.5)，其中第一电极(16，17，18)和第二电极(19)交替地设置以连接相邻区域(10.3，10.4)的p沟槽(12.5)和n沟槽(12.3)，由此串联连接所有的p沟槽(12.5)和n沟槽(12.3)。

Description

热电装置

技术领域

本发明涉及一种热电装置以及涉及一种包括这种热电装置的集成电路。

背景技术

基于珀耳帖(Peltier)效应的热电冷却装置允许冷却到低于环境温度并且比可比较的冷却***更紧凑和更便宜。此外，它们没有移动零件并且不要求任何维护。然而，一个主要缺点是现状的热电冷却器的冷却效率相当低，并且它们耗散大量热量，这显著降低总体性能。

热电模块的性能和效率可以直接与其热电品质因素zT以及与其温度梯度ΔT相关，温度梯度ΔT由分别在模块的热侧和冷侧处的两个温度T_h和T_c限定。热电品质因素，其描述材料将热量转化为电力的能力，由下式给出：

其中S是塞贝克系数(Seebeck coefficient)，σ是电导率，T是绝对温度，并且κ是热导率。总热导率κ分别由电子和晶格热导率κ_e和κ_l的贡献之和组成。从而，可以通过最大化所谓的功率因数S²·σ或通过最小化热导率κ＝κ_e+κ_l来增加热电模块的性能。从而，为了实现高zT，***应该对于电子是良好的导体但是对于声子是不良导体。后者还意味着贯穿材料较大的ΔT，因为大的热导率会使热回路短路。

用于冷却目的的现有技术热电模块展现出相当低的效率，具有位于单位值(unity)附近的品质因素zT。原因在于塞贝克系数和电导率以这样的方式相关：如果试图通过增加电荷载流子密度来增加电导率，例如通过用适当的元素重掺杂材料，则塞贝克系数降低。因此，提高热电材料中的品质因数zT仍然是材料科学中的一大挑战，阻碍新颖的、更有效的热电冷却装置的发展。

宏观地，标准热电冷却器中的传热由从装置的一侧驱动到另一侧的电流I控制。除了低品质因数之外，现状的热电材料中的传热还由于在升高的操作电流I下的散热而相当低效，使得热电冷却器比其有效传输消耗更多的功率。实际的冷却模块大致消耗在它们传输(以热量的形式)时两倍的能量(以电力的形式)。由此，通过与焦耳加热形式的电阻以及热导率相关联的损耗大大减少了有效冷却。前者通过I²R损耗造成内部加热。这是一个非常关键的问题，因为其在散热器上施加多很多的热量来冷却。因此，冷却器的连接到散热器的热侧上的温度较高，使得通过冷却过程实现的由ΔT＝T_h-T_C给出的在冷侧T_C处的有效冷却温度也较高。

除了作为最大的ΔT的限制因素的热电材料的固有热导率之外，ΔT因此极大地通过由热电模块传递的功率的总量确定。例如，如果10W的热量跨越热电模块从冷侧传递到热侧，则可能由于焦耳加热增加另外的20W，使得总共30W被传递到散热器。作为后果，最大的ΔT可能由于I²R损耗而例如从大约60K减少到仅20K。这说明现有技术热电冷却装置向***增加大量过量的热量，这显著降低总体冷却过程的性能。

US2015/0155464A1公开了一种热电元件，其包括通过多个电极串联地电连接的多个交替设置的n型和p型结构。电极与两个导热板中的一个接触。所述结构中的每个由拓扑绝缘体材料制成，拓扑绝缘体材料可以通过添加化学掺杂剂而改变以便调节其费米能级。热电元件可用于珀耳帖冷却或用于发电。

发明目的

从而，本发明的一个目的是提供用于有效的热电冷却的手段。该目的通过根据本发明的热电装置以及通过根据本发明的集成电路解决。

发明内容

本发明提供一种热电装置。总体上，术语“热电装置”是指基于热电效应(即温差向电压的直接转换，反之亦然)的装置。基于塞贝克效应，热电装置可以当暴露于温差时产生电压。基于珀耳帖效应，当向其施加电压时，热电装置可以产生温差。

热电装置具有包括至少一个由拓扑绝缘体材料制成的沟道层的沟道部。术语“拓扑绝缘体材料”是指具有绝缘内部同时其表面的至少一部分或其表面中的一些导电的材料。

优选地，拓扑绝缘体材料可以是弱拓扑绝缘体材料。术语“弱拓扑绝缘体材料”在本文中是指具有绝缘内部和一些导电的表面同时其它表面绝缘的材料。具体地，其是导电的还是绝缘的取决于具体表面的定向。可以使用的弱拓扑绝缘体材料的示例包括Bi₁₄Rh₃I₉、KHgSb、Bi₂TeI、Bi₁Te₁和Bi₄I₄。然而，其它三维拓扑材料也可能是合适的。将要注意，本发明潜在的基本思想是在三维拓扑材料中利用拓扑保护的一维电子沟道。到目前为止，唯一已知并且还经过实验验证的具有拓扑保护的一维沟道的三维材料类是弱拓扑绝缘体类。但是存在理论提议，其预测还可能存在具有一维沟道的其它类的三维拓扑材料。然而，这仍然没有被实验验证。如下面将要解释的，(弱)拓扑绝缘体材料的组成可以在沟道层的不同区域中不同，或者可以在不同区域中使用不同的材料。

每个沟道层具有带有至少一个沟槽的顶表面。通常，沟道层的垂直于顶表面的尺寸(即沟道层的厚度)显著小于沿着顶表面的任何尺寸(即沟道层的长度或宽度)。具体地，沟道层的厚度可以小于20nm、小于10nm或者甚至小于5nm。如所理解的，每个沟槽(其也可以被称为渠道)是在顶表面内的细长凹陷或凹部。沟槽的横截面可以是矩形，具有垂直于顶表面延伸的侧表面和平行于顶表面延伸的底表面。沟槽的深度(即其垂直于顶表面的尺寸)可以小于5nm、小于2nm或者甚至小于1nm。深度可以对应于一个原子层或仅几个原子层的厚度。术语“顶表面”不应以限制性方式被解释并且简单地用于表示参考框架内的其中其是沟道层的最上表面的该表面。应理解，在操作状态下，顶表面可以面向侧面或者甚至面向下。优选地，除了上述沟槽(多个沟槽)之外，顶表面是平面的。在制造工艺期间，每个沟道层可以通过类似电子束外延的沉积工艺形成，而沟槽(多个沟槽)可以通过包括但不限于光刻、电子束平板印刷或扫描探针显微划刻的纳米结构化方法形成。

沟槽的可以垂直于顶表面的侧表面是至少部分导电的。更特别地，每个侧表面包括带有一对拓扑保护的一维电子沟道的导电区。在本上下文中，“侧表面”当然是指沟槽的从顶表面“向下”(即远离顶表面)延伸的那些表面。即使拓扑绝缘体的内侧是绝缘的，侧表面也是至少部分导电的，即一维电子沟道仅覆盖侧表面的一部分，并且允许电子沿着沟槽的长度的运动。具体地，电子(或电子空穴)可以在任一方向上运动，但是任一方向上的电流将是自旋极化的。换句话说，在一个方向上流动的电子将具有与在相反方向上流动的电子的自旋反向平行的自旋。从而，每个导电区包括一对一维电子沟道。虽然术语“电子沟道”是指电子作为负责电流的电荷载流子，但是应注意，在某些情况下，电流可能归因于空穴而不是归因于电子。

优选地，具体地，如果拓扑绝缘体材料是弱拓扑绝缘体材料，则每个沟槽的顶表面和底表面是绝缘的。(弱)拓扑绝缘体材料被制造为使得顶表面和与顶表面平行的任何表面是电绝缘的。其它表面、具体地是垂直于顶表面的表面可以是导电的。每个沟槽的底表面与顶表面沿着相同的方向延伸。具体地，底表面可以平行于顶表面。从而，顶表面和每个底表面是绝缘的。

每个沟道层包括配置用于类似电子传导的至少一个n区域和配置用于类似空穴传导的至少一个p区域，所述n区域和p区域交替地设置并且从沟道层的第一端延伸至第二端。沟道层包括两种类型的区域，即p区域和n区域。这些区域交替地设置。换句话说，它们被设置为序列，在该序列中，每个n区域后面跟着p区域，反之亦然(除非其是序列中的最后一个区域)。每个区域从沟道层的第一端延伸至第二端。如果第一端和第二端沿着第一轴线(例如X轴)间隔开，则不同区域可以沿着垂直于第一轴线的第二轴线(例如Y轴)偏移。作为最小的情况，沟道层包括一个p区域和一个n区域，但是通常其包括多个p区域和多个n区域。虽然在此处和在下文中，参考“多个p区域”或“多个n区域”，但是这总是包括存在仅一个p区域和/或仅一个n区域的可能性。然而，由于各区域交替地设置，因此p区域的总数和n区域的总数可以仅相差一个或相等。优选但非必要地，第一和第二端被设置在沟道层的相对侧上。该第一和第二端应被理解为沟道层的“端部”而不是“边缘”。在一些实施例中，第一和第二端中的每个可以对应于沟道层的总长度的20％或者甚至30％。然而，应该注意，各图中所示的实施例的尺寸不是按比例的，因此第一和第二端可以对应于20％或者甚至30％，但是也可以对应于仅2％或3％。

每个n区域被配置用于类似电子传导。换句话说，至少在热电装置的操作期间，n区域中的费米能级被调节为使得价带被完全占据，而通过导带运动的电子可以被视为负责任何电流的电荷载流子。每个p区域被配置用于类似空穴传导。换句话说，至少在热电装置的操作期间，p区域中的费米能级被调节为使得价带不被完全占据，因此(电子)空穴可以被视为负责任何电流的电荷载流子。由于本发明中提出的拓扑绝缘体材料的内部以及顶表面和底表面是绝缘的，因此类似空穴传导和类似电子传导可以分别仅在沟道层的沟槽的侧表面处发生。

每个n区域包括从第一端处的第一电极延伸至第二端处的第二电极的至少一个n沟槽，并且每个p区域包括从第二电极延伸至第一电极的至少一个p沟槽，其中第一和第二电极交替地设置以连接相邻区域的p沟槽和n沟槽，由此所有p沟槽和n沟槽串联连接。由于每个n沟槽从第一电极延伸至第二电极，因此这些电极经由n沟槽电连接。这同样适用于从第二电极延伸至第一电极的每个p沟槽。每个第一电极被设置在第一端处并且每个第二电极被设置在第二端处。通常，存在多个第一电极和多个第二电极。如稍后将解释的，一个n沟槽和一个p沟槽可以是单个沟槽的部分而不是不同的、分离的沟槽，因此存在本发明的其中沟道层包括仅一个沟槽的实施例。

第一电极以及第二电极通常由金属制成。对于电极中的每个的合适金属是例如金、铜、铝和银。在热电装置的制造过程中，每个电极可以通过已知的添加技术直接形成在沟道层上。尽管电极是“普通的”金属导体，但是与独立沟槽的横截面相比，相应电极的横截面可以相对较大，同时其可以比沟槽中的每个显著较短。因此，对总导率的任何不利影响可以是有限的或者甚至可忽略。

第一和第二电极交替地设置以连接相邻区域的p沟槽和n沟槽。例如，第一区域可以是具有n沟槽的n区域，该n沟槽连接在第二电极处并且通过第二电极连接到相邻p区域的p沟槽。p沟槽从第二电极延伸至第一端处的第一电极，在该第一端处p沟槽通过第一电极连接到接下来的n区域的n沟槽，依此类推。总而言之，各沟槽与电极一起形成曲折结构，在该曲折结构中所有的n沟槽和p沟槽通过第一和第二电极串联连接。

在操作期间，电流流过p沟槽、第一电极、n沟槽和第二电极。在电荷载流子经由电极从p区域中的p沟槽运动到n区域中的n沟槽时(或反之亦然)，它们获得或损失对应于从电极移除或设置在电极中的一定量的热量的能量。

本发明的热电装置的总体设计类似于常规热电装置，但是代替常规的p型和n型半导体，第一和第二电极分别通过p沟槽和n沟槽的导电区中的一维电子沟道连接。这极大地增强热电装置的有效性，因为这些电子沟道中的每个具有e²/h(h是普朗克常数)的量子化电导并且这些沟道内的电子被保护免受反向散射。换句话说，电导并不实质上取决于沟槽的长度、深度或宽度。因此，只要两个相邻的电子沟道不重叠，则每个沟槽的横截面可以最小化而不影响电导。一维电子沟道的空间延伸取决于它们的空间态密度，并且对于材料Bi₁₄Rh₃I₉仅在1纳米的范围内。对于常规金属导体相关的尺寸效应对电子沟道具有小得多的影响。从而，沟槽的最小尺寸主要受制造工艺的限制。很大程度上限制常规热电装置的有效性的热耗散可以被极大地减少。

具体地，热电装置可以用作热电冷却元件，其基于珀耳帖效应并且其可以允许从亚微米级到毫米级的对象的有效主动冷却。应用的领域可以包括电信领域、半导体工业、航空航天和军事工业以及消费者市场中的领域。尤其是在微观部件(例如电子装置中)的冷却的领域中变得越来越重要，以便保证装置的性能，本发明可以导致热电冷却的增强的改进。由于本发明的热电装置的可扩展性并且尤其由于贡献一维电子沟道的小的定位长度(纳米长度级)，利用所提出的发明可设想非常小的热电冷却模块。这种冷却模块可以被直接集成在例如微处理器或不同的电子电路中。

总体上，弱拓扑绝缘体材料由有利于低热导率κ的重元素形成，低热导率κ是除了高功率因数S²·σ之外对于增强的热电性能zT的主要要求之一。目前已知的大多数弱拓扑绝缘体材料的共同之处在于，它们的结构中的每个第二层是固有地支持大的声子散射使得热导率受到限制的弱结合的绝缘间隔层。通过减小每个沟道层的厚度，例如减小至如上所述的小于20nm、小于10nm或者甚至小于5nm，可以进一步降低热导率。与本领域中已知的总体上热导率和电导率相关的热电(冷却)装置对比，本发明从而允许在增加电导率的同时热导率的降低。

优选地，所有的第一电极热连接到第一热导体元件并且所有的第二电极热连接到第二热导体元件。热导体元件中的每个由电绝缘材料制成，然而，该电绝缘材料应该是良好的热导体。一种合适的材料例如是陶瓷。在操作期间，一个热导体元件对应于“冷侧”同时另一个热导体元件对应于“热侧”。例如，如果热电装置被用作珀耳帖元件，则一个热导体元件可以与待冷却的元件(例如微处理器)接触，同时另一个热导体元件背向该元件并且可以与散热器或类似物接触。

优选地，至少一些区域包括多个间隔开的沟槽。对于n区域，这意味着多个间隔开的n沟槽从第一电极延伸至第二电极。对于p区域，这意味着多个间隔开的p沟槽从第二电极延伸至第一电极。具体地，每个n区域和每个p区域可以分别包括多个间隔开的n沟槽或p沟槽。虽然单个沟槽的电导相当小，但是对于多个沟槽总电导可以显著较高。针对对于多个沟槽可能显著较小的导电区域的总电阻也是如此。由于沟槽的宽度和深度可以是几纳米的量级，因此有可能将相对大量的沟槽分别设置在小的n区域或p区域内。一个区域中沟槽的数量可以为至少3个、至少5个或至少10个。各沟槽之间的间隔有助于避免一维电子沟道之间的任何干扰。换句话说，这些沟槽不会分支、彼此相交或彼此接触。此外，通常存在必要的最小间隔以便避免相邻沟槽中的电子沟道的重叠或杂混。然而，两个沟槽之间的间隔可以相当小并且可以类似于独立沟槽的宽度。优选地，间隔以及宽度可以小于10nm、小于5nm，但是至少3nm，因为弱拓扑绝缘体中的一维电子沟道的空间延伸在1nm的量级。应注意，在一些实施例中，间隔可以小于独立沟槽的宽度。

为了最佳地使用沟道层的上表面上的可用空间并使总体电流密度最大化以及使总体电阻最小化，优选的是一个区域的至少一些沟槽平行延伸。具体地，一个(p或n)区域的所有(p或n)沟槽可以平行延伸。例如，各沟槽可以对应于沿着上表面的多条平行直线。更一般地，即使各沟槽不是直的，“平行延伸”意味着一个区域的所有沟槽通过相同的电极并联连接并且两个相邻沟槽之间的间隔在这些沟槽的长度之上是恒定的。

虽然有可能n沟槽和p沟槽彼此分离，但是它们也可以彼此连接或合并。根据这样的一个实施例，热电装置包括至少一个曲折沟槽，该曲折沟槽包括通过转向沟槽连接到n沟槽的至少一个p沟槽，每个转向沟槽从n区域延伸至p区域。只要考虑物理形状，在p沟槽、转向沟槽和n沟槽之间可能没有明显的区别。拓扑上，这些沟槽是曲折沟槽的部分或区段。转向沟槽可以分别以平滑过渡弯曲到p沟槽和n沟槽。可替代地，其可以关于相邻的p沟槽和n沟槽成角度。无论哪种方式，转向沟槽对应于曲折沟槽的反转点。应注意，尽管转向沟槽从n区域延伸至p区域，但是由于由p-n结引起的势垒的存在，通常没有或仅有可忽略的电流流过转向沟槽。因此，p沟槽与n沟槽之间的至少大部分电流流过第一或第二电极。应当理解，每个沟道层可以包括多个间隔开的曲折沟槽。具体地，这些曲折沟槽可以平行延伸。

如已经提到的，第一和第二电极对于在p沟槽与n沟槽之间建立足够的电流流动是必要的，即使它们通过转向沟槽连接。根据一个实施例，第一和第二电极中的至少一个被设置在转向沟槽上。这当然表明相应的电极电连接到转向沟槽。相应的转向沟槽可以至少部分地填充有相应电极的(金属)材料。如果沟道层包括若干曲折沟槽，则单个(第一或第二)电极可以被设置在所有曲折沟槽的转向沟槽上。

根据一个实施例，每个沟道层被设置在绝缘层上，该绝缘层包括与拓扑绝缘体材料不同的绝缘材料，其中正电极被设置在绝缘层中在每个p区域下方并且负电极被设置在绝缘层中在每个n区域下方。沟道层被设置在绝缘层上，即其被设置在绝缘层上方。换句话说，绝缘层位于与顶表面相反的一侧上。本文中的术语“绝缘”是指电绝缘体，其通常具有小于10^-8S·cm^-1的导率。正电极和负电极被设置在绝缘层内，即每个电极至少部分地被绝缘材料包围。绝缘材料的功能是使正电极和负电极彼此电绝缘并与上方的沟道层电绝缘。用于电极中的每个合适的金属是例如金、铜、铝和银。

在互相连接的制造工艺中，绝缘层和电极可以通过已知的添加技术形成。每个正电极或负电极的表面积或横截面可以对应于其上方的(n或p)区域的面积的至少50％或至少70％。物理上，正电极和负电极可以是相同的，但是每个正电极可连接到正电压而每个负电极同时地可连接到负电压。为了便于连接，与相应电极接触的导电路径可以被设置在绝缘层内，该导电路径延伸至绝缘层的外表面。该路径可以由与电极相同的材料并且通过相同的制造工艺形成。在操作期间，正电极的正电压影响其上方的p区域的拓扑绝缘体材料的费米能级。类似地，负电极的负电压影响其上方的n区域的拓扑绝缘体材料的费米能级。应当理解，每个正电极和负电极需要被连接到电压源以便提供相应的电压。

优选的是绝缘材料具有相当低的相对介电常数，使得相邻电子沟道之间的电容耦合最小化。更具体地，相对介电常数可以小于10，优选地小于5。这种材料的一个示例是二氧化硅，其具有大约3.9的相对介电常数。

通常，所有的p区域中的费米能级要被调节为相同的值。这同样适用于所有的n区域中的费米能级。在这种情况下，通常优选向所有的正电极施加相同的正电压并向所有的负电极施加相同的负电压。为了便于此，所有的正电极可以电连接和/或所有的负电极可以电连接。例如，可以形成分别连接所有的正电极和所有的负电极的导体路径的***。这些路径可以至少部分地被设置在绝缘层内，但是也可以至少部分地延伸到绝缘层外侧。

除了使用设置在如上所述的相应区域下方的正电极和负电极之外，不同的区域可以替代地通过适当的掺杂来提供。换句话说，p区域中的拓扑绝缘体材料可以与n区域中的拓扑绝缘体材料不同地掺杂。

虽然热电装置可以用单个沟道层实现，但是高度优选的是沟道部包括以堆叠方式布置的多个沟道层。这意味着多个沟道层沿着垂直于各层的上表面的方向布置在彼此之上。通常，两个相邻的沟道层是间隔开的。对沟道层的总数量没有实际限制。例如，沟道部可以包括2至100个或者更特别地5至50个沟道层。沟道层中的至少一些或者甚至其所有可以是相同的。具体地，对于每个沟道层可以使用一种并且相同的(弱)拓扑绝缘体材料。

通常，两个相邻的沟道层由绝缘层分离，该绝缘层包括与弱拓扑绝缘体材料不同的绝缘材料。即使p区域和n区域没有通过如上所述的正电极和负电极产生，这也适用。例如，如果通过不同的掺杂产生p区域和n区域，则也优选在两个沟道层之间设置绝缘层。在制造工艺期间，可以通过沉积工艺产生一个沟道层，然后通过合适的烧蚀(ablative)工艺产生沟槽。然后，在上表面上设置一层绝缘材料，其中可以使用适合于产生沟道层的任何沉积工艺。通常，绝缘材料也被放置在沟槽内，即在侧表面之间。由于其绝缘特性，其不允许相对侧表面之间的任何(或至少任何实质的)电流。因此，不同侧表面中的电子沟道保持彼此绝缘。

虽然可设想每个沟道层具有其自己的热导体元件，但优选的是所有沟道层的第一电极连接到单个第一热导体元件和/或所有沟道层的第二电极连接到单个第二热导体元件。该实施例可以具有若干优点。例如，如果对于所有沟道层仅需要生产单个热导体元件，则制造工艺可以更容易。而且，单个热导体元件可以比若干分离的热导体元件为待冷却的元件提供更大的总接触表面。而且，各个沟道层“并联”热连接，这也可以减少在一个沟道层失效的事件中的任何不利影响。

大多数情况下，当热电装置被用作用于冷却的珀耳帖元件时，如果其包括多个相继的沟道部，其中一个热导体元件被设置在两个沟道部之间使得一个沟道部的第二电极和相邻沟道部的第一电极热连接到相同的热导体元件，则可以进一步增强该热电装置的有效性。该构造可以被描述为串联连接的若干热电装置，由此可以显著增加冷却效果。本文中，一个沟道部的“冷侧”对应于下一个沟道部的“热侧”。换句话说，设置在两个沟道部之间的热导体元件可以被认为是一个沟道部的第二热导体元件同时是下一个沟道部的第一热导体元件。为了简化制造工艺，所有沟道部可以是相同的。

尤其是当热电元件被用作珀耳帖元件时，每个沟道层的第一和第二电极可以包括用于连接到电压源的第一端子电极和第二端子电极。当考虑n沟槽、p沟槽和电极的上述串联连接时，第一和第二端子电极分别是该串联连接中的第一个和最后一个元件。为了便于这些端子电极的连接，它们可以被连接到至少部分地形成在相应的沟道层上的导体路径。

如果热电装置包括在每个沟道部和/或多个沟道部中的多个沟道层，则可以将相同的电压施加到所有沟道层的端子电极。具体地，所有沟道层的第一端子电极可以电连接和/或所有沟道层的第二端子电极可以电连接。这意味着所有的第一端子电极可以通过至少一个导体连接。类似地，所有的第二端子电极可以通过至少一个导体连接。从而，所有沟道层可以并联连接。

本发明还提供一种集成电路，其包括本发明的热电装置。优选地，热电装置将被用作冷却装置。在这种集成电路中，一个热导体元件可以热连接到待冷却的电子元件，例如微处理器。由于本发明的热电装置即使在几微米或者甚至小于1微米的非常小的尺寸下也可以非常有效，因此其对于冷却任何种类的微结构可以是有用的。

附图说明

从以下参考附图对非限制性实施例的详细描述，本发明的进一步细节和优点将是显而易见的，其中：

图1是对于根据本发明的热电装置的沟道层的示意性俯视图；

图2是根据图1中的II-II线的剖视图；

图3是类似于图1的示出导电区的示意性俯视图；

图4是根据图3中的IV-IV线的剖视图；

图5是带有正电极和负电极的绝缘层的剖视俯视图；

图6是根据图5中的VI-VI线的剖视图；

图7是绝缘层的顶部上的沟道层的俯视图；

图8是根据图7中的VIII-VIII线的剖视图；

图9是带有多个沟道层和绝缘层的沟道部的剖视图；

图10是根据本发明的第一实施例的热电元件的俯视图；

图11是根据图10中的XI-XI线的剖视图；

图12是根据本发明的第二实施例的热电元件的俯视图；

图13是根据本发明的第三实施例的热电元件的俯视图；以及

图14是根据图13中的XIV-XIV线的剖视图。

具体实施方式

图1和图2示出对于根据本发明的热电装置的沟道层10的示意性表示。为了便于参考，在所有图中示出了带有X轴、Y轴和Z轴的坐标系。沟道层10具有沿着X轴和Y轴延伸的扁平的大致矩形形状。第一沟道层10的上表面11沿着X-Y平面(其也可以被称为水平面)延伸并且面向Z方向。应注意，图中的实施例的尺寸未按比例绘制。第一沟道层10的总长度(沿着Y轴)和宽度(沿着X轴)可以为例如几纳米至几百纳米并且其厚度(沿着Z轴)可以为例如3nm。四个曲折沟槽12被设置在上表面11内。这些沟槽12中的每个具有矩形横截面，其中侧表面12.1平行于Z轴延伸并且底表面12.2沿着X-Y平面延伸。每个沟槽12的宽度可以为例如2nm，同时其深度可以为1nm但是至少为两个原子层之间的距离。两个相邻的沟槽12由脊13分离开，脊13具有可以等于每个沟槽12的宽度的宽度。在每个沟槽12的曲折结构中内，可以识别出若干不同的部分12.3、12.4、12.5。两个n沟槽12.3从沟道层10的第一端10.1朝向沟道层10的第二端10.2延伸。它们主要平行于Y轴。两个p沟槽12.5从第二端10.2朝向第一端10.1延伸。每个n沟槽12.3通过转向沟槽12.4连接到P沟槽12.5。

第一沟道层10由弱拓扑绝缘体材料(例如Bi₁₄Rh₃I₉)制成。在制造工艺期间，其可以通过类似电子束外延的沉积工艺形成，而沟槽12可以随后通过类似光刻、电子束平板印刷或扫描探针显微划刻的纳米结构化方法形成。弱拓扑绝缘体材料的使用与第一沟道层10的结构相结合导致特殊的导电行为，这在图3和图4中示出。虽然每个沟槽12的上表面11以及底表面12.2是电绝缘的，但是沟槽12的每个侧表面12.1包括在图3中示意性示出的带有一对拓扑保护的一维电子沟道15的导电区14。应当理解，导电区14仅被示意性示出并且它们的实际尺寸和形状可以取决于特定的弱拓扑绝缘体材料而不同。然而注意到，弱拓扑绝缘体的特征(fingerprint)是空间态密度非常窄，使得沟槽也可以被制得非常窄。每个电子沟道15允许电子分别在正或负的Y方向上的传播。每个电子沟道15是自旋极化的，即电子自旋的方向与其传播方向相关。由于弱拓扑绝缘体的特性，每个电子沟道15具有e²/h的量子化电导(h是普朗克常数)，该量子化电导不在很大程度上取决于沟槽12的长度、深度或宽度。因此，在不影响电导的情况下，上述第一沟道层10的长度可以大大增加，至少高达在室温下属于几百纳米的量级的平均自由程长度。第一沟道层10的总电导大致与沟槽12的数量成比例。由于沟槽12之间脊13的存在并且由于沟槽12本身的宽度，在两个相邻的导电区14之间通常没有或只有可忽略的电流，即这些导电区14是电绝缘的。

图5和图6示出绝缘层20，其可以与沟道层10一起用作沟道部50的部分。绝缘层20主要由电绝缘材料(在这种情况下是二氧化硅)制成。然而，两个负电极21和两个正电极22被交替地设置在绝缘层20内。除了负电极21被连接到第一导体路径23并且正电极22被连接到第二导体路径24之外，这些电极21、22通过绝缘材料彼此电绝缘。在该实施例中，电极21、22各自具有扁平的矩形形状并且在X-Y平面内覆盖绝缘层20的区域的大部分。用于电极21、22中的每个的合适的金属是例如金、铜、铝和银。

图7和图8示出放置在绝缘层20的顶部上的如图1至图4中的沟道层10。每个负电极21被设置在n沟槽12.3下方并且每个正电极22被设置在p沟槽12.5下方。在操作期间，负电压被施加到负电极21，这导致在相应的负电极21上方的沟道层10中的n区域10.3中费米能级的偏移。类似地，正电压被施加到正电极22，这导致在相应的正电极22上方的沟道层10中的p区域10.4中费米能级的偏移。通过适当的电压调节相应的偏移，使得n区域10.3被配置用于电子传导而p区域10.5被配置用于空穴传导。

通过将图7中所示的结构重复地放置在彼此之上，可以产生如图9中所示的沟道部50。在这样的沟道部50中，多个相同的沟道层10以堆叠的方式布置在彼此之上(即，沿着Z轴)。多个绝缘层20中的一个***在每两个相邻的沟道层10之间。绝缘材料也填充沟槽12，但是由于其绝缘特性，在相邻的导电区14之间仅存在可忽略的电流流动。应当理解，通过堆叠多个第一沟道层10，第一沟道层10中的每个包括多个沟槽12，与图1中所示的单个沟道层10相比，沟道部50的总电导显著增加并且电阻减小。

图10和图11示出根据本发明的热电装置1的第一实施例。其包括类似于图9中所示的沟道部的沟道部50。然而，在每个沟道层10上，三个第一电极16、17、18被设置在第一端10.1处，同时两个第二电极19被设置在第二端10.2处。中央的第一电极17以及第二电极19各自被设置在转向沟槽12.4上并从n区域10.3延伸至p区域10.4。第一电极16-18包括连接到电压源100的第一端子电极16和第二端子电极18。尽管未明确示出，但是所有沟道层10的第一端子电极16彼此连接(并且与电压源100连接)，并且所有沟道部10的第二端子电极18也彼此连接。用于正电极21和负电极22的相同金属可以用于第一和第二电极16-19。

在电压源100被接通时，电流经由第一和第二电极16-19流过n沟槽12.3和p沟槽12.5。由于每个n区域10.3与p区域10.4之间的n-p结，流过转向沟槽12.4的任何电流被很大程度地抑制。电极16-19中的箭头指示电流I的方向，其当然与电子运动的方向相反。电子需要经由第一电极17在第一端10.1处从n沟槽12.3传递到p沟槽12.5。该过程必要使每个电子释放能量，该能量在第一电极中被设置为热量。这导致第一电极17的加温，并且进而导致与第一电极17热接触的第一热导体元件40的加温。类似地，电子需要经由第二电极19在第二端10.2处从p沟槽12.5传递到n沟槽12.3，这必要使每个电子吸收能量，由此从周围材料抽取热量。这导致第二电极19的冷却，这进而导致与第二电极19热接触的第二热导体元件41的冷却。如由图10中放大的细节视图所示，电荷载流子e、h在n沟槽12.3和p沟槽12.5中均在相同的方向上运动，即从第二端10.2朝向第一端10.1。不同之处在于，n沟槽12.3中的电荷载流子是电子e，而p沟槽12.5中的电荷载流子是空穴h。

热电元件1可以在亚微米级上制造并且可以用于这样的集成电路中：其中第二热导体元件41可以与待冷却的电子元件(即微处理器)热接触。

图12是根据本发明的热电元件1的第二实施例的俯视图。总体设计类似于图10和图11中所示的热电元件1。然而，在这种情况下，仅存在一个曲折沟槽12，其具有总共五个n沟槽12.3和五个p沟槽12.5。相应地，存在六个第一电极16、17、18和五个第二电极19。应当理解，在本发明的范围内，n沟槽12.3和p沟槽12.5的总数分别可以大于或小于五。而且，尽管图12仅示出了单个曲折沟槽12，但是该实施例可以被修改为包括多个曲折沟槽12。

图13和图14示出根据本发明的热电元件1的第三实施例。与第一和第二实施例对比，其包括多个相继的沟道部50。各沟道部50是相同的并且类似于图10中所示的设计，但是它们仅包括每个沟道层10一个曲折沟槽12。但是曲折沟槽12的数量以及n沟槽12.3和p沟槽12.5的数量可以修改。一个热导体元件41、42、43被设置在两个相邻的沟道部50之间。一个沟道部50的第二电极19与相邻沟道部50的第一电极16、18、17热连接到相同的热导体元件41、42、43。在考虑温差时，每个这样的热导体元件41、42、43代表一个沟道部50的“冷侧”同时其代表另一个沟道部50的“热侧”。总之，从最后的热导体元件44到第一热导体元件40存在逐步的冷却过程，这增强热量Q的总体流动。在该实施例中，所有沟道层10和所有沟道部50的第一端子电极16彼此连接(并且与电压源100连接)，并且所有沟道部10和所有沟道部50的第二端子电极18也彼此连接。

附图标记列表

1 热电元件

10 沟道层

11 上表面

12 沟槽

12.1 侧表面

12.2 底表面

12.3 n沟槽

12.4 转向沟槽

12.5 p沟槽

13 脊

14 导电区

15 电子沟道

16，18 端子电极

17 第一电极

19 第二电极

20 绝缘层

21 负电极

22 正电极

23，24 导体路径

50 沟道部

100 电压源

e 电子

h 空穴

I 电流

Q 热量

X X轴

Y Y轴

Z Z轴

Claims (16)

1.具有沟道部(50)的热电装置(1)，所述沟道部(50)包括由拓扑绝缘体材料制成并且具有带有至少一个沟槽(12)的顶表面(11)的至少一个沟道层(10)，其中每个沟槽(12)的每个侧表面(12.1)包括带有一对拓扑保护的一维电子沟道(15)的导电区(14)，

每个沟道层(10)包括配置用于电子型传导的至少一个n区域(10.3)和配置用于空穴型传导的至少一个p区域(10.4)，所述n区域(10.3)和p区域(10.4)交替地设置并从所述沟道层(10)的第一端(10.1)延伸至第二端(10.2)，

每个n区域(10.3)包括从所述第一端(10.1)处的第一电极(16，17，18)延伸至所述第二端(10.2)处的第二电极(19)的至少一个n沟槽(12.3)，并且每个p区域(10.4)包括从第二电极(19)延伸至第一电极(16，17，18)的至少一个p沟槽(12.5)，其中所述第一电极(16，17，18)和所述第二电极(19)交替地设置以连接相邻区域(10.3，10.4)的所述p沟槽(12.5)和n沟槽(12.3)，由此串联连接所有的p沟槽(12.5)和n沟槽(12.3)。

2.根据权利要求1所述的热电装置，其特征在于，所述拓扑绝缘体材料是弱拓扑绝缘体材料并且每个沟槽(12)的所述顶表面(11)和底表面(12.2)是绝缘的。

3.根据权利要求1或2中任一项所述的热电装置，其特征在于，并且所有的第一电极(16，17，18)热连接到第一热导体元件(40)并且所有的第二电极(19)热连接到第二热导体元件(41)。

4.根据权利要求1或2中任一项所述的热电装置，其特征在于，至少一些区域(10.3，10.4)包括多个间隔开的沟槽(12.3，12.4，12.5)。

5.根据权利要求1或2中任一项所述的热电装置，其特征在于，所述热电装置包括至少一个曲折沟槽(12)，所述至少一个曲折沟槽(12)包括通过转向沟槽(12.4)连接到n沟槽(12.3)的至少一个p沟槽(12.5)，每个转向沟槽(12.4)从n区域(10.3)延伸至p区域(10.4)。

6.根据权利要求5所述的热电装置，其特征在于，所述第一电极(16，17，18)和第二电极(19)中的至少一个被设置在转向沟槽(12.4)上。

7.根据权利要求1或2中任一项所述的热电装置，其特征在于，每个沟道层(10)被设置在绝缘层(20)上，所述绝缘层(20)包括与所述拓扑绝缘体材料不同的绝缘材料，其中负电极(21)被设置在所述绝缘层(20)中在每个n区域(10.3)下方并且正电极(22)被设置在所述绝缘层(20)中在每个p区域(10.4)下方。

8.根据权利要求7所述的热电装置，其特征在于，所述绝缘材料具有小于10的相对介电常数。

9.根据权利要求8所述的热电装置，其特征在于，所述绝缘材料具有小于5的相对介电常数。

10.根据权利要求7所述的热电装置，其特征在于，所有的正电极(22)电连接和/或所有的负电极(21)电连接。

11.根据权利要求1或2中任一项所述的热电装置，其特征在于，所述沟道部(50)包括以堆叠方式布置的多个沟道层(10)。

12.根据权利要求11所述的热电装置，其特征在于，所有沟道层(10)的所述第一电极(16，17，18)被连接到单个第一热导体元件(40)和/或所有沟道层(10)的所述第二电极(19)被连接到单个第二热导体元件(41)。

13.根据权利要求1或2中任一项所述的热电装置，其特征在于，所述热电装置包括多个相继的沟道部(50)，其中一个热导体元件(41，42，43)被设置在两个沟道部(50)之间使得一个沟道部(50)的所述第二电极(19)与相邻沟道部(50)的所述第一电极(16，17，18)热连接到相同的热导体元件(41，42，43)。

14.根据权利要求1或2中任一项所述的热电装置，其特征在于，每个沟道层(10)的所述第一电极(16，17，18)和第二电极(19)包括用于连接到电压源(100)的第一电极(17)和第二电极(19)。

15.根据权利要求14所述的热电装置，其特征在于，所有沟道层(10)的所述第一电极(17)相连接和/或所有沟道层(10)的所述第二电极(19)相连接。

16.集成电路，其特征在于，所述集成电路包括根据前述权利要求中任一项所述的热电装置(1)。

Images