CN110347625B - 一种无线缆切换gpu拓扑的方法、装置以及设备 - Google Patents

一种无线缆切换gpu拓扑的方法、装置以及设备 Download PDF

Info

Publication number
CN110347625B
CN110347625B CN201910843172.8A CN201910843172A CN110347625B CN 110347625 B CN110347625 B CN 110347625B CN 201910843172 A CN201910843172 A CN 201910843172A CN 110347625 B CN110347625 B CN 110347625B
Authority
CN
China
Prior art keywords
gpio
current state
bios
state information
bmc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910843172.8A
Other languages
English (en)
Other versions
CN110347625A (zh
Inventor
刘建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tong Yi Yi Information Technology Co Ltd
Original Assignee
Shenzhen Tong Yi Yi Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tong Yi Yi Information Technology Co Ltd filed Critical Shenzhen Tong Yi Yi Information Technology Co Ltd
Priority to CN201910843172.8A priority Critical patent/CN110347625B/zh
Publication of CN110347625A publication Critical patent/CN110347625A/zh
Application granted granted Critical
Publication of CN110347625B publication Critical patent/CN110347625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明揭示了一种无线缆切换GPU拓扑的方法、装置以及设备，其中，一种无线缆切换GPU拓扑的方法，具有对应的操作***，操作***与PCH对应关联，PCH具有对应的GPIO，包括：操作***上电并完成初始化；按照预设方式变更PCH的GPIO的状态；存储PCH的GPIO变更后的状态信息；进行***复位，完成GPU拓扑结构的切换。通过对PCH的GPIO的不同状态设定实现GPU拓扑的自由组合。不需要用户对硬件进行任何变更操作即可实现常用应用的切换，以提升GPU服务器的通用性。同时硬件上可以省去针对不同拓扑结构的不同硬件的备货、减少物料备货种类，节省资金。

Description

一种无线缆切换GPU拓扑的方法、装置以及设备
技术领域
本发明涉及到服务器领域，特别是涉及到一种无线缆切换GPU拓扑的方法、装置以及设备。
背景技术
当前信息数据化、各种人工智能的应用已经在各行各业替代人工进行各种复杂数据的智能分析。GPU（Graphics Processing Unit，图形处理器） 服务器已经在高性能计算、人工智能、深度学***衡模式；三种模式在应用中各有优缺点，分别可以为不同的应用提供高IO（In and Out,输入与输出）带宽、高GPU数据交互延时低CPU/GPU交互延时等不同特征。
当前行业内为满足不同的GPU服务器的应用，采取了几种不同的做法。第一种做法是针对不同的应用，搭配不同的板卡实现不同的GPU服务器的应用。第二种做法是采用线缆扩展方式，针对不同的应用采取不同的接线方式搭配不同的板卡来实现。这两种实现方式都可以满足不同客户的实际需求；但是在实际应用中，由于行业需求的不一致性导致从研发到生产都需要针对不同的应用进行设计生产和备货，即当前GPU服务器的通用性差，导致无形中增加了研发和生产的投入。
发明内容
本发明的主要目的为提供一种无线缆切换GPU拓扑的方法，旨在解决当前GPU服务器的通用性差的技术问题。
本发明提出一种无线缆切换GPU拓扑的方法，具有对应的操作***，操作***与PCH对应关联，PCH具有对应的GPIO，包括：
操作***上电并完成初始化；
按照预设方式变更PCH的GPIO的状态；
存储PCH的GPIO变更后的状态信息；
进行***复位，完成GPU拓扑结构的切换。
优选的，操作***包括BIOS，BIOS具有对应的第一配置空间，第一配置空间预存有GPIO的第一预设状态信息，按照预设方式变更PCH的GPIO的状态的步骤，包括：
判断是否为首次开机；
若否，则读取GPIO的第一当前状态信息，并读取预存于第一配置空间的GPIO的第一预设状态信息；
判断第一当前状态信息与第一预设状态信息是否一致；
若否，则根据第一预设状态信息，设置GPIO的输出电平，生成进行***复位的指令信息。
优选的，操作***还包括BMC，BMC具有对应的第二配置空间，第二配置空间存储有用户通过BMC操作生成的GPIO的第二预设状态信息，BIOS具有对应的KCS接口，KCS接口与BMC通信连接，判断是否为首次开机的步骤之后，包括：
若是，则BIOS设定GPIO的第二当前状态；
BIOS将第二当前状态信息存储至第一配置空间；
BIOS进行上电自检；
BIOS判断是否通过KCS接口读取到来自BMC的标示位信息，其中，标示位信息与GPIO的第二预设状态信息对应关联；
若是，则BIOS将GPIO从第二当前状态变更为第二预设状态，根据第二预设状态信息，设置GPIO的输出电平。
优选的，判断BIOS是否通过KCS接口读取到来自BMC的标示位信息的步骤之前，包括：
BMC读取GPIO的第三当前状态信息；
BMC将第三当前状态信息存储至第二配置空间；
BMC判断是否接收到第一操作指令信息，其中，第一操作指令信息为变更GPIO当前状态的操作指令信息；
若是，则BMC变更GPIO的当前状态，生成第四当前状态信息；
BMC判断第三当前状态信息与第四当前状态信息是否一致；
若否，则在第二配置空间的指定位置生成标示位。
优选的，判断BIOS是否通过KCS接口读取到来自BMC的标示位信息的步骤之后，包括：
若否，则BIOS判断是否接收到第二操作指令信息，其中，第二操作指令信息为变更GPIO当前状态的操作指令信息；
若是，则将GPIO从第二预设状态变更为第五当前状态，根据第五当前状态信息，设置GPIO的输出电平。
本发明还提供一种无线缆切换GPU拓扑的装置，包括：
初始化模块，用于操作***上电并完成初始化；
变更模块，用于按照预设方式变更PCH的GPIO的状态；
存储模块，用于存储PCH的GPIO变更后的状态信息；
复位模块，用于进行***复位，完成GPU拓扑结构的切换。
优选的，变更模块包括：
第一判断子模块，用于判断是否为首次开机；
第一执行子模块，用于若否，则读取GPIO的第一当前状态信息，并读取预存于第一配置空间的GPIO的第一预设状态信息；
第二判断子模块，用于判断第一当前状态信息与第一预设状态信息是否一致；
第二执行子模块，用于若否，则根据第一预设状态信息，设置GPIO的输出电平，生成进行***复位的指令信息。
优选的，变更模块还包括：
第三执行子模块，用于若是，则BIOS设定GPIO的第二当前状态；
第一存储子模块，用于BIOS将第二当前状态信息存储至第一配置空间；
第一自检模块，用于BIOS进行上电自检；
第三判断子模块，用于BIOS判断是否通过KCS接口读取到来自BMC的标示位信息，其中，标示位信息与GPIO的第二预设状态信息对应关联；
第四执行子模块，用于若是，则BIOS将GPIO从第二当前状态变更为第二预设状态，根据第二预设状态信息，设置GPIO的输出电平。
优选的，变更模块还包括：
第五执行子模块，用于BMC读取GPIO的第三当前状态信息；
第二存储子模块，用于BMC将第三当前状态信息存储至第二配置空间；
第四判断子模块，用于BMC判断是否接收到第一操作指令信息，其中，第一操作指令信息为变更GPIO当前状态的操作指令信息；
第五执行子模块，用于若是，则BMC变更GPIO的当前状态，生成第四当前状态信息；
第五判断子模块，用于BMC判断第三当前状态信息与第四当前状态信息是否一致；
第六执行子模块，用于若否，则在第二配置空间的指定位置生成标示位。
本发明还提供一种无线缆切换GPU拓扑的设备，用于执行上述无线缆切换GPU拓扑的方法。
本发明的有益效果在于：通过对PCH的GPIO的不同状态设定实现GPU拓扑的自由组合。不需要用户对硬件进行任何变更操作即可实现常用应用的切换，以提升GPU服务器的通用性。同时硬件上可以省去针对不同拓扑结构的不同硬件的备货、减少物料备货种类，节省资金。
附图说明
图1为本发明的一种无线缆切换GPU拓扑的方法的第一实施例的流程示意图；
图2为本发明的一种无线缆切换GPU拓扑的装置的第一实施例的结构示意图；
图3为本发明的一种无线缆切换GPU拓扑的设备的第一实施例的结构示意图；
图4为本发明的一种无线缆切换GPU拓扑的设备的第二实施例的结构示意图。
标号说明：
1、初始化模块； 2、变更模块； 3、存储模块； 4、复位模块； 5、第一CPU； 6、第二CPU； 7、PCH模块； 8、BMC模块； 9、第一MUX模块； 10、第二MUX模块； 11、第三MUX模块； 12、第一PCIe Switch模块； 13、第二PCIe Switch模块；14、PCIe拓展插槽模块。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参照图1，本发明提出一种无线缆切换GPU拓扑的方法，具有对应的操作***，操作***与PCH对应关联，PCH具有对应的GPIO，包括：
S1：操作***上电并完成初始化；
S2：按照预设方式变更PCH的GPIO的状态；
S3：存储PCH的GPIO变更后的状态信息；
S4：进行***复位，完成GPU拓扑结构的切换。
在本发明实施例中，GPU服务器有三种常用的模式，分别为通用模式、平衡模式以及级联模式。操作***包括BIOS（Basic Input Output System，基本输入输出***）和BMC（Baseboard Management Controller，基板管理控制器），PCH（Platform Controller Hub，集成南桥），GPIO（General-purpose input/output，通用型之输入输出）。操作***上电并完成操作***模块的初始化。按照预设方式变更PCH的GPIO的状态，预设方式包括通过BIOS直接变更PCH的GPIO的状态，以及BIOS接收来自BMC的修改PCH的GPIO状态的信息，从而变更PCH的GPIO的状态。具体的，为实现相关控制逻辑，主要控制信号由PCH的GPIO扩展输出控制电平信号。为实现三种不同的模式，使用了2根GPIO信号用做控制。PCH的GPIO 信号经由三极管隔离后分别于PCIe MUX 的控制Pin相连；其中一根用于实现级联模式的切换、另一根用于平衡模式和通用模式的切换；PCH所选用的GPIO 采用常备电源供电即正常关机状态下该GPIO可以保持当前状态。为了BMC 也能获取到当前拓扑状态，也使用了2根GPIO。分别于PCH的GPIO相连，用于获取当前PCH GPIO控制输出的状态。便于远程管理时的状态确认和操作管理。在本发明实施例中，GPIO状态和GPU应用拓扑逻辑关系如下：GPIO1、GPIO2均为低电平时，GPU拓扑为通用模式；GPIO1为高电平、GPIO2为低电平时，GPU拓扑为平衡模式；GPIO2为高电平时，不管GPIO1电平状态，GPU拓扑均为级联模式。操作***存储PCH的GPIO变更后的状态信息，存储空间包括但不限于BMC可访问的内存、EPROM、Flash。操作***进行***复位，操作***进行重启，从而完成GPU拓扑结构的切换。***复位时***平台设备会全部重新初始化，而选用的GPIO状态由于并不是平台复位（PLTRST_N）信号重置属性，所以状态仍然会保持复位前设定的状态，保证了在各设备重置时的状态与所需状态一致，规避变更拓扑后部分设备设定不确定引发异常。复位后BIOS 操作***将重新执行BIOS上电及逻辑流程确保状态正确。通过对PCH的GPIO的不同状态设定实现GPU拓扑的自由组合。不需要用户对硬件进行任何变更操作即可实现三种常用应用（通用模式、平衡模式、级联模式）的切换，以提升GPU服务器的通用性。同时硬件上可以省去针对不同拓扑结构的不同硬件的备货、减少物料备货种类，节省资金。
进一步地，操作***包括BIOS，BIOS具有对应的第一配置空间，第一配置空间预存有GPIO的第一预设状态信息，按照预设方式变更PCH的GPIO的状态的步骤S2，包括：
S21：判断是否为首次开机；
S22：若否，则读取GPIO的第一当前状态信息，并读取预存于第一配置空间的GPIO的第一预设状态信息；
S23：判断第一当前状态信息与第一预设状态信息是否一致；
S24：若否，则根据第一预设状态信息，设置GPIO的输出电平，生成进行***复位的指令信息。
在本发明实施例中，操作***上电完成初始化后，BIOS判断是否为首次开机，即首次上电。如果BIOS为非首次上电，则自动读取NVRAM（Non-Volatile Random Access Memory，非易失性随机访问存储器），即第一配置空间中存储的GPIO的配置设定，即GPIO的第一预设状态信息。由于GPIO状态可通过其他方式（如BMC修改GPIO状态）发生变化，且GPIO状态变化后会重新存储至NVRAM，产生新的第一预设状态。判断第一当前状态信息与第一预设状态信息是否一致，即判断GPIO的第一当前状态对应的参数值与GPIO第一预设状态对应的参数值是否一致，若参数值不一致，则说明NVRAM中GPIO的状态有更新过，需要做变更。举例说明，如GPIO的第一当前状态为平衡模式，GPIO的第一预设状态为级联模式。BIOS操作***判断GPIO的第一当前状态与第一预设状态不一致，则将GPIO的状态从平衡模式修改为级联模式。根据第一预设状态信息，即从NVRAM中读出的GPIO的状态要求设置GPIO输出电平，从而完成无线缆切换GPU服务器的拓扑结构。通过上述设置，BIOS能独立完成设定PCH的GPIO的状态，从而完成无线缆切换GPU服务器的拓扑结构。
进一步地，操作***还包括BMC，BMC具有对应的第二配置空间，第二配置空间存储有用户通过BMC操作生成的GPIO的第二预设状态信息，BIOS具有对应的KCS接口，KCS接口与BMC通信连接，判断是否为首次开机的步骤S21之后，包括：
S211：若是，则BIOS设定GPIO的第二当前状态；
S212：BIOS将第二当前状态信息存储至第一配置空间；
S213：BIOS进行上电自检；
S214：BIOS判断是否通过KCS接口读取到来自BMC的标示位信息，其中，标示位信息与GPIO的第二预设状态信息对应关联；
S215：若是，则BIOS将GPIO从第二当前状态变更为第二预设状态，根据第二预设状态信息，设置GPIO的输出电平。
在本发明实施例中，若BIOS为首次开机，即首次上电。BIOS设定GPIO的第二当前状态，即BIOS将PCH的GPIO按照默认定义进行设定配置。BIOS将第二当前状态信息存储至第一配置空间，即BIOS将默认的定义存入NVRAM中作为GPIO的状态标识，在这个过程中GPIO为默认设定状态，所以状态无需变化，PCIe MUX（PCIe，Multiplexer，PCIe数据选择器）数据流不会有任何变化、CPU到PCIe Switch之间的数据链路也不会有任何动作。BIOS进行上电自检，它负责完成对CPU、主板、内存、软硬盘子***、显示子***（包括显示缓存）、串并行接口、键盘、CD-ROM光驱等的检测。目的是主要检查硬件的好坏。KCS为BIOS的指定***接口。BIOS判断是否通过KCS接口读取到来自BMC的标示位信息，其中，标示位信息与GPIO的第二预设状态信息对应关联；若是，即KCS读取到BMC存储的GPIO变更后的状态值（第二预设状态信息），并设定GPIO状态，即BIOS将GPIO从第二当前状态变更为第二预设状态；同时将变更后的GPIO的状态存储到NVRAM，根据第二预设状态信息，设置GPIO的输出电平。通过上述设置，用户不仅仅可以通过BIOS修改GPIO的状态，还可以通过BMC修改GPIO的状态，修改方式更加灵活。
进一步地，判断BIOS是否通过KCS接口读取到来自BMC的标示位信息的步骤S214之前，包括：
S21A：BMC读取GPIO的第三当前状态信息；
S21B：BMC将第三当前状态信息存储至第二配置空间；
S21C：BMC判断是否接收到第一操作指令信息，其中，第一操作指令信息为变更GPIO当前状态的操作指令信息；
S21D：若是，则变更GPIO的当前状态，生成第四当前状态信息；
S21E：BMC判断第三当前状态信息与第四当前状态信息是否一致；
S21F：若否，则在所述第二配置空间的指定位置生成标示位。
在本发明实施例中，BMC读取GPIO的第三当前状态信息，将第三当前状态信息存储至第二配置空间。BMC在web管理界面中提供图形化可选择的界面供用户查看当前拓扑模式和选择拓扑模式。用户通过在web管理界面，对BMC发送第一操作指令信息，其中，第一操作指令信息为变更GPIO当前状态的操作指令信息。BMC在接收到第一操作指令信息后，变更GPIO的当前状态，生成第四当前状态信息。BMC判断第三当前状态信息与第四当前状态信息是否一致，即如果GPIO变更后的状态与GPIO当前状态不一致，则在与BIOS交互的KCS 配置空间的指定位置进行标识位的设定；同时将GPIO变更后的状态（即第四当前状态信息）要求更新到指定的配置空间和与BIOS交互的KCS配置空间的指定位置，便于BIOS去获取设定的GPIO的变更状态信息（即第四当前状态信息）。
进一步地，判断BIOS是否通过KCS接口读取到来自BMC的标示位信息的步骤S214之后，包括：
S214A：若否，则BIOS判断是否接收到第二操作指令信息，其中，第二操作指令信息为变更GPIO当前状态的操作指令信息；
S214B：若是，则将GPIO从第二预设状态变更为第五当前状态，根据第五当前状态信息，设置GPIO的输出电平。
在本发明实施例中，BIOS具有对应的BIOS Setup界面。与常规的PC一样，在完成BIOS上电自检后，按指定的键，如Del键进入BIOS Setup界面可以对各项设置进行配置。在本发明实施例中，本发明直接在BIOS setup 设定项目中新增GPU topology 设定栏，提供了三个选项对应GPU服务器的通用模式、平衡模式，以及级联模式。用户通过按热键进入BIOS Setup界面，在在GPU topology设定栏下选择所需要设定的模式，生成第二操作指令信息。BIOS判断是否接收到第二操作指令信息；若BIOS操作***接收到第二操作指令信息，则BIOS操作***将GPIO从第二预设状态变更为第五当前状态，根据第五当前状态信息，设置GPIO的输出电平，从而修改GPU服务器的拓扑结构，完成GPU服务器模式的切换。BIOS操作***在保存退出前将修改值存入NVRAM，同时修改GPIO的状态。完成保存和设定后，通过命令发出***复位命令对BIOS操作***进行重启。***复位时***平台设备会全部重新初始化，而选用的GPIO状态由于并不是平台复位（PLTRST_N）信号重置属性，所以状态仍然会保持复位前设定的状态，保证了在各设备重置时的状态与所需状态一致，规避变更拓扑后部分设备设定不确定引发异常。复位后BIOS 操作***将重新执行BIOS上电及逻辑流程确保状态正确。通过上述设置，BIOS Setup界面可直接修改GPIO的当前状态，从而完成GPU服务器模式的切换，简单易学，便于用户学习操作。
参考图2，本发明还提供一种无线缆切换GPU拓扑的装置，包括：
初始化模块1，用于操作***上电并完成初始化；
变更模块2，用于按照预设方式变更PCH的GPIO的状态；
存储模块3，用于存储PCH的GPIO变更后的状态信息；
复位模块4，用于进行***复位，完成GPU拓扑结构的切换。
在本发明实施例中，GPU服务器有三种常用的模式，分别为通用模式、平衡模式以及级联模式。操作***包括BIOS（Basic Input Output System，基本输入输出***）和BMC（Baseboard Management Controller，基板管理控制器），PCH（Platform Controller Hub，集成南桥），GPIO（General-purpose input/output，通用型之输入输出）。操作***上电并完成操作***模块的初始化。按照预设方式变更PCH的GPIO的状态，预设方式包括通过BIOS直接变更PCH的GPIO的状态，以及BIOS接收来自BMC的修改PCH的GPIO状态的信息，从而变更PCH的GPIO的状态。具体的，为实现相关控制逻辑，主要控制信号由PCH 的GPIO扩展输出控制电平信号。为实现三种不同的模式，使用了2根GPIO信号用做控制。PCH的GPIO 信号经由三极管隔离后分别于PCIe MUX 的控制Pin相连；其中一根用于实现级联模式的切换、另一根用于平衡模式和通用模式的切换；PCH所选用的GPIO 采用常备电源供电即正常关机状态下该GPIO可以保持当前状态。为了BMC 也能获取到当前拓扑状态，也使用了2根GPIO。分别于PCH的GPIO相连，用于获取当前PCH GPIO控制输出的状态。便于远程管理时的状态确认和操作管理。在本发明实施例中，GPIO状态和GPU应用拓扑逻辑关系如下：GPIO1、GPIO2均为低电平时，GPU拓扑为通用模式；GPIO1为高电平、GPIO2为低电平时，GPU拓扑为平衡模式；GPIO2为高电平时，不管GPIO1电平状态，GPU拓扑均为级联模式。操作***存储PCH的GPIO变更后的状态信息，存储空间包括但不限于BMC可访问的内存、EPROM、Flash。操作***进行***复位，操作***进行重启，从而完成GPU拓扑结构的切换。***复位时***平台设备会全部重新初始化，而选用的GPIO状态由于并不是平台复位（PLTRST_N）信号重置属性，所以状态仍然会保持复位前设定的状态，保证了在各设备重置时的状态与所需状态一致，规避变更拓扑后部分设备设定不确定引发异常。复位后BIOS 操作***将重新执行BIOS上电及逻辑流程确保状态正确。通过对PCH的GPIO的不同状态设定实现GPU拓扑的自由组合。不需要用户对硬件进行任何变更操作即可实现三种常用应用（通用模式、平衡模式、级联模式）的切换，以提升GPU服务器的通用性。同时硬件上可以省去针对不同拓扑结构的不同硬件的备货、减少物料备货种类，节省资金。
进一步地，变更模块2包括第一判断子模块、第一执行子模块、第二判断子模块，以及第二执行子模块。
第一判断子模块，用于判断是否为首次开机；
第一执行子模块，用于若否，则读取GPIO的第一当前状态信息，并读取预存于第一配置空间的GPIO的第一预设状态信息；
第二判断子模块，用于判断第一当前状态信息与第一预设状态信息是否一致；
第二执行子模块，用于若否，则根据第一预设状态信息，设置GPIO的输出电平，生成进行***复位的指令信息。
在本发明实施例中，操作***上电完成初始化后，BIOS判断是否为首次开机，即首次上电。如果BIOS为非首次上电，则自动读取NVRAM（Non-Volatile Random Access Memory，非易失性随机访问存储器），即第一配置空间中存储的GPIO的配置设定，即GPIO的第一预设状态信息。由于GPIO状态可通过其他方式（如BMC修改GPIO状态）发生变化，且GPIO状态变化后会重新存储至NVRAM，产生新的第一预设状态。判断第一当前状态信息与第一预设状态信息是否一致，即判断GPIO的第一当前状态对应的参数值与GPIO第一预设状态对应的参数值是否一致，若参数值不一致，则说明NVRAM中GPIO的状态有更新过，需要做变更。举例说明，如GPIO的第一当前状态为平衡模式，GPIO的第一预设状态为级联模式。BIOS操作***判断GPIO的第一当前状态与第一预设状态不一致，则将GPIO的状态从平衡模式修改为级联模式。根据第一预设状态信息，即从NVRAM中读出的GPIO的状态要求设置GPIO输出电平，从而完成无线缆切换GPU服务器的拓扑结构。通过上述设置，BIOS能独立完成设定PCH的GPIO的状态，从而完成无线缆切换GPU服务器的拓扑结构。
进一步地，变更模块2还包括第三执行子模块、第一存储子模块、第一自检模块、第三判断子模块以及第四执行子模块。
第三执行子模块，用于若是，则BIOS设定GPIO的第二当前状态；
第一存储子模块，用于BIOS将第二当前状态信息存储至第一配置空间；
第一自检模块，用于BIOS进行上电自检；
第三判断子模块，用于BIOS判断BIOS是否通过KCS接口读取到来自BMC的标示位信息，其中，标示位信息与GPIO的第二预设状态信息对应关联；
第四执行子模块，用于若是，则BIOS将GPIO从第二当前状态变更为第二预设状态，根据第二预设状态信息，设置GPIO的输出电平。
在本发明实施例中，若BIOS为首次开机，即首次上电。BIOS设定GPIO的第二当前状态，即BIOS将PCH的GPIO按照默认定义进行设定配置。BIOS将第二当前状态信息存储至第一配置空间，即BIOS将默认的定义存入NVRAM中作为GPIO的状态标识，在这个过程中GPIO为默认设定状态，所以状态无需变化，PCIe MUX（PCIe，Multiplexer，PCIe数据选择器）数据流不会有任何变化、CPU到PCIe Switch之间的数据链路也不会有任何动作。BIOS进行上电自检，它负责完成对CPU、主板、内存、软硬盘子***、显示子***（包括显示缓存）、串并行接口、键盘、CD-ROM光驱等的检测。目的是主要检查硬件的好坏。KCS为BIOS的指定***接口。BIOS判断是否通过KCS接口读取到来自BMC的标示位信息，其中，标示位信息与GPIO的第二预设状态信息对应关联；若是，即KCS读取到BMC存储的GPIO变更后的状态值（第二预设状态信息），并设定GPIO状态，即BIOS将GPIO从第二当前状态变更为第二预设状态；同时将变更后的GPIO的状态存储到NVRAM，根据第二预设状态信息，设置GPIO的输出电平。通过上述设置，用户不仅仅可以通过BIOS修改GPIO的状态，还可以通过BMC修改GPIO的状态，修改方式更加灵活。
进一步地，变更模块2还包括第五执行子模块、第二存储子模块、第四判断子模块、第五执行子模块、第五判断子模块以及第六执行子模块。
第五执行子模块，用于BMC读取GPIO的第三当前状态信息；
第二存储子模块，用于BMC将第三当前状态信息存储至第二配置空间；
第四判断子模块，用于BMC判断是否接收到第一操作指令信息，其中，第一操作指令信息为变更GPIO当前状态的操作指令信息；
第五执行子模块，用于若是，则BMC变更GPIO的当前状态，生成第四当前状态信息；
第五判断子模块，用于BMC判断第三当前状态信息与第四当前状态信息是否一致；
第六执行子模块，用于若否，则BMC在第二配置空间的指定位置生成标示位。
在本发明实施例中，BMC读取GPIO的第三当前状态信息，将第三当前状态信息存储至第二配置空间。BMC在web管理界面中提供图形化可选择的界面供用户查看当前拓扑模式和选择拓扑模式。用户通过在web管理界面，对BMC发送第一操作指令信息，其中，第一操作指令信息为变更GPIO当前状态的操作指令信息。BMC在接收到第一操作指令信息后，变更GPIO的当前状态，生成第四当前状态信息。BMC判断第三当前状态信息与第四当前状态信息是否一致，即如果GPIO变更后的状态与GPIO当前状态不一致，则在与BIOS交互的KCS 配置空间的指定位置进行标识位的设定；同时将GPIO变更后的状态（即第四当前状态信息）要求更新到指定的配置空间和与BIOS交互的KCS配置空间的指定位置，便于BIOS去获取设定的GPIO的变更状态信息（即第四当前状态信息）。
进一步地，变更模块2还包括第六判断子模块和第七执行子模块。
第六判断子模块，用于若否，则BIOS判断是否接收到第二操作指令信息，其中，第二操作指令信息为变更GPIO当前状态的操作指令信息；
第七执行子模块，用于若是，则将GPIO从第二预设状态变更为第五当前状态，根据第五当前状态信息，设置GPIO的输出电平。
在本发明实施例中，BIOS具有对应的BIOS Setup界面。与常规的PC一样，在完成BIOS上电自检后，按指定的键，如Del键进入BIOS Setup界面可以对各项设置进行配置。在本发明实施例中，本发明直接在BIOS setup 设定项目中新增GPU topology 设定栏，提供了三个选项对应GPU服务器的通用模式、平衡模式，以及级联模式。用户通过按热键进入BIOS Setup界面，在在GPU topology设定栏下选择所需要设定的模式，生成第二操作指令信息。BIOS判断是否接收到第二操作指令信息；若BIOS操作***接收到第二操作指令信息，则BIOS操作***将GPIO从第二预设状态变更为第五当前状态，根据第五当前状态信息，设置GPIO的输出电平，从而修改GPU服务器的拓扑结构，完成GPU服务器模式的切换。BIOS操作***在保存退出前将修改值存入NVRAM，同时修改GPIO的状态。完成保存和设定后，通过命令发出***复位命令对BIOS操作***进行重启。***复位时***平台设备会全部重新初始化，而选用的GPIO状态由于并不是平台复位（PLTRST_N）信号重置属性，所以状态仍然会保持复位前设定的状态，保证了在各设备重置时的状态与所需状态一致，规避变更拓扑后部分设备设定不确定引发异常。复位后BIOS 操作***将重新执行BIOS上电及逻辑流程确保状态正确。通过上述设置，BIOS Setup界面可直接修改GPIO的当前状态，从而完成GPU服务器模式的切换，简单易学，便于用户学习操作。
参考图3和图4，本发明还提供一种无线缆切换GPU拓扑的设备，用于执行上述的无线缆切换GPU拓扑的方法。
在本发明实施例中，无线缆切换GPU拓扑的设备包括第一CPU5、第二CPU6、PCH模块7、BMC模块8、第一MUX模块9、第二MUX模块10、第三MUX模块11、第一PCIe Switch模块12、第二PCIe Switch模块13和PCIe拓展插槽14。PCIe信号分别由第一CPU5和第二CPU6的不同PCIe root port扩展，并经由PCIe Switch拓展多个PCIe Slot实现多个GPU卡的PCIe拓展的需求。PCIe Swtich为96 Lane（通道）的IC，IC型号为PEX8796，可提供6个PCIe x16的Port，可以自定义上行和下行口功能。本发明所使用的MUX模块均为行业通用的PCIe MUX，如 NXP的CBTL04083BBS，但并不限定于只能使用当前型号才可以使用。具体的，参照图3，PCIe拓展插槽模块12从右到左，依次为第一拓展插槽、第二拓展插槽.....第十拓展插槽。第一CPU5的第一个PCIe root Port（Port A）与第一PCIe Switch模块的12的上行接口(Port A）直接相连；第一CPU5的另一个PCIe root Port（Port B）与第一MUX模块的Port B相连，第二CPU6的PCIe root Port（Port A）与第一MUX模块的Port C相连，并经由第一MUX模块9的Port A与第二PCIe Switch模块13的上行接口Port A相连。其中，第一PCIe Switch模块12的PCIe Port定义为固定模式，第一PCIe Switch模块12的Port A 与第一CPU5的PCIe root Port A相连，第一PCIe Switch模块12的Port B/C/D/E/F均为下行接口，第一PCIe Switch模块12的Port B/C/D/E分别与第一拓展插槽、第二拓展插槽、第三拓展插槽和第四拓展插槽相连。第一PCIe Switch模块12的Port F与第三MUX模块11的Port B相连，经由第三MUX模块11的Port B和Port A与第五拓展插槽相连。第三MUX模块11的Port C与第二MUX模块10的Port C相连。第二MUX模块10的Port B与第六PCIe拓展插槽相连。第二MUX模块10的Port A与第二PCIe Switch模块13的上行/下行可配置端口Port B相连。第二PCIeSwitch模块13定义为可变模式，其中，第二PCIe Switch模块13的Port C/D/E/F四个Port为固定的下行接口，该四个接口与分别与第七拓展插槽、第八拓展插槽、第九拓展插槽和第十拓展插槽相连。第二PCIe Switch模块13的Port A/B为上行/下行可配置端口，该两个接口可根据Uplink Strap状态来配置定义其中一个端口为上行端口、另一个端口为下行端口。第二PCIe Switch模块13的Port A与第一MUX模块9的Port A相连，Port B与第二MUX模块10的Port B相连。在本发明实施例中，在GPU拓扑结构为通用模式和平衡模式时，第一PCIeSwitch模块12和第二PCIe Switch模块13的下行接口均为A/B通路，所以PCIe拓展插槽拓展为最大化，可以拓展10个PCIe拓展插槽。当GPU拓扑结构为级联模式时，GPIO信号变更为高电平，第一PCIe Switch模块12的下行接口Port F信号由于第三MUX模块11信道切换为A/C通路，所以第五拓展插槽处于断开状态，无法使用；同时，第二PCIe Switch模块13在判别到Srtap Pin为高电平后，将Port B变更为上行接口，第二MUX模块10切换为A/C通路，实现了第一PCIe Switch模块12和第二PCIe Switch模块13的信号级联，同时第六拓展插槽处于断开状态，无法使用，所以在级联模式下只能提供8个有效的PCIe拓展插槽。
参照图4，为无线缆切换GPU拓扑的设备的另一种硬件实施例。
在本发明实施例中，第一CPU5的第一PCIe root Port（Port A）与第一PCIeSwitch模块12的上行接口Port A直接相连。第一CPU5的PCIe root Port (Port B)和第二CPU6的PCIe root Port（Port A）分别与第一MUX模块9的Port B和Port C 相连，并经由第一MUX模块9的Port A与第二MUX模块10的Port B相连；第二MUX模块10的Port A与第二PCIeSwitch模块13的上行接口Port A相连；第二MUX模块10的Port C与第二PCIe Switch模块13的Port A相连。第三MUX模块11的Port A以及Port B分别与第一PCIe Switch模块12的下行接口Port F和第五拓展插槽相连。其中，第一PCIe Switch模块12的PCIe Port定义为固定模式，其中，Port A为上行接口，与第一CPU5的Port A相连；第一PCIe Switch模块12的其它五个接口PortB/C/D/E/F为下行接口，下行接口中的Port B/C/D/E分别与第一拓展插槽、第二拓展插槽、第三拓展插槽和第四拓展插槽相连。第一PCIe Switch模块12的Port F与第三MUX模块11的Port A相连，经由第三MUX模块11的Port B与第五拓展插槽相连，同时第三MUX模块11的Port C与第二MUX模块10的Port C相连。第二MUX模块10的Port A与第二PCIeSwitch模块13的Port A相连，第二MUX模块10的Port B与第一MUX模块9的Port A相连。第二PCIe Switch模块13定义为固定模式，其中，第二PCIe Switch模块13的Port A为上行接口，与第二MUX模块10的Port A相连，经由第二MUX模块10的Port B/C分别接入不同的上行信号，第二PCIe Switch模块13的Port B/C/D/E/F五个Port为固定的下行接口分别与第六拓展插槽、第七拓展插槽、第八拓展插槽、第九拓展插槽和第十拓展插槽相连。在本发明实施例中，在GPU拓扑结构为通用模式和平衡模式时，第一PCIe Switch模块12和第二PCIeSwitch模块13的下行接口均为A/B通路，所以PCIe拓展插槽拓展为最大化，可以拓展10个PCIe拓展插槽。当GPU拓扑结构为级联模式时，第一PCIe Switch模块12的下行接口Port F信号由于第三MUX模块11信道切换为A/C通路，所以第五拓展插槽处于断开状态，无法使用。第二MUX模块10通路切换为A/C通路，实现了第一PCIe Switch模块12和第二PCIe Switch模块13的信号级联。第二PCIe Switch模块13的下行接口未做任何的配置变动，仍然保持了5个拓展插槽，所以GPU拓扑结构在级联模式下，可以拓展9个PCIe拓展插槽。
为实现图3和图4中无线缆切换GPU拓扑的设备相关控制逻辑，主要控制信号由PCH模块7的GPIO扩展输出控制电平信号。本发明实施例中，所使用的PCIe Switch模块10为行业通用的PEX8796，但并不限定于只能当前型号才可以使用。本发明所使用的MUX模块为行业通用的PCIe MUX，如 NXP的CBTL04083BBS，但并不限定于只能使用当前型号才可以使用。本发明所提及的PCH模块7为Intel C62x 桥片为通用桥片、BMC模块8为AST2500 通用为通用芯片，各项逻辑和方法并不只限定在当前条件下才可使用。为实现三种不同的模式，使用了2根GPIO信号用做控制，对应图3或图4中所示的GPIO1和GPIO2信号。PCH模块7的 GPIO在未初始化之前默认状态由外部上下拉电阻来定义，初始化后由软件控制来定义；同时PCH模块7的GPIO Pin在状态复位方面有RSMRST_N信号重置、平台复位信号PLTRST_N信号重置，以及芯片完全掉电重置三种类型信号；本发明所选用的PCH模块7的 GPIO采用常备电源供电非平台复位重置类型信号，即正常关机状态下该GPIO可以保持当前状态。为了BMC也能获取到当前拓扑状态，也使用了2个GPIO Pin。分别于PCH模块7的GPIO1、GPIO2相连，用于获取当前PCH模块7的 GPIO控制输出的状态、便于远程管理时的状态确认和操作管理。PCH模块7的GPIO经由三极管隔离后或直接分别于第一MUX模块9的方向控制Pin（SEL）、第二PCIeSwitch模块13的上行口strap Pin相连；其中GPIO1信号用于平衡模式和通用模式的切换、GPIO2信号用于实现级联模式的切换； 在实际应用GPIO默认状态和对应的GPU应用拓扑可以根据实际需要来定义。本发明选用的MUX模块为PCIe MUX IC，PCIe MUX IC在SEL 为低时，通道A和通道B相通；SEL为高时，通道A和通道C相通，所以在实施时GPIO状态和GPU应用拓扑逻辑关系如下：GPIO1、GPIO2均为低电平时GPU拓扑结构为通用模式；GPIO1为高电平、GPIO2为低电平时GPU拓扑结构为平衡模式，GPIO2为高电平时，不管GPIO1电平状态，GPU拓扑结构均为级联模式。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种无线缆切换GPU拓扑的方法，其特征在于，具有对应的操作***，所述操作***包括BIOS和BMC，所述操作***与PCH对应关联，所述PCH具有对应的GPIO，包括：
所述操作***上电并完成初始化；
按照预设方式变更所述PCH的GPIO的状态；
存储所述PCH的GPIO变更后的状态信息；
进行***复位，完成GPU拓扑结构的切换，所述GPU拓扑结构包括通用模式、平衡模式和级联模式；
其中，
所述BIOS具有对应的第一配置空间，所述第一配置空间预存有所述GPIO的第一预设状态信息，所述按照预设方式变更所述PCH的GPIO的状态的步骤，包括：
判断是否为首次开机；
若否，则读取所述GPIO的第一当前状态信息，并读取预存于所述第一配置空间的所述GPIO的第一预设状态信息；
判断所述第一当前状态信息与所述第一预设状态信息是否一致；
若否，则根据所述第一预设状态信息，设置所述GPIO的输出电平，生成进行***复位的指令信息；
其中，所述BMC具有对应的第二配置空间，所述第二配置空间存储有用户通过所述BMC操作生成的所述GPIO的第二预设状态信息，所述BIOS具有对应的KCS接口，所述KCS接口与所述BMC通信连接，所述判断是否为首次开机的步骤之后，包括：
若是，则所述BIOS设定所述GPIO的第二当前状态；
所述BIOS将所述第二当前状态信息存储至所述第一配置空间；
所述BIOS进行上电自检；
所述BIOS判断是否通过所述KCS接口读取到来自所述BMC的标示位信息，其中，所述标示位信息与所述GPIO的第二预设状态信息对应关联；
若是，则所述BIOS将所述GPIO从所述第二当前状态变更为所述第二预设状态，根据所述第二预设状态信息，设置所述GPIO的输出电平；
其中，
BIOS setup设定项目中新增GPU topology设定栏，提供了三个选项对应GPU服务器的通用模式、平衡模式，以及级联模式，所述判断所述BIOS是否通过所述KCS接口读取到来自所述BMC的标示位信息的步骤之后，包括：
若否，则所述BIOS判断是否接收到第二操作指令信息，其中，所述第二操作指令信息为变更所述GPIO当前状态的操作指令信息；
若是，则将所述GPIO从所述第二预设状态变更为第五当前状态，根据第五当前状态信息，设置所述GPIO的输出电平。
2.根据权利要求1所述的无线缆切换GPU拓扑的方法，其特征在于，所述判断所述BIOS是否通过所述KCS接口读取到来自所述BMC的标示位信息的步骤之前，包括：
所述BMC读取所述GPIO的第三当前状态信息；
所述BMC将所述第三当前状态信息存储至所述第二配置空间；
所述BMC判断是否接收到第一操作指令信息，其中，所述第一操作指令信息为变更所述GPIO当前状态的操作指令信息；
若是，则所述BMC变更所述GPIO的当前状态，生成第四当前状态信息；
所述BMC判断所述第三当前状态信息与所述第四当前状态信息是否一致；
若否，则在所述第二配置空间的指定位置生成标示位。
3.一种无线缆切换GPU拓扑的装置，其特征在于，包括：
初始化模块，用于操作***上电并完成初始化；
变更模块，用于按照预设方式变更PCH的GPIO的状态；
存储模块，用于存储所述PCH的GPIO变更后的状态信息；
复位模块，用于进行***复位，完成GPU拓扑结构的切换，所述GPU拓扑结构包括通用模式、平衡模式和级联模式；
其中，
所述变更模块包括：
第一判断子模块，用于判断是否为首次开机；
第一执行子模块，用于若否，则读取所述GPIO的第一当前状态信息，并读取预存于第一配置空间的所述GPIO的第一预设状态信息；
第二判断子模块，用于判断所述第一当前状态信息与所述第一预设状态信息是否一致；
第二执行子模块，用于若否，则根据所述第一预设状态信息，设置所述GPIO的输出电平，生成进行***复位的指令信息；
其中，
所述变更模块还包括：
第三执行子模块，用于判定BIOS为首次开机，则所述BIOS设定所述GPIO的第二当前状态；
第一存储子模块，用于所述BIOS将所述第二当前状态信息存储至所述第一配置空间；
第一自检模块，用于所述BIOS进行上电自检；
第三判断子模块，用于所述BIOS判断所述BIOS是否通过KCS接口读取到来自BMC的标示位信息，其中，所述标示位信息与所述GPIO的第二预设状态信息对应关联；
第四执行子模块，用于若是，则所述BIOS将所述GPIO从所述第二当前状态变更为所述第二预设状态，根据所述第二预设状态信息，设置所述GPIO的输出电平；
其中，
变更模块还包括第六判断子模块和第七执行子模块；
第六判断子模块，用于若否，则BIOS判断是否接收到第二操作指令信息，其中，第二操作指令信息为变更GPIO当前状态的操作指令信息；
第七执行子模块，用于若是，则将GPIO从第二预设状态变更为第五当前状态，根据第五当前状态信息，设置GPIO的输出电平。
4.根据权利要求3所述的无线缆切换GPU拓扑的装置，其特征在于，所述变更模块还包括：
第五执行子模块，用于所述BMC读取所述GPIO的第三当前状态信息；
第二存储子模块，用于所述BMC将所述第三当前状态信息存储至第二配置空间；
第四判断子模块，用于所述BMC判断是否接收到第一操作指令信息，其中，所述第一操作指令信息为变更所述GPIO当前状态的操作指令信息；
第五执行子模块，用于若是，则所述BMC变更所述GPIO的当前状态，生成第四当前状态信息；
第五判断子模块，用于所述BMC判断所述第三当前状态信息与所述第四当前状态信息是否一致；
第六执行子模块，用于若否，则所述BMC在所述第二配置空间的指定位置生成标示位。
5.一种无线缆切换GPU拓扑的设备，其特征在于，用于执行权利要求1至2任意一项所述的无线缆切换GPU拓扑的方法。
CN201910843172.8A 2019-09-06 2019-09-06 一种无线缆切换gpu拓扑的方法、装置以及设备 Active CN110347625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910843172.8A CN110347625B (zh) 2019-09-06 2019-09-06 一种无线缆切换gpu拓扑的方法、装置以及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910843172.8A CN110347625B (zh) 2019-09-06 2019-09-06 一种无线缆切换gpu拓扑的方法、装置以及设备

Publications (2)

Publication Number Publication Date
CN110347625A CN110347625A (zh) 2019-10-18
CN110347625B true CN110347625B (zh) 2020-02-18

Family

ID=68181366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910843172.8A Active CN110347625B (zh) 2019-09-06 2019-09-06 一种无线缆切换gpu拓扑的方法、装置以及设备

Country Status (1)

Country Link
CN (1) CN110347625B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111414069A (zh) * 2020-02-14 2020-07-14 苏州浪潮智能科技有限公司 一种gpu服务器的功耗控制方法、***及相关组件
CN111352787B (zh) * 2020-03-13 2023-08-18 浪潮商用机器有限公司 一种gpu拓扑连接检测方法、装置、设备及存储介质
CN112306947A (zh) * 2020-11-05 2021-02-02 山东云海国创云计算装备产业创新中心有限公司 一种拓扑切换方法、装置及设备
CN113194048B (zh) * 2021-04-16 2023-05-26 山东英信计算机技术有限公司 一种动态切换cpu与gpu拓扑的装置及使用方法
CN113849431A (zh) * 2021-09-24 2021-12-28 山东云海国创云计算装备产业创新中心有限公司 一种***拓扑结构切换方法、装置及介质
CN115905094A (zh) * 2022-10-13 2023-04-04 超聚变数字技术有限公司 一种电子设备及其PCIe拓扑配置方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109002402A (zh) * 2017-06-06 2018-12-14 佛山市顺德区顺达电脑厂有限公司 快速***组件互连界面卡的初始化方法
CN208752600U (zh) * 2018-09-29 2019-04-16 上海华东电脑股份有限公司 一种机架式服务器多功能硬盘背板***
CN208987216U (zh) * 2018-07-23 2019-06-14 深圳市同泰怡信息技术有限公司 Pcb板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US7496742B2 (en) * 2006-02-07 2009-02-24 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
US9524262B2 (en) * 2011-08-18 2016-12-20 Hewlett-Packard Development Company, L.P. Connecting expansion slots
CN108845970B (zh) * 2018-05-30 2021-07-27 郑州云海信息技术有限公司 一种自由切换gpu服务器拓扑的装置及方法
CN108959154A (zh) * 2018-09-20 2018-12-07 郑州云海信息技术有限公司 一种pcie扩展卡和pcie扩展***

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109002402A (zh) * 2017-06-06 2018-12-14 佛山市顺德区顺达电脑厂有限公司 快速***组件互连界面卡的初始化方法
CN208987216U (zh) * 2018-07-23 2019-06-14 深圳市同泰怡信息技术有限公司 Pcb板
CN208752600U (zh) * 2018-09-29 2019-04-16 上海华东电脑股份有限公司 一种机架式服务器多功能硬盘背板***

Also Published As

Publication number Publication date
CN110347625A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN110347625B (zh) 一种无线缆切换gpu拓扑的方法、装置以及设备
US9983889B1 (en) Booting of integrated circuits
JPH08180013A (ja) コンピュータシステム、ｐｃｉバスクロック信号周波数における変化に応答してｐｃｉバス装置のコンフィギュレーションレジスタを再構成する方法、およびｐｃｉバス装置がｐｃｉバスと異なる動作速度を有することをオペレータに通知する方法
US10140231B2 (en) Flexible port configuration based on interface coupling
CN110968352B (zh) 一种pcie设备的复位***及服务器***
US11874787B2 (en) Platform controller hub (PCH) chipsets in platforms as extended IO expander(s)
US20030182495A1 (en) Memory device having automatic protocol detection
WO2024078223A1 (zh) 一种电子设备及其PCIe拓扑配置方法和装置
CN113204375A (zh) 一种多路服务器分区方法、***及设备
US11442885B2 (en) System and method to change field-programmable gate array personality from a baseboard management controller
CN116132009A (zh) 时钟切换装置、服务器及时钟切换方法
US6226741B1 (en) Jumperless computer system
CN110399328B (zh) 一种板载图形处理器控制方法与装置
US20210041933A1 (en) System and Method for Power Management of Field-Programmable Gate Arrays and Load Balancing of Personality Bitstreams from a Baseboard Management Controller
US4947478A (en) Switching control system for multipersonality computer system
US6457137B1 (en) Method for configuring clock ratios in a microprocessor
CN108108314B (zh) 交换器***
WO2023155363A1 (zh) 服务器动态热备份的方法、装置、设备及存储介质
CN211375594U (zh) 一种基于sw421处理器的接口扩展机构
CN113760800A (zh) 基于bmc的串口路径选择方法、***、终端及存储介质
JP6841876B2 (ja) プロセッサモジュールのフレキシブル接続
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
TWI659295B (zh) 伺服器及伺服器開機初始化方法
CN113608937B (zh) 硬盘背板led无硬盘测试装置及方法
JP3129397B2 (ja) マイクロコンピュータ用エミュレーション装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant