CN110346602A - 一种加速度计、环境传感器的集成芯片及其制造方法 - Google Patents

Abstract

本发明公开了一种加速度计、环境传感器的集成芯片，包括支撑部，以及通过悬臂梁连接在所述支撑部上的质量块；在悬臂梁上设置有第一压敏电阻；第一压敏电阻被配置为检测质量块在受到加速度影响时悬臂梁的形变程度；质量块上具有凹槽；还包括设置在质量块上且覆盖所述凹槽的敏感膜；在敏感膜上设置有第二压敏电阻；第二压敏电阻被配置为检测敏感膜受到环境变化发生形变的程度。根据本公开的一个实施例，将加速度计和环境传感器集成在同一芯片内，可以大大降低了芯片占用的空间，利于电子器件的小型化发展。

Description

一种加速度计、环境传感器的集成芯片及其制造方法

技术领域

本发明涉及集成芯片领域，更具体地，涉及一种加速度计和环境传感器集成在一起的芯片；本发明还涉及该集成芯片的制造方法。

背景技术

近年来，随着科学技术的发展，电子产品的体积在不断减小，而且人们对这些便携电子产品的性能要求也越来越高，这就要求与之配套的电子零部件的体积也必须随之减小。

随着工业数字化、智能化发展，传感器已经不再局限于手机的应用，而且在可穿戴设备、智能家居、智慧交通、工业制造等领域中得到了广泛的应用。

但是在现有的工艺结构中，惯性器件和环境传感器大多采用不同的工艺流程，所以只能通过两颗不同的芯片来分别实现惯性信号和环境信号的检测，这不但增加了制造的成本，同时也增大了芯片的使用面积。而且现在各传感器的制造工艺已经比较成熟，工艺能力已经接近极限，很难再根据***厂商的要求进一步缩减芯片的尺寸。

发明内容

本发明的一个目的是提供一种加速度计、环境传感器的集成芯片的新技术方案。

根据本发明的第一方面，提供了一种加速度计、环境传感器的集成芯片，包括支撑部，以及通过悬臂梁连接在所述支撑部上的质量块；在所述悬臂梁上设置有第一压敏电阻；所述第一压敏电阻被配置为检测质量块在受到加速度影响时悬臂梁的形变程度；

所述质量块上具有凹槽；还包括设置在质量块上且覆盖所述凹槽的敏感膜；所述敏感膜对环境敏感；在所述敏感膜上设置有第二压敏电阻；所述第二压敏电阻被配置为检测敏感膜受到环境变化发生形变的程度。

可选地，所述悬臂梁设置有多个，分布在质量块的周向上；每个悬臂梁上对应至少一个第一压敏电阻；多个第一压敏电阻构成惠斯通电桥。

可选地，所述第二压敏电阻设置有多个，均匀分布在敏感膜上，该多个第二压敏电阻构成惠斯通电桥。

可选地，所述第一压敏电阻设置在悬臂梁与支撑部连接的位置，所述第一压敏电阻的一部分位于悬臂梁位置，另一部分位于支撑部上。

可选地，所述第二压敏电阻的一部分设置在敏感膜上对应凹槽的位置，另一部分设置在敏感膜上对应质量块的位置。

可选地，所述悬臂梁与敏感膜采用相同的材质，且通过相同的工艺制造。

可选地，所述敏感膜对压力敏感，所述敏感膜与凹槽围成的腔体为真空腔。

可选地，还包括衬底，所述支撑部的底端连接在所述衬底上，并与衬底围成了用于容纳质量块的空间。

根据本发明的另一方面，还提供了一种上述集成芯片的制造方法，包括以下步骤：

在第一晶圆上通过刻蚀形成凹槽；

将第二晶圆键合在第一晶圆上且覆盖所述凹槽；

研磨第二晶圆至预定的厚度，形成薄膜；

在薄膜上相应的位置通过离子注入的方式形成第一压敏电阻、第二压敏电阻；

对薄膜相应的位置进行刻蚀，形成悬臂梁和敏感膜；

对第一晶圆的背面进行刻蚀，从而形成位于中部的质量块，位于质量块外侧的支撑部，并将质量块、悬臂梁释放。

可选地，在形成质量块、支撑部之后，还包括将支撑部键合在衬底上的步骤。

根据本公开的一个实施例，将加速度计和环境传感器集成在同一芯片内，可以大大降低了芯片占用的空间，利于电子器件的小型化发展。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本发明集成芯片的俯视图。

图2是本发明集成芯片的剖视图。

图3是图1中集成芯片在受到加速度时的示意图。

图4是图1中集成芯片在受到压力变化时的示意图。

图5a至图5e是本发明集成芯片的制造工艺流程图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

参考图1、图2，本发明提供了一种加速度计、环境传感器的集成芯片，包括衬底1以及支撑在该衬底1上的支撑部2，以及通过悬臂梁3连接在支撑部2上的质量块4。支撑部2的底端连接在衬底1上，并与衬底1围成了用于容纳质量块4的空间。

支撑部2起到支撑、承接的作用，质量块4通过悬臂梁3支撑在支撑部2上，使得质量块4在受到外界的加速度时，可以在垂直于质量块4的方向上发生位移。悬臂梁3可以设置有多个，例如可设置有四个，均匀分布在质量块的周向方向上。例如当质量块选择矩形结构时，四个悬臂梁3的一端分别连接质量块4的四个侧壁的中心位置，另一端连接在支撑部2上，使得可以将质量块4稳定地支撑起来。

在悬臂梁3上设置有第一压敏电阻6，可通过本领域技术人员所熟知的方式在悬臂梁3上设置第一压敏电阻6。当悬臂梁3发生形变后，第一压敏电阻6的阻值会随着该形变而发生变化，例如阻值增大或者减小，以此可以表征悬臂梁形变的程度。

第一压敏电阻6的数量可以设置多个，在图1、图2的实施例中，第一压敏电阻6设置有四个，每个悬臂梁3各设置有一个。四个第一压敏电阻6构成惠斯通电桥，以使得第一压敏电阻可以检测质量块4在受到加速度时悬臂梁3的形变信息。

当然对于本领域的技术人员而言，每个悬臂梁3也可以设置多个第一压敏电阻6，在此不再具体说明。

参考图3，当受到向下的加速度影响时，质量块4会带动四个悬臂梁3向下发生形变，由此可改变悬臂梁3上的第一压敏电阻6的阻值，从而通过第一压敏电阻6构成的惠斯通电桥检测出变化的电信号，以表征悬臂梁3的形变状态。

在惠斯通全桥电路中，其中一对第一压敏电阻的阻值变化与另一对第一压敏电阻的阻值变化相反。例如其中一对第一压敏电阻的阻值变大时，而另一对第一压敏电阻的阻值减小。这种不同变化的压敏电阻可以通过本领域技术人员所熟知的工艺制造，在此不再具体说明。

可选地，第一压敏电阻6设置在悬臂梁3与支撑部2连接的位置，参考图1,第一压敏电阻6的一部分位于悬臂梁3位置，另一部分位于支撑部2上。当悬臂梁3发生形变时，其与支撑部2连接位置的形变是最大的。将第一压敏电阻6设置在该位置，可以提高第一压敏电阻6的灵敏度。

本发明的集成芯片，在质量块4上开设有凹槽；还包括设置在质量块4上且覆盖凹槽的敏感膜5。该敏感膜5可以贴附在质量块4的端面上，且将凹槽覆盖起来。

该敏感膜5可以根据其检测环境信息的不同而选用不同的材料。例如该环境传感器为温度传感器时，则敏感膜5选用对温度敏感的材料。当该环境传感器为湿度传感器或者气体传感器时，则敏感膜5选用对湿度或者气体敏感的材料。

在本发明一个具体的实施方式中，该环境传感器为气压传感器，则该敏感膜5选用对压力敏感的材质。为了形成气压传感器，敏感膜5与质量块4上的凹槽围成的腔体为真空腔8，参考图3。

在敏感膜5上设置有第二压敏电阻7，第二压敏电阻7的工作原理与第一压敏电阻6的工作原理相同，可通过该第二压敏电阻7来检测敏感膜5受到压力发生形变的程度，以表征外界压力的大小。

可通过本领域技术人员所熟知的离子注入等方式在敏感膜5上设置第二压敏电阻7。第二压敏电阻7的数量可以设置多个，在图1、图2的实施例中，第二压敏电阻7设置有四个，均匀分布在敏感膜5上。四个第二压敏电阻7构成惠斯通电桥，通过该惠斯通电桥来检测敏感膜5受压时的形变。

当没有气压作用在敏感膜5上时，电桥的差分输出为0；当外界气压作用在薄膜上时，由于腔内外存在气压差，会使薄膜变形，变形产生的应力作用在第二压敏电阻7上，使第二压敏电阻7的阻值发生改变(ΔR)，电桥的差分输出为非0值，参考图4。

在惠斯通全桥电路中，其中一对第二压敏电阻的阻值变化与另一对第二压敏电阻的阻值变化相反。例如其中一对第二压敏电阻的阻值变大，而另一对第二压敏电阻的阻值减小。这种不同变化的压敏电阻可以通过本领域技术人员所熟知的工艺制造，在此不再具体说明。

可选地，第二压敏电阻7的一部分设置在敏感膜5上对应凹槽的位置，另一部分设置在敏感膜5上对应质量块4的位置。当悬空位置的敏感膜5发生形变时，其与质量块4交界位置的形变是最大的，将第二压敏电阻7设置在该位置，可以提高第二压敏电阻7的灵敏度。

可选地，本发明的悬臂梁3与敏感膜5位于同一层上，且采用相同的材质，二者可通过相同的工艺制造，提高了制造的效率。

本发明还提供了一种制造上述加速度计、环境传感器的集成芯片的方法，其包括以下步骤：

首先，在第一晶圆10上通过刻蚀形成凹槽13。

具体在制造的时候，首先可在第一晶圆10的两侧各生长一层二氧化硅层11，并在其中一侧的二氧化硅层11上进行开窗，形成蚀刻窗口12，参考图5a。

参考图5b，通过蚀刻窗口12对第一晶圆10进行刻蚀形成凹槽13，刻蚀的方式例如可以通过深反应离子刻蚀(DRIE)技术。当然，对于本领域的技术人员而言，还可以选择其它可在第一晶圆10上形成凹槽13的方法，在此不再具体说明。

将第二晶圆键合在第一晶圆上且覆盖所述凹槽，研磨第二晶圆至预定的厚度，形成薄膜。

将第二晶圆通过键合的方式与第一晶圆10设置凹槽13的一侧结合在一起，使得键合在第一晶圆10表面上的第二晶圆将凹槽13覆盖起来。在本发明一个具体的实施方式中，可在真空环境中完成上述的键合，以使得第二晶圆与凹槽13围成了真空腔8，参考图5c。

研磨第二晶圆，以形成键合在第一晶圆10上的薄膜14。具体研磨的方式属于本领域技术人员的公知常识，在此不再具体说明。

在薄膜上通过离子注入的方式形成第一压敏电阻、第二压敏电阻。

参考图5d，通过离子注入的方式在薄膜14的相应位置形成第一压敏电阻6、第二压敏电阻7。第一压敏电阻6、第二压敏电阻7的数量、类型及位置根据具体结构而定。同时通过离子注入的方式在薄膜14上形成连接的导线，通过这些导线将多个第一压敏电阻6构成惠斯通电桥，并将多个第二压敏电阻7构成惠斯通电桥。

对薄膜进行刻蚀，形成悬臂梁和敏感膜。

按照集成芯片的结构，在薄膜的相应位置对薄膜进行刻蚀，以形成位于第一晶圆10上方的悬臂梁3和敏感膜5。

对第一晶圆10的背面进行刻蚀，从而形成位于中部的质量块4，位于质量块4外侧的支撑部2，并将质量块4、悬臂梁3释放。

参考图5e，例如可通过深反应离子刻蚀(DRIE)技术刻蚀第一晶圆10的背面，以形成质量块4的结构，将与悬臂梁3下方对应的第一晶圆10部分刻蚀掉后，从而将悬臂梁3释放出来，并形成了支撑悬臂梁3的支撑部2。

最后，将第一晶圆10的底端键合到衬底1上。具体地，将支撑部2的底端键合到衬底1上，形成了如图2所示的集成芯片。

本发明提供的一种制造上述集成芯片的方法，可以应用于MEMS工艺，其制造成本低，而且效率高。对于本各领域的技术人员而言，还可以通过沉积牺牲层、腐蚀牺牲层等方法进行，在此不再具体说明。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种加速度计、环境传感器的集成芯片，其特征在于：包括支撑部，以及通过悬臂梁连接在所述支撑部上的质量块；在所述悬臂梁上设置有第一压敏电阻；所述第一压敏电阻被配置为检测质量块在受到加速度影响时悬臂梁的形变程度；

所述质量块上具有凹槽；还包括设置在质量块上且覆盖所述凹槽的敏感膜；所述敏感膜对环境敏感；在所述敏感膜上设置有第二压敏电阻；所述第二压敏电阻被配置为检测敏感膜受到环境变化发生形变的程度。

2.根据权利要求1所述的集成芯片，其特征在于：所述悬臂梁设置有多个，分布在质量块的周向上；每个悬臂梁上对应至少一个第一压敏电阻；多个第一压敏电阻构成惠斯通电桥。

3.根据权利要求1所述的集成芯片，其特征在于：所述第二压敏电阻设置有多个，均匀分布在敏感膜上，该多个第二压敏电阻构成惠斯通电桥。

4.根据权利要求1所述的集成芯片，其特征在于：所述第一压敏电阻设置在悬臂梁与支撑部连接的位置，所述第一压敏电阻的一部分位于悬臂梁位置，另一部分位于支撑部上。

5.根据权利要求1所述的集成芯片，其特征在于：所述第二压敏电阻的一部分设置在敏感膜上对应凹槽的位置，另一部分设置在敏感膜上对应质量块的位置。

6.根据权利要求1所述的集成芯片，其特征在于：所述悬臂梁与敏感膜采用相同的材质，且通过相同的工艺制造。

7.根据权利要求1所述的集成芯片，其特征在于：所述敏感膜对压力敏感，所述敏感膜与凹槽围成的腔体为真空腔。

8.根据权利要求1所述的集成芯片，其特征在于：还包括衬底，所述支撑部的底端连接在所述衬底上，并与衬底围成了用于容纳质量块的空间。

9.一种根据权利要求1至8任一项所述集成芯片的制造方法，其特征在于，包括以下步骤：

在第一晶圆上通过刻蚀形成凹槽；

将第二晶圆键合在第一晶圆上且覆盖所述凹槽；

研磨第二晶圆至预定的厚度，形成薄膜；

在薄膜上相应的位置通过离子注入的方式形成第一压敏电阻、第二压敏电阻；

对薄膜相应的位置进行刻蚀，形成悬臂梁和敏感膜；

对第一晶圆的背面进行刻蚀，从而形成位于中部的质量块，位于质量块外侧的支撑部，并将质量块、悬臂梁释放。

10.根据权利要求9所述的制造方法，其特征在于，在形成质量块、支撑部之后，还包括将支撑部键合在衬底上的步骤。