CN110323273A - 半导体装置、半导体封装、半导体模块及半导体电路装置 - Google Patents

半导体装置、半导体封装、半导体模块及半导体电路装置 Download PDF

Info

Publication number
CN110323273A
CN110323273A CN201910060925.8A CN201910060925A CN110323273A CN 110323273 A CN110323273 A CN 110323273A CN 201910060925 A CN201910060925 A CN 201910060925A CN 110323273 A CN110323273 A CN 110323273A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
temperature detecting
detecting part
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910060925.8A
Other languages
English (en)
Inventor
佐藤宪一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Motor Co Ltd
Fuji Electric Co Ltd
Original Assignee
Fuji Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018127942A external-priority patent/JP7206652B2/ja
Application filed by Fuji Motor Co Ltd filed Critical Fuji Motor Co Ltd
Publication of CN110323273A publication Critical patent/CN110323273A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种能够适当地检测温度的半导体装置、半导体封装、半导体模块及半导体电路装置。所述半导体装置具备设置有晶体管部和二极管部的半导体基板，所述半导体装置具备：温度检测部，其设置于半导体基板的上表面的上方，且在预先确定的长边方向具有长边；上表面电极，其设置于半导体基板的上表面的上方；以及一个以上的外部布线，其包括与上表面电极连接的连接部分，将上表面电极与半导体装置的外部电路电连接，温度检测部以在长边方向上遍及一个以上的晶体管部以及一个以上的二极管部的方式配置，在俯视时，至少一个外部布线的连接部分配置于温度检测部的周围。

Description

半导体装置、半导体封装、半导体模块及半导体电路装置
技术领域
本发明涉及半导体装置、半导体封装、半导体模块及半导体电路装置。
背景技术
以往，已知有在绝缘栅双极型晶体管(IGBT)等晶体管和续流二极管FWD等二极管设置在相同的半导体基板的半导体芯片中具备检测芯片温度的温度检测元件的结构(例如，参照专利文献1)。另外，已知有包括IGBT等晶体管的水冷式的半导体模块(例如，专利文献2)。
专利文献1：日本特开2008-235405号公报
专利文献2：日本特开2017-183530号公报
发明内容
技术问题
在上述的半导体装置中，期待有产品性能的提高。例如希望温度检测元件能够更加适当地检测芯片温度。
技术方案
为了解决上述问题，在本发明的一个方式中，提供具备半导体基板的半导体装置。半导体装置可以具备设置于半导体基板的晶体管部。半导体装置可以具备设置于半导体基板，且在与半导体基板的上表面平行的排列方向上与晶体管部交替地配置的二极管部。半导体装置可以具备设置于半导体基板的上表面的上方，且在预先确定的长边方向具有长边的温度检测部。半导体装置可以具备设置于半导体基板的上表面的上方的上表面电极。半导体装置可以具备包括与上表面电极连接的连接部分，将上表面电极与半导体装置的外部电路电连接的一个以上的外部布线。温度检测部可以以在长边方向上遍及一个以上的晶体管部以及一个以上的二极管部的方式配置。在俯视时，至少一个外部布线的连接部分可以配置于温度检测部的周围。
至少一个外部布线的连接部分可以配置于一个以上的晶体管部的上方以及一个以上的二极管部的上方。
在将温度检测部的在长边方向上的长度设为检测部长度的情况下，在俯视时，至少一个外部布线的连接部分与温度检测部的距离可以为检测部长度以下。
二极管部可以以在排列方向上预先确定的排列周期配置。在俯视时，至少一个外部布线的连接部分与温度检测部的距离可以为排列周期性的5倍以下。
外部布线可以是导线。多个外部布线可以连接于上表面电极。针对至少2个外部布线，在俯视时，连接部分与温度检测部的距离可以为排列周期性的5倍以下。温度检测部可以以在俯视时被距离为排列周期性的5倍以下的任意两个连接部分夹在中间的方式配置。
在将俯视时的外部布线的连接部分的长边长度设为连接部长度的情况下，俯视时的至少一个外部布线的连接部分与温度检测部之间的距离可以为连接部长度以下。
多个外部布线连接于上表面电极，各个外部布线的连接部分可以在与长边方向垂直的方向上以预先确定的布线间隔设置。俯视时的至少一个外部布线的连接部分与温度检测部之间的距离可以为布线间隔以下。
在俯视时，至少一个外部布线的连接部分可以以在与长边方向垂直的方向上与温度检测部对置的方式设置。
在俯视时，2个连接部分可以配置于温度检测部的周围，且沿着与温度检测部的长边方向平行的方向配置。2个连接部分均可以以与温度检测部的长边方向上的一部分对置的方式配置。
在俯视时，多个连接部分可以配置于温度检测部的周围。在俯视时，可以在与多个连接部分外接的矩形区域的内部配置有温度检测部。
在俯视时，与温度检测部的周围以外的区域相比，多个外部布线的连接部分可以更多地配置于温度检测部的周围。
外部布线可以是引线框架。
外部布线的连接部分可以具有在与温度检测部的长边方向垂直的方向上隔着温度检测部而配置的2个第一部分。外部布线的连接部分可以具有将2个第一部分连接的第二部分。
半导体装置可以具备设置于半导体基板的上表面的上方且与温度检测部连接的温度检测布线。在俯视时，连接部分的第二部分可以以温度检测部为基准，配置在与温度检测布线相反侧。
半导体装置可以具备设置于半导体基板的上表面的上方，且与晶体管部的栅电极连接的栅极焊盘。半导体装置可以具备设置于半导体基板的上表面的上方且与温度检测部连接的温度检测布线。在俯视时，栅极焊盘可以以温度检测部为基准，配置于与温度检测布线相反侧。
半导体装置可以具备设置于半导体基板的上表面的上方且与温度检测布线连接的阴极焊盘以及阳极焊盘。阴极焊盘以及阳极焊盘可以以温度检测部为基准，配置于与栅极焊盘相反侧。
在本发明的第二方式中，提供一种具备第一方式的半导体装置和外部电路的半导体封装。
半导体封装可以具备2个半导体装置。各个半导体装置可以具有设置于半导体基板的上表面的上方且与晶体管部的栅电极连接的栅极焊盘。各个半导体装置可以具有设置于半导体基板的上表面的上方且与温度检测部连接的温度检测布线。各个半导体装置可以具有设置于半导体基板的上表面的上方且与温度检测布线连接的阴极焊盘以及阳极焊盘。栅极焊盘可以以温度检测部为基准，在俯视时配置于与温度检测布线相反侧。阴极焊盘以及阳极焊盘可以以温度检测部为基准，配置于与栅极焊盘相反侧。在各个半导体装置中，在将俯视半导体基板时的各端边中的最靠近栅极焊盘的端边设为栅极焊盘端边的情况下，2个半导体装置可以以栅极焊盘端边相互对置的方式配置。
在本发明的第二方式中，提供一种半导体模块。半导体模块具备具有控制端子的壳体和配置于壳体的内侧且并联地连接的2个半导体装置。2个半导体装置分别具有检测部。壳体具有在预先确定的流路方向上供制冷剂流通的冷却部。配置于流路方向的一侧的半导体装置的检测部与控制端子连接，配置于流路方向的另一侧的半导体装置的检测部不与控制端子连接。
检测部可以是温度检测部。检测部可以是检测电流的感测半导体元件部。
壳体可以具有供制冷剂导入的制冷剂导入口和供制冷剂导出的制冷剂导出口。靠近制冷剂导出口的一侧是上述流路方向的一侧，靠近制冷剂导入口的一侧是上述流路方向的另一侧。
配置于流路方向的一侧的半导体装置可以具有与检测部连接的检测焊盘。配置于流路方向的另一侧的半导体装置在半导体装置的表面可以不具有检测焊盘。
2个半导体装置分别可以具有发射电极。配置于流路方向的另一侧的半导体装置的检测部可以被半导体装置的发射电极覆盖。
还可以具备配置有2个半导体装置的多个布线图案。多个上述控制端子可以以在流路方向的一侧并列的方式配置。
2个半导体装置可以具有晶体管部和与晶体管部的栅电极连接的栅极焊盘。2个半导体装置可以以在流路方向上并列的方式配置。可以在流路方向上的2个半导体装置之间具有栅极端子。2个晶体管部的栅极焊盘可以分别连接于栅极端子。
一个半导体装置的栅极焊盘和另一个半导体装置的栅极焊盘可以以对置的方式配置。
2个半导体装置的有源部的面积可以是相同的。
在本发明的第三方式中，提供一种半导体模块。半导体模块具备：多个布线图案；半导体装置，其配置在布线图案上且表面被镀覆；以及引线框架，其一端接合到半导体装置的表面且另一端接合到布线图案。引线框架可以具有向与半导体装置的表面分开的一侧突出的桥接部和设置于桥接部的开口部、以及配置在桥接部的上方和下方的模塑部。
桥接部可以设置于上述一端与上述另一端之间。开口部可以被设置有多个。
半导体装置可以在半导体基板的上表面的上方具有温度检测部。引线框架可以以隔着温度检测部的方式接合到半导体装置的表面。
在本发明的第四方式中，提供一种半导体装置。半导体装置可以具备：主半导体元件部，其设置于半导体基板且包括晶体管部和二极管部；感测半导体元件部，其包括设置于半导体基板且与该晶体管部不同的其他的晶体管部以及配置于比该其他的晶体管部更靠内侧的与该二极管部不同的其他的二极管部；电流检测电路，其检测感测半导体元件部的正向电流以及反向电流；以及栅极驱动电路，其根据反向电流的电流的值而输出信号。
应予说明，上述的发明的概要没有列举本发明的全部必要特征。另外，这些的特征组的子组合也可成为发明。
附图说明
图1是表示本发明的一个实施方式的半导体装置100的上表面的结构的示意图。
图2是将图1中的区域A的附近放大的图。
图3是表示图2的B-B截面的一个例子的图。
图4是表示半导体装置100的上表面结构的其他的例子的图。
图5是表示温度检测部110与连接部分132的关系的一个例的图。
图6是表示温度检测部110与连接部分132的关系的另一例的图。
图7是表示温度检测部110与连接部分132的关系的另一例的图。
图8是表示XY面上的温度检测部110的结构例的图。
图9是表示半导体装置100的上表面的另一结构的示意图。
图10是表示比较例的第一部分136或者第二部分138的配置的图。
图11是表示半导体装置100的上表面的另一结构的示意图。
图12是表示本发明的一个实施方式的半导体封装200的一个例子的图。
图13是表示本发明的一个实施方式的半导体模块400的上表面的一个例子的图。
图14是表示图13中的E-E'截面的一个例子的图。
图15是包括本发明的一个实施方式的半导体模块的上臂和下臂的连接关系的示意电路图。
图16是表示本发明的一个实施方式的半导体模块300的上表面的一个例子的图。
图17是表示本发明的一个实施方式的半导体模块300的背面的一个例子的图。
图18是表示图16以及图17中的C-C'截面的一个例子的图。
图19是表示图16以及图17中的D-D'截面的一个例子的图。
图20是表示本发明的一个实施方式的半导体装置100的上表面的结构的另一个例子的图。
图21是本发明的一个实施方式的半导体电路装置500的示意电路图。
图22是图20中的感测半导体元件部124的附近的放大图。
图23是图20中的感测半导体元件部124的附近的另一放大图。
图24是表示图21所示的半导体装置100的电压Vce与电流Ic之间的关系的图。
图25是表示图21所示的半导体装置100的电流感测特性的图。
图26是表示图16所示的半导体模块300中的配置于Y轴方向的最靠近负侧的电路基板162的附近的图。
图27是按照X轴方向上的位置表示图26所示的半导体模块300中的制冷剂的温度的图。
符号说明
10…半导体基板，11…阱区，12…发射区，14…基区，15…接触区，16…积累区，18…漂移区，20…缓冲区，21…上表面，22…集电区，23…下表面，24…集电极，25…连接部，29…直线部，30…虚设部，31…前端部，32…虚设绝缘膜，34…虚设导电部，38…层间绝缘膜，39…直线部，40…栅沟槽部，41…前端部，42…栅极绝缘膜，44…栅导电部，48…栅极流道，49…接触孔，50…栅极流道，51…栅极流道，52…发射电极，53…焊料层，54…接触孔，56…接触孔，60…台面部，63…侧壁，70…晶体管部，71…晶体管部，80…二极管部，81…二极管部，82…阳极区，84…贯通孔，86…主端子，88…壳体，90…边缘终端结构部，92…保护环，93…凹部，94…底面，95…冷却片，96…中继端子，97…制冷剂导入口，98…制冷剂导出口，99…控制端子，100…半导体装置，108…检测部，110…温度检测部，112…温度检测布线，114…冷却部，115…虚设栅极焊盘，116…栅极焊盘，117…栅极焊盘端边，118…阴极焊盘，119…阳极焊盘，120…有源部，122…感测发射极焊盘，124…感测半导体元件部，125…主半导体元件部，126…检测焊盘，130…外部布线，131…布线，132…连接部分，133…连接部分，134…引线框架，136…第一部分，137…布线，138…第二部分，139…布线，140…外周端，141…区域，142…脚部，144…桥接部，146…区域，147…直线，148…保护膜，149…界面，152…N型区，153…布线，154…P型区，155、157…金属层，162…电路基板，164…布线图案(栅极端子)，166…布线图案，168…布线图案，169…布线图案，170…布线图案，172…控制电路，178…引线框架，180…第一接触部，182…第二接触部，184…桥接部，186…脚部，188…脚部，190…开口部，192…模塑部，198…引出部，200…半导体封装，210…温度检测电路，220…电流检测电路，300…半导体模块，400…半导体模块，500…半导体电路装置
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求所涉及的发明。另外，在实施方式中说明的特征的全部组合并不一定是发明的技术方案所必需的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”、将另一侧称为“下”。将基板、层或者其他的部件的2个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向、或者安装半导体装置时的向基板等的安装方向。
在本说明书中有时使用X轴、Y轴以及Z轴的正交坐标轴对技术内容进行说明。在本说明书中，将与半导体基板的上表面平行的面设为XY面，将与半导体基板的上表面垂直的深度方向设为Z轴。
在各实施例中，示出了将第一导电型设为N型，将第二导电型设为P型的例子，但也可以是将第一导电型设为P型，将第二导电型设为N型。在该情况下，各实施例的基板、层、区域等的导电型分别成为相反的极性。另外，在本说明书中记载为P+型(或者N+型)的情况是指掺杂浓度比P型(或者N型)高，记载为P-型(或者N-型)的情况是指掺杂浓度比P型(或者N型)低。
在本说明书中，掺杂浓度是指施主化或受主化的杂质的浓度。在本说明书中，有时将施主和受主的浓度差作为掺杂浓度。另外，有时将掺杂区中的掺杂浓度分布的峰值作为该掺杂区中的掺杂浓度。
图1是表示本发明的一个实施方式的半导体装置100的上表面的结构的图。半导体装置100具备半导体基板10。半导体基板10可以是硅基板，可以是碳化硅基板，也可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
本说明书中，将俯视时的半导体基板10的外周的端部作为外周端140。在俯视时是指从半导体基板10的上表面侧与Z轴平行地观察的情况。另外，将俯视时与半导体基板10的外周端140中的一个端边平行的方向作为X轴方向，将与该端边垂直的方向作为Y轴方向。
半导体装置100具备有源部120以及边缘终端结构部90。有源部120是从半导体基板10的上表面向下表面，或者从下表面向上表面，在半导体基板10的内部沿着深度方向有电流流通的区域。例如有源区是在将半导体装置100所包含的晶体管元件控制为导通状态的情况下，或者使晶体管元件从导通状态转移到关断状态的情况下主电流在半导体基板10的上表面与下表面之间流通的区域。有源部120可以指由后述的栅极流道50包围的区域。
在有源部120，设置有晶体管部70以及二极管部80。本说明书中，有时将晶体管部70以及二极管部80分别称为元件部或者元件区。本例中，晶体管部70以及二极管部80沿X轴方向交替地设置于有源部120。
在半导体基板10的上表面的上方设置有多个焊盘(图1的例子中，为栅极焊盘116、阴极焊盘118、阳极焊盘119以及感测发射极焊盘122)。感测发射极焊盘122与配置于半导体基板10的上表面的上方的发射电极连接。栅极焊盘116与晶体管部70的栅电极连接。阴极焊盘118以及阳极焊盘119与后述的温度检测部110连接。应予说明，设置于半导体基板10的焊盘的个数以及种类不限于图1所示的例子。
各个焊盘由铝等金属材料形成。本例的多个焊盘沿着半导体基板10的上表面中的任一端边，在预定的排列方向(例如X轴方向或Y轴方向)上排列。
半导体装置100具备将栅极电压传递到晶体管部70的栅极流道50。作为一个例子，栅极流道50设置于半导体基板10的上表面的上方，且与半导体基板10的上表面之间由层间绝缘膜绝缘。
在俯视时，栅极流道50以穿过半导体基板10的端边与各焊盘之间的方式设置。本例的栅极流道50穿过栅极焊盘116、阴极焊盘118、阳极焊盘119以及感测发射极焊盘122的各个焊盘与最靠近这些焊盘的端边之间而与该端边平行地设置。栅极流道50与栅极焊盘116连接。另外，栅极流道50以在半导体基板10的另一端边与有源部120之间包围有源部120的方式设置。换言之本例的栅极流道50以沿着半导体基板10的各端边的方式呈环状地设置。栅极流道50可以是铝等的金属布线，也可以是掺杂了杂质的多晶硅等的半导体布线，还可以是金属布线和半导体布线隔着绝缘膜重叠地设置。在该绝缘膜设置有用于将金属布线和半导体布线连接的接触孔。本例的栅极流道50是金属布线。
晶体管部70包括IGBT等晶体管。二极管部80包括FWD等二极管。二极管部80在与半导体基板10的上表面平行的排列方向(本例中为X轴方向)上以预先确定的排列周期P1配置，且在X轴方向上与晶体管部70交替地配置。
在各个二极管部80中，在与半导体基板10的下表面相接的区域设置有N+型的阳极区。图1中以实线表示的二极管部80是在半导体基板10的下表面设置有阳极区的区域。在本例的半导体装置100中，与半导体基板的下表面相接的区域中的除了阳极区以外的区域是P+型的集电区。
二极管部80是将阳极区投影到Z轴方向而成的区域。晶体管部70是在半导体基板10的下表面形成有集电区且在半导体基板10的上表面周期性地形成有包括N+型的发射区的单位结构的区域。可以将有源部120中的将阳极区投影到Z轴方向而成的区域在Y轴方向上延伸而得到的区域也作为二极管部80。可以将有源部120中的除二极管部80以外的区域作为晶体管部70。X轴方向上的二极管部80与晶体管部70之间的边界是阳极区与集电区的边界。
边缘终端结构部90在半导体基板10的上表面设置于栅极流道50与半导体基板10的外周端140之间。边缘终端结构部90可以以在半导体基板10的上表面包围栅极流道50的方式呈环状地配置。本例的边缘终端结构部90沿着半导体基板10的外周端140而配置。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90具有例如保护环、场板、降低表面电场(resurf)以及组合了这些的结构。
半导体装置100具备温度检测部110、温度检测布线112。温度检测部110设置在有源部120的上方。从半导体基板10的上表面观察时，温度检测部110可以设置于有源部120的中央。温度检测部110在预定的长边方向具有长边。本例的长边方向是X轴方向，但是长边方向也可以与X轴方向不同。
温度检测部110在长边方向上遍及一个以上的晶体管部70以及一个以上的二极管部80而配置。换言之，温度检测部110的一部分的区域配置在晶体管部70的上方，另一部分的区域配置在二极管部80的上方。温度检测部110可以是由单晶硅或者多晶硅形成的PN型温度感测二极管。
温度检测布线112设置在有源部120的上方。温度检测布线112可以是添加了杂质的多晶硅等的半导体布线。温度检测布线112与温度检测部110连接。温度检测布线112在半导体基板10的上表面延伸至有源部120的端部，且与阴极焊盘118以及阳极焊盘119连接。通过介由阴极焊盘118以及阳极焊盘119而测定温度检测部110的电气特性，能够检测温度检测部110的温度。
通过温度检测部110遍及一个以上的晶体管部70以及一个以上的二极管部80而配置，能够检测与晶体管部70以及二极管部80这两者的发热对应的温度。因此，也能够精度良好地检测晶体管部70正在动作的状态以及二极管部80正在动作的状态中的任一状态下的温度。
温度检测部110的长边方向的长度即检测部长度L1大于二极管部80的X轴方向的宽度以及晶体管部70的X轴方向的宽度中的大的一方的宽度。温度检测部110的检测部长度L1可以大于二极管部80的排列周期P1(即，二极管部80的宽度与晶体管部70的宽度之和)。温度检测部110的检测部长度L1可以小于排列周期P1的3倍，也可以小于2倍。
半导体装置100具备设置于半导体基板10的上表面的上方的上表面电极，但在图1中省略。半导体装置100具备将上表面电极与半导体装置100的外部电路电连接的一个以上的外部布线130。作为一个例子，外部布线130是由金属等导电材料形成的导线，但外部布线130也可以不是导线。外部布线130具有与上表面电极连接的连接部分132。连接部分132是指在外部布线130与上表面电极接触的区域。
在俯视时，至少一个外部布线130的连接部分132配置于温度检测部110的周围。在温度检测部110的周围配置有连接部分132是指连接部分132满足俯视时下述的至少一个条件。
(1)连接部分132与温度检测部110的距离D1是排列周期P1的5倍以下。
(2)连接部分132与温度检测部110的距离D1是检测部长度L1以下。
(3)连接部分132与温度检测部110的距离D1是连接部分132的长边方向上的长度即连接部长度L2以下。
(4)连接部分132与温度检测部110的距离D1是布线间隔L3(参照图4)以下。
配置于温度检测部110的周围的连接部分132可以满足上述的条件(1)～(4)中的2个以上的条件，也可以满足3个以上的条件，还可以满足全部的条件。另外，作为各个条件的数值范围，也可以使用本说明书所记载的其他的数值范围。
在图1的例子中，在俯视时至少一个外部布线130的连接部分132与温度检测部110的距离D1是排列周期P1的5倍以下。图1的例子中，仅示出了满足该条件的连接部分132。本说明书中，将外部布线130的连接部分中的除了连接部分132以外的连接部分作为连接部分133(例如，参照图4)。换言之，将配置于温度检测部110的周围(换言之附近)的连接部分作为连接部分132，将没有配置于周围(换言之附近)的连接部分作为连接部分133。
通过在温度检测部110的附近配置连接部分132，从而温度检测部110还能够检测与连接部分132中的发热对应的温度。因此，能够更加精度良好地检测半导体装置100的温度。条件(1)中的连接部分132与温度检测部110的距离D1可以是排列周期P1的3倍以下，也可以是2倍以下。距离D1可以是排列周期P1的1倍以上。
应予说明，连接部分132与温度检测部110的距离D1可以使用在俯视时连接部分132的端部与温度检测部110的端部的最短距离。另外，连接部分132优选为配置成与温度检测部110以及温度检测布线112均不重叠。
另外，在半导体基板10的上表面可以设置多个连接部分132。在图1的例子中，设置有连接部分132-1、132-2、132-3、132-4。
多个连接部分132的至少一部分可以配置成在Y轴方向上与温度检测部110对置。由此，在温度检测部110的长边部分易于承受来自连接部分132的热，能够适当地检测与连接部分132中的发热对应的温度。
应予说明，配置成在Y轴方向上对置是指至少一部分的区域在X轴方向上的位置重复。与温度检测部110在Y轴方向上对置的连接部分132也可以相对于温度检测部110在Y轴方向正侧和Y轴方向负侧均配置。在图1的例子中，连接部分132-1和连接部分132-3(或者，连接部分132-2和连接部分132-4)相对于温度检测部110分为Y轴方向正侧和Y轴方向负侧而配置。由此，能够减少温度检测部110在Y轴方向的温度梯度，能够精度良好地检测温度。
如条件(2)所示，至少一个连接部分132与温度检测部110的距离D1可以为检测部长度L1以下。如条件(3)所示，至少一个连接部分132与温度检测部110的距离D1也可以为连接部分132的长边方向上的长度即连接部长度L2以下。通过以满足这些条件中的至少一个的方式将至少一个连接部分132配置在温度检测部110的附近，从而温度检测部110能够更适当地检测温度。
另外，至少一个连接部分132可以配置在一个以上的晶体管部70以及一个以上的二极管部80的上方。由此，能够抑制因半导体装置100的动作状态而导致的连接部分132的发热的不均。
在后述的图4中，多个连接部分132、133在与连接部分的长边方向(X轴方向)垂直的Y轴方向上以预先确定的布线间隔L3设置，但在俯视时，多个连接部分可以与温度检测部110的周围以外的区域相比更多地配置于温度检测部110的周围。例如，在相同面积下进行比较时，在俯视时，与温度检测部110的距离D1可以在排列周期P1的5倍以下的范围(即，满足条件(1)的范围)时，多个连接部分可以比其他情况配置得密集。作为配置于各个区域的连接部分的量，可以使用连接部分的个数，也可以使用上表面观察时的面积。另外，仅对在俯视时与温度检测部110的距离D1为排列周期P1的5倍以下的范围和其他的范围进行比较的情况下，距离D1为排列周期P1的5倍以下的范围时连接部分的个数或者面积可以配置得多。另外，可以构成为越靠近温度检测部110，多个连接部分的密度越高。作为温度检测部110的周围的范围，可以使用满足上述的条件(1)～(4)中的任一个或者多个范围。
图2是将图1中的区域A的附近放大的图。本例的半导体装置100具备设置于半导体基板10的内部且在半导体基板10的上表面露出的保护环92、栅沟槽部40、虚设部30、P+型的阱区11、N+型的发射区12、P-型的基区14以及P+型的接触区15。本说明书中，有时将栅沟槽部40或者虚设部30简称为沟槽部。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射电极52以及栅极流道50。发射电极52是上表面电极的一个例子。发射电极52以及栅极流道50被设置成相互分离。
在栅极流道50的外侧(Y轴方向正侧)配置有边缘终端结构部90。如上所述，边缘终端结构部90可以具有一个以上的保护环92。保护环92是形成于半导体基板10的内部的P型的区域。保护环92在栅极流道50的外侧包围有源部120而呈环状地设置。
在发射电极52以及栅极流道50与半导体基板10的上表面之间形成有层间绝缘膜，但图2中省略。以贯通该层间绝缘膜的方式在本例的层间绝缘膜形成有接触孔56、接触孔49以及接触孔54。
发射电极52穿过接触孔54而与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射电极52穿过接触孔56而与虚设部30内的虚设导电部连接。在发射电极52与虚设导电部之间，可以设置有由掺杂了杂质的多晶硅等具有导电性的材料形成的连接部25。在连接部25与半导体基板10的上表面之间形成有氧化膜等绝缘膜。
栅极流道50穿过接触孔49而与栅极流道51接触。应予说明，在图1中，省略栅极流道51。栅极流道51与栅沟槽部40连接。在其他的例子中，栅极流道50与栅沟槽部40可以不介由栅极流道51而连接。
栅极流道51由掺杂了杂质的多晶硅等形成。栅极流道51在半导体基板10的上表面与栅沟槽部40内的栅导电部连接。栅导电部是晶体管部70中的栅电极的一个例子。栅极流道51不与虚设部30内的虚设导电部连接。本例的栅极流道51从接触孔49的下方形成到栅沟槽部40的前端部41。
在栅极流道51与半导体基板10的上表面之间形成有氧化膜等绝缘膜。栅导电部在栅沟槽部40的前端部41从半导体基板10的上表面露出。在位于栅导电部的上方的绝缘膜设置有将栅导电部以及栅极流道51连接的接触孔。应予说明，在图2中，在俯视时具有发射电极52与栅极流道51重叠的位置，但发射电极52和栅极流道51隔着未图示的绝缘膜相互电绝缘。
发射电极52以及栅极流道50由包含金属的材料形成。例如，各电极的至少一部分的区域由铝或者铝-硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的势垒金属，在接触孔内可以具有由钨等形成的插塞。
一个以上的栅沟槽部40以及一个以上的虚设部30在半导体基板10的上表面上沿着预定的排列方向(本例中为X轴方向)以预定的间隔排列。在本例的晶体管部70中，一个以上的栅沟槽部40和一个以上的虚设部30沿着排列方向交替地形成。
本例的栅沟槽部40可以具有沿着与排列方向垂直的长边方向(本例中为Y轴方向)呈直线状延伸的2个直线部39和将2个直线部39连接的前端部41。优选前端部41的至少一部分在半导体基板10的上表面上形成为曲线状。通过在栅沟槽部40的2个直线部39，将沿着长边方向的直线形状端即端部彼此与前端部41连接，能够缓和在直线部39的端部的电场集中。
至少一个虚设部30设置于栅沟槽部40的各个直线部39之间。这些虚设部30可以与栅沟槽部40相同地具有直线部29以及前端部31。在其他的例子中，虚设部30可以具有直线部29，而不具有前端部31。在图2所示的例子中，在晶体管部70中，在栅沟槽部40的2个直线部39之间配置有虚设部30的2个直线部29。
在二极管部80中，多个虚设部30在半导体基板10的上表面沿着X轴方向配置。二极管部80中的虚设部30的XY面的形状可以与设置于晶体管部70的虚设部30相同。
虚设部30的前端部31以及直线部29具有与栅沟槽部40的前端部41以及直线部39相同的形状。设置于二极管部80的虚设部30和设置于晶体管部70的直线形状的虚设部30可以是在Y轴方向上的长度相同。
发射电极52形成于栅沟槽部40、虚设部30、阱区11、发射区12、基区14以及接触区15的上方。阱区11在XY面内与接触孔54的长边方向的端部中的设置有栅极流道50的一侧的端部分离地设置。阱区11的扩散深度可以比栅沟槽部40以及虚设部30的深度深。栅沟槽部40以及虚设部30的在栅极流道50侧的一部分的区域形成于阱区11。栅沟槽部40的前端部41的Z轴方向上的底部、虚设部30的前端部31的Z轴方向上的底部可以被阱区11覆盖。
在晶体管部70以及二极管部80均设置有一个以上的被各沟槽部所夹的台面部60。台面部60是指在被沟槽部所夹的半导体基板10的区域中与沟槽部的最深的底部相比靠上表面侧的区域。
在被各沟槽部所夹的台面部60形成有基区14。基区14是与阱区11相比掺杂浓度低的第二导电型(P-型)。
在台面部60的基区14的上表面形成有掺杂浓度比基区14高的第二导电型的接触区15。本例的接触区15是P+型。在半导体基板10的上表面中，阱区11在栅极流道50的方向上可以与接触区15中的在Y轴方向上配置在最靠端部处的接触区15分离地形成。在半导体基板10的上表面中，在阱区11与接触区15之间露出有基区14。
在晶体管部70中，与形成于半导体基板10的内部的漂移区相比掺杂浓度高的第一导电型的发射区12选择性地形成于台面部60-1的上表面。本例的发射区12是N+型。与发射区12的半导体基板10的深度方向(-Z轴方向)邻接的基区14中的与栅沟槽部40相接的部分作为沟道部起作用。如果在栅沟槽部40施加导通电压，则在Z轴方向上，在设置于发射区12与漂移区之间的基区14，在与栅沟槽部40邻接的部分形成有作为电子反转层的沟道。通过在基区14形成沟道，从而在发射区12与漂移区之间有载流子流动。
本例中，在各台面部60的Y轴方向上的两端部配置有基区14-e。本例中，在各个台面部60的上表面，在台面部60的中央侧与基区14-e邻接的区域是接触区15。另外，在与接触区15相反侧与基区14-e接触的区域是阱区11。
沿着Y轴方向在本例的晶体管部70的台面部60-1中的被Y轴方向两端的基区14-e所夹的区域交替地配置有接触区15以及发射区12。接触区15以及发射区12均从邻接的一个沟槽部形成到另一沟槽部。
在晶体管部70的台面部60中的一个以上的台面部60-2设置有面积比台面部60-1的接触区15大的接触区15，该台面部60-2设置于晶体管部70与二极管部80的边界处。在台面部60-2可以不设置发射区12。在本例的台面部60-2中，在被基区14-e所夹的整个区域设置有接触区15。
在本例的晶体管部70的各台面部60-1中，接触孔54形成于接触区15以及发射区12的各区域的上方。台面部60-2的接触孔54形成于接触区15的上方。在各台面部60，接触孔54不形成在与基区14-e以及阱区11对应的区域。晶体管部70的各台面部60的接触孔54可以在Y轴方向上具有相同的长度。
在二极管部80中，在与半导体基板10的下表面相接的区域形成有N+型的阳极区82。在图2中，以虚线示出形成有阳极区82的区域。可以在与半导体基板10的下表面接触的区域中的未形成阳极区82的区域形成P+型的集电区。
晶体管部70可以是在Z轴方向上与集电区重叠的区域中的设置有形成有接触区15和发射区12的台面部60以及与该台面部60邻接的沟槽部的区域。但是，在与二极管部80的边界的台面部60-2也可以设置接触区15来代替发射区12。
在二极管部80的台面部60-3的上表面配置有基区14。但是，在与基区14-e邻接的区域也可以设置接触区15。在接触区15的上方，接触孔54终止。
图3是表示图2的B-B截面的一个例子的图。B-B截面是包括二极管部80以及晶体管部70且穿过发射区12的XZ面。
本例的半导体装置100在该截面上具有半导体基板10、层间绝缘膜38、发射电极52以及集电极24。层间绝缘膜38是通过覆盖半导体基板10的上表面的至少一部分而形成的。在层间绝缘膜38形成有接触孔54等贯通孔。通过接触孔54而露出半导体基板10的上表面。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃，也可以是氧化膜或者氮化膜等。
发射电极52在晶体管部70以及二极管部80中形成于半导体基板10以及层间绝缘膜38的上表面。发射电极52也形成于接触孔54的内部，与通过接触孔54露出的半导体基板10的上表面21接触。
如上所述，连接部分132与发射电极52的上表面连接。发射电极52除了包括含有铝的金属层以外，还可以包括设置于金属层上的镀覆层或者焊料层。连接部分132可以与金属层接触，也可以与镀覆层接触，还可以与焊料层接触。
集电极24形成于半导体基板10的下表面23。集电极24可以与半导体基板10的整个下表面23接触。发射电极52以及集电极24由金属等导电材料形成。在本说明书中，将连结发射电极52和集电极24的方向称为深度方向(Z轴方向)。将从集电极24朝向发射电极52的方向作为Z轴方向的正方向。
在二极管部80以及晶体管部70中的半导体基板10的上表面侧形成有P-型的基区14。在半导体基板10的内部中，在基区14的下方配置有N-型的漂移区18。各个沟槽部被设置成从半导体基板10的上表面起贯通基区14而到达漂移区18。
在该截面中，从半导体基板10的上表面侧起在晶体管部70的各台面部60-1依次配置有N+型的发射区12、P-型的基区14以及N+型的积累区16。积累区16与漂移区18相比施主化积累的浓度高。在积累区16的下方设置有漂移区18。积累区16可以设置成覆盖各台面部60中的基区14的整个下表面。换言之，积累区16可以在X轴方向上被夹于沟槽部之间。通过在漂移区18与基区14之间设置浓度比漂移区18高的积累区16，从而能够提高载流子注入促进效果(IE效果，Injection-Enhancement effect)，能够降低晶体管部70中的导通电压。
应予说明，在穿过晶体管部70的接触区15的XZ截面中，在晶体管部70的各台面部60-1设置有接触区15来代替发射区12。另外，在台面部60-2设置有接触区15来代替发射区12。接触区15可以作为抑制闩锁的闩锁抑制层起作用。
在该截面中，从半导体基板10的上表面侧起在二极管部80的各台面部60-3依次配置有P-型的基区14以及N+型的积累区16。在积累区16的下方设置有漂移区18。在二极管部80也可以不设置积累区16。
在晶体管部70中的与半导体基板10的下表面23邻接的区域设置有P+型的集电区22。在二极管部80中的与半导体基板10的下表面23邻接的区域设置有N+型的阳极区82。
在本例的半导体基板10，在漂移区18与集电区22之间以及漂移区18与阳极区82之间设置有N+型的缓冲区20。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20可以作为防止从基区14的下表面侧扩散的耗尽层到达P+型的集电区22以及N+型的阳极区82的场终止层起作用。
在半导体基板10的上表面21侧形成有1个以上的栅沟槽部40以及1个以上的虚设部30。各沟槽部从半导体基板10的上表面21贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及积累区16中的至少一个的区域中，各沟槽部还贯通这些区域而到达漂移区18。沟槽部贯通掺杂区不限于按照先形成掺杂区后形成沟槽部的顺序进行制造。还包括通过在形成了沟槽部之后，在沟槽部之间形成掺杂区，沟槽部贯通掺杂区的顺序进行制造。
栅沟槽部40具有形成于半导体基板10的上表面侧的栅沟槽、栅极绝缘膜42以及栅导电部44。栅极绝缘膜42以覆盖栅沟槽的内壁的方式形成。栅极绝缘膜42可以是通过将栅沟槽的内壁的半导体氧化或者氮化而形成的。栅导电部44是栅电极的一个例子。栅导电部44在栅沟槽的内部形成于比栅极绝缘膜42更靠内侧的位置。换言之栅极绝缘膜42将栅导电部44和半导体基板10绝缘。栅导电部44由多晶硅等导电材料形成。
栅导电部44包括在深度方向上隔着栅极绝缘膜42而至少与邻接的基区14对置的区域。该截面中的栅沟槽部40在半导体基板10的上表面被层间绝缘膜38覆盖。如果在栅导电部44施加预定的电压，则在基区14中的与栅沟槽相接的界面的表层形成由电子的反转层构成的沟道。
虚设部30在该截面中可以具有与栅沟槽部40相同的结构。虚设部30具有形成于半导体基板10的上表面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部且形成于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34在深度方向上可以具有与栅导电部44相同的长度。该截面中的虚设部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设部30以及栅沟槽部40的底部可以是向下侧凸起的曲面状(在截面中为曲线状)。
图4是表示半导体装置100的上表面结构的其他例的图。本例的半导体装置100在半导体基板10的上表面的上方设置有多个连接部分132、133。本例中的外部布线是导线。各个连接部分在与连接部分的长边方向垂直的Y轴方向上以预先确定的布线间隔L3设置。布线间隔L3是指XY面中的连接部分的中央在Y轴方向上的距离。布线间隔L3在半导体基板10的整个上表面中是恒定的。
本例中，在俯视时，至少一个连接部分132与温度检测部110的距离D1是布线间隔L3以下(条件(4))。距离D1可以是布线间隔L3的一半以下。另外，温度检测部110可以配置于在Y轴方向上被2个连接部分132所夹的区域的在Y轴方向上的中央。通过这样的配置，温度检测部110能够更为适当地检测温度。
应予说明，连接部分在X轴方向上也可以以预定的间隔排列。在X轴方向上排列的多个连接部分可以是相同的外部布线130的连接部分。换言之，一个外部布线130可以在X轴方向上的多个位置与上表面电极连接。
图5是表示温度检测部110与连接部分132的关系的一个例子的图。如上所述，温度检测部110与连接部分132可以是以在Y轴方向上对置的方式配置。换言之，在图5中以虚线所示，可以在使温度检测部110沿着Y轴方向上延伸后的延伸区内，至少局部地配置有至少一个连接部分132。如图5所示，连接部分132可以以与温度检测部110的X轴方向的整体对置的方式配置。
如图5所示，连接部分132的连接部长度L2可以大于检测部长度L1。由此，即使连接部分132与温度检测部110的在X轴方向上的相对位置发生了偏差，也能够精度良好地检测连接部分132中的发热。应予说明，连接部长度L2可以与检测部长度L1相同，也可以小于检测部长度L1。另外，优选温度检测部110在Y轴方向上被2个连接部分132所夹。由此，即使在Y轴方向上的温度检测部110与连接部分132的相对位置发生了偏差，也能够精度良好地检测连接部分132中的发热。
图6是表示温度检测部110与连接部分132的关系的另一例的图。本例的连接部分132以与温度检测部110的X轴方向的一部分对置的方式配置。应予说明，与温度检测部110局部地对置的连接部分132可以在X轴方向上被设置多个。在图6的例子中，与温度检测部110局部地对置的连接部分132以在X轴方向上并列2个的方式配置。另外，以温度检测部110为基准，在Y轴方向正侧和Y轴方向负侧这两方可以配置有与温度检测部110局部地对置的一个以上的连接部分132。在图6的例子中，在温度检测部110的Y轴方向正侧以及Y轴方向负侧这两方配置有2个连接部分132。通过这样的配置，即使连接部分132中的发热发生了偏差，由于来自多个连接部分132的发热到达温度检测部110，所以也能够减少由该偏差带来的影响。
另外，在XY面上，将与多个连接部分132外接的矩形区域作为区域141。区域141在X轴方向以及Y轴方向上具有边。温度检测部110可以设置于区域141的内部。温度检测部110可以配置于区域141的中央。通过这样的配置，能够更为适当地检测连接部分132中的发热。
图7是表示温度检测部110与连接部分132的关系的另一例的图。图1～图6的例中，连接部分132在X轴方向上具有长边，但本例的连接部分132是在Y轴方向上具有长边。另外，在Y轴方向具有长边的至少一个连接部分132可以以在X轴方向上与温度检测部110对置的方式配置。另外，也可以是与温度检测部110在Y轴方向上对置的连接部分132在X轴方向具有长边，与温度检测部110在X轴方向上对置的连接部分132在Y轴方向具有长边。通过这样的结构，能够以包围温度检测部110的方式配置连接部分132。
图8是表示XY面中的温度检测部110的结构例的图。本例的温度检测部110具有将P型区154以及N型区152中的一个以上的PN结在长边方向(本例中为X轴方向)上排列而成的结构。各个PN结通过布线153串联地电连接。
温度检测部110的检测部长度L1可以是长边方向上的PN结的两端之间的距离。该距离可以包含将PN结串联地连接的布线153。
图9是表示半导体装置100的上表面的其他结构的示意图。本例中，外部布线是引线框架134。引线框架134包括与XY面平行的板状的导电部件。本例的引线框架134具有与半导体装置100接触的第一部分136以及第二部分138、从第二部分138向与半导体基板10分离的方向(本例中为Z轴方向)延伸的脚部142、以及从脚部142朝向其他的电路元件延伸的桥接部144。
本例的第一部分136与第二部分138一体形成。第一部分136和第二部分138对应于与半导体基板10的连接部分132。
第一部分136以及第二部分138与温度检测部110的距离D1满足和上述的连接部分132与温度检测部110的距离D1相同的条件。例如距离D1为排列周期P1的5倍以下。应予说明，第一部分136以及第二部分138与温度检测部110的距离D1是第一部分136以及第二部分138的端部中的最靠近温度检测部110的端部与温度检测部110的距离。
本例中，2个第一部分136在与温度检测部110的长边方向(本例中为X轴方向)垂直的方向(本例中为Y轴方向)上隔着温度检测部110而配置。温度检测部110可以在Y轴方向上配置于2个第一部分136之间的区域的中央。
各个第一部分136的在X轴方向上的宽度可以大于温度检测部110的在X轴方向上的宽度。第一部分136的一部分的区域可以以在Y轴方向上与温度检测布线112的一部分对置的方式配置。
第二部分138将2个第一部分136连接。本例的第二部分138以温度检测部110为基准，配置于与在俯视时温度检测布线112相反侧。作为一个例子，在通过穿过温度检测部110的中心而与Y轴平行的直线147将半导体基板10的上表面分隔为2个区域146-1、146-2的情况下，温度检测布线112与第二部分138配置于不同的区域146。图9的例子中，第二部分138配置于区域146-2，温度检测布线112配置于区域146-1。第二部分138以及温度检测布线112可以在X轴方向上隔着温度检测部110而配置。
通过这样的结构，能够在包围温度检测部110而配置第一部分136或者第二部分138的同时避开温度检测部110以及温度检测布线112而配置第一部分136以及第二部分138。
应予说明，在第一部分136中的配置于区域146-2的部分的在X轴方向的长度L4可以小于配置于区域146-1的部分的在X轴方向的长度L5。换言之，第一部分136以直线147为基准，在X轴方向上向温度检测布线11两侧长向延伸。由此，能够由更多的第一部分136包围温度检测部110的周围。
图10是表示比较例的第一部分136或者第二部分138的配置的图。在比较例中，与温度检测部110以及温度检测布线112中的至少一方重叠地配置有第一部分136以及第二部分138中的至少一方。图10中示出了第一部分136或者第二部分138与温度检测部110重叠而配置的例子。应予说明，对于在图1～图9中说明的半导体装置100而言，第一部分136或者第二部分138的配置以外的结构可以具有图10所示的结构。
在温度检测部110的P型区154以及N型区152之上设置有金属层155以及金属层157。金属层155以及金属层157可以作为例如图8所示的布线153起作用。温度检测部110、金属层155以及金属层157被聚酰亚胺等保护膜148覆盖。
发射电极52设置于半导体基板10的上方。发射电极52的一部分的区域可以被保护膜148覆盖。在发射电极52和保护膜148之上设置有焊料层53。焊料层53作为上表面电极的一部分起作用。本例的第一部分136或者第二部分138与焊料层53的上表面连接。
与焊料层53和发射电极52或者焊料层53和第一部分136(或者第二部分138)的组合相比，焊料层53与保护膜148在界面149处的密合性低。如果在温度检测部110等的上方配置第一部分136等，则由于第一部分136、焊料层53、保护膜148以及半导体基板10之间的线膨胀系数的差异而导致应力易于施加到界面149。因此，存在保护膜148与焊料层53在界面149处剥离的情况。
与此相对，根据图9所示的半导体装置100，以不与温度检测部110以及温度检测布线112重叠的方式配置第一部分136以及第二部分138。因此，能够抑制保护膜148和焊料层53剥离。
图11是表示半导体装置100的上表面的其他结构的示意图。在图11中省略了外部布线以及连接部分，但外部布线以及连接部分的构成与图1～图9中说明的任一方式相同。但是，各个焊盘与各个连接部分不重叠地配置。
本例中，栅极焊盘116以温度检测部110为基准，配置于与在俯视时温度检测布线112相反侧。作为一个例子，在通过穿过温度检测部110的中心而与Y轴平行的直线147将半导体基板10的上表面分隔为2个区域146-1、146-2的情况下，温度检测布线112与栅极焊盘116配置于不同的区域146。
图11的例子中，栅极焊盘116配置于区域146-2，温度检测布线112配置于区域146-1。栅极焊盘116以及温度检测布线112可以在X轴方向上隔着温度检测部110而配置。换言之栅极焊盘116可以配置在将温度检测布线112在X轴方向上延长而成的直线上。
另外，感测发射极焊盘122可以以温度检测部110为基准，配置于与栅极焊盘116相反侧。本例的感测发射极焊盘122配置于区域146-1。另外，阴极焊盘118以及阳极焊盘119也可以配置于与栅极焊盘116相反侧。换言之，阴极焊盘118以及阳极焊盘119配置于与温度检测布线112相同侧。由此，能够容易地将温度检测布线112和阴极焊盘118以及阳极焊盘119连接。
半导体装置100在XY面中可以具有从栅极焊盘116朝向温度检测部110而设置的栅极流道48。栅极流道48可以具有与栅极流道51相同的结构。换言之栅极流道48可以是掺杂了杂质的多晶硅等的半导体布线。
栅极流道48可以在与温度检测部110的端部对置的位置上向Y轴方向正侧和Y轴方向负侧这2个方向分支。2个栅极流道48可以沿着温度检测部110以及温度检测布线112与X轴方向平行地设置。栅极流道48在XY面中绕过各个焊盘而与栅极流道51连接。
通过在有源部120的上方配置栅极流道48，即使对与栅极流道50以及栅极流道51分离的区域，也能够施加延迟和衰减小的栅极电压。另外，根据本例的焊盘配置，由于沿着温度检测布线112等设置栅极流道48，所以能够使通过设置栅极流道48而导致的有源部120的面积损失、通过设置温度检测布线112而导致的有源部120的面积损失最小化。
图12是表示本发明的一个实施方式的半导体封装200的一个例子的图。半导体封装200包括一个以上的半导体装置100和外部电路。本例的半导体封装200具有设置有布线图案(164、166、168、170)的电路基板162作为外部电路。布线图案可以是由铜等导电材料形成的薄膜。布线图案之间以及半导体装置100与布线图案之间通过外部布线130连接。可以使用引线框架134来代替一部分或者全部的外部布线130。
本例的半导体装置100可以具有图11所示的焊盘配置。各个半导体装置100可以利用焊料等连接在布线图案170上。本例的半导体装置100中，集电极24连接于布线图案170。在各个布线图案170，可以并联地连接有多个半导体装置100。另外，设置于不同的布线图案170的半导体装置100可以串联地连接。换言之，设置于不同的布线图案170的半导体装置100中，一方的发射电极52可以与另一方的集电极24电连接。另外，布线图案168与设置于相同的布线图案170的多个半导体装置100的发射电极52连接。布线图案168可以介由布线图案166与外部连接。
本例中，将俯视时半导体装置100的各端边中的最靠近栅极焊盘116的端边作为栅极焊盘端边117。配置于相同的布线图案170的2个半导体装置100可以以栅极焊盘端边117相互对置的方式配置。
在2个栅极焊盘端边117之间设置有布线图案164。2个半导体装置100的栅极焊盘116连接于共用的布线图案164。布线图案164配置于2个栅极焊盘端边117之间。通过这样的配置，能够以简易的布线对2个半导体装置100施加共用的栅极电压。另外，由于可以对2个半导体装置100设置共用的布线图案164，所以能够使装置小型化。
另外，对于配置于相同的布线图案170的半导体装置100中的一方(本例中为半导体装置100-1、100-3)，感测发射极焊盘122、阴极焊盘118以及阳极焊盘119连接于布线图案166。布线图案166是连接于外部的装置的焊盘。本例的半导体装置100中，由于栅极焊盘116和其他的焊盘配置于相反侧，所以能够将感测发射极焊盘122、阴极焊盘118以及阳极焊盘119配置于布线图案166的附近。
应予说明，在配置于相同的布线图案170的半导体装置100中的另一方(本例中为半导体装置100-2、100-4)中，阴极焊盘118以及阳极焊盘119可以不连接于布线图案166。本例中，对该半导体装置100不检测温度。
图13是表示本发明的一个实施方式的半导体模块400的上表面的一个例子的图。应予说明，在半导体模块400中，阳极焊盘119和阴极焊盘118的配置与图12中的阳极焊盘119和阴极焊盘118的配置是相反的，但是图12中的阳极焊盘119和图13中的阳极焊盘119具有相同的功能，图12中的阴极焊盘118和图13中的阴极焊盘118具有相同的功能，由此标记相同的符号。另外，将上臂的布线图案作为布线图案170-1，将下臂的布线图案作为布线图案170-2。将作为栅极端子的布线图案作为布线图案164，将作为与后述的控制端子的中继端子的布线图案作为布线图案166。
本例的半导体模块400包括引线框架178。半导体装置100如上所述是表面被镀覆的镀覆芯片，配置在预定的布线图案170-1、170-2上。引线框架178的一端与镀覆芯片接合，另一端与作为外部电路的布线图案168、170-2接合。本例的引线框架178具有与半导体装置100接触的第一接触部180、与布线图案168、170-2接触的第二接触部182、在电路基板162的上方桥接第一接触部180和第二接触部182的桥接部184、连接第一接触部180和桥接部184的脚部186、以及连接第二接触部182和桥接部184的脚部188。第一接触部180、第二接触部182以及桥接部184可以由与XY面平行的板状的导电部件构成。桥接部184可以是向与半导体装置100的表面分离的一侧突出的凸状的部位。
本例的半导体模块400在表面具有作为外部材料的模塑部192(参照图14)。模塑部192由凝胶状的树脂等构成。
在桥接部184设置有用于向桥接部184的下方注入模塑部192的树脂的开口部190。在本例的桥接部184，在其内侧且中央附近设置有多个开口部190。由此，能够使构成模塑部192的凝胶状的树脂沿着引线框架178的上下方向可靠地移动。应予说明，在布线图案170-1、布线图案170-2以及布线图案168可以设置有与半导体模块400的外侧的主端子电连接的引出部198。
图14是表示图13中的E-E'截面的一个例子的图。E-E'截面是穿过设置于引线框架178的开口部190的YZ面。如图14所示，引线框架178的一端与设置于布线图案170-1的上方的半导体装置100-1连接。另外，引线框架178的另一端与布线图案170-2连接。第一接触部180配置于半导体装置100-1的上方。第二接触部182配置于布线图案170-2的上方。本例的半导体装置100-1、100-2、100-3、100-4是表面被镀覆了的所谓的镀覆芯片。桥接部184通过脚部186与第一接触部180连接，通过脚部188与第二接触部182连接。如上述那样，由于在桥接部184设置有开口部190，所以在由脚部186、脚部188以及桥接部184划分的空间也填充模塑部192的凝胶状的树脂。模塑部192例如也可以由环氧树脂等其他的材料构成。应予说明，为了提高与模塑部192之间的密合，也可以在第一接触部180、第二接触部182、脚部186或者脚部188中的任一个或多个设置开口部190。
应予说明，本例的半导体装置100-1、100-2、100-3、100-4可以是具有图9所示的温度检测部110的半导体装置100。在这样的情况下，本例的引线框架178可以是图9所示的不与温度检测部110重叠的引线框架134。即，引线框架178可以以隔着温度检测部110的方式与半导体装置100的表面接合。引线框架178具有一体形成的第一部分136以及第二部分138，也可以包围温度检测部110而配置第一部分136或者第二部分138。
图15是包括本发明的一个实施方式的半导体模块的上臂和下臂的连接关系的示意电路图。如图15所示，半导体装置100-1以及半导体装置100-2并联地连接，构成上臂。半导体装置100-3以及半导体装置100-4并联地连接，构成下臂。本例中，一个臂由2个半导体装置100构成。包括半导体装置100-1以及半导体装置100-2的上臂与包括半导体装置100-3以及半导体装置100-4的下臂串联地连接。如图13所示，半导体装置100-1以及半导体装置100-3配置于半导体模块400的X轴负侧。如图13所示，半导体装置100-2以及半导体装置100-4配置于半导体模块400的X轴正侧。
在半导体装置100-1以及半导体装置100-2连接有一个控制电路172-1。控制电路172-1向半导体装置100-1以及半导体装置100-2供给栅极电压。另外，在半导体装置100-3以及半导体装置100-4连接有另一个控制电路172-2。控制电路172-2可以具有与控制电路172-1相同的功能。
感测发射端子(SE)连接于感测发射极焊盘122。发射端子(E)连接于发射电极52。控制电路172-1以及控制电路172-2分别经由感测电阻Rse而检测在感测发射端子(SE)与发射端子(E)之间流通的电流。另外，控制电路172-1、172-2可以具有根据与阳极焊盘119以及阴极焊盘118连接的温度检测部110的温度感测二极管的电压变化来检测温度的温度检测电路。
图16是表示本发明的一个实施方式的半导体模块300的上表面的一个例子的图。如图16所示，本例的半导体模块300具备壳体88。壳体88具有U、V、W、P、N等主端子86和G(栅极)、Se(感测发射极)、A(阳极)、K(阴极)等控制端子99。在壳体88的底面94的上方搭载有具有布线图案170的电路基板162。电路基板162例如是通过在氧化铝陶瓷基板接合铜电路板而形成的。本例的半导体模块300例如用于驱动三相马达，是具有6个臂的所谓的6合1型。在壳体88，在Y轴方向上并列地搭载有3个电路基板162。各电路基板162分别包括构成向U、V、W的各主端子86的输出的上下臂。另外，如图15所示，各个臂具有并联地连接的2个半导体装置100。
壳体88具有用于与布线图案166连接的中继端子96。布线图案166和中继端子96通过布线131连接。应予说明，感测发射极焊盘122、阴极焊盘118以及阳极焊盘119也可以通过相同的布线131而连接到布线图案166。另外，壳体88具有控制端子99。各个中继端子96通过布线139与各个控制端子99连接。布线139与布线131不同，不是导线等，而可以是埋入到壳体88内部的金属布线等。本例中，控制端子99设置于电路基板162的X轴负侧，不设置于X轴正侧。这样的配置由于配置于流路方向的另一侧即上游侧的半导体装置100-2、100-4的检测部108(参照图20)不连接于控制端子99而成为了可能。由此，能够提高与连接控制端子99的栅极驱动电路等控制电路172-1、172-2的组装性，能够使布局配置简单化。
控制端子99的数量可以与中继端子96以及布线图案166的数量相同。本例中，设置5个与半导体装置100-1以及半导体装置100-2对应的布线图案166以及5个中继端子96，设置5个与半导体装置100-3以及半导体装置100-4对应的布线图案166以及5个中继端子96。
在壳体88的下方配置有在预先确定的流路方向上流通制冷剂的冷却部。冷却部配置于底面94的下方，且配置于图16的在俯视时无法辨认的位置。另外，壳体88可以具有用于将半导体模块300固定于外部的装置的贯通孔84。
图17是表示本发明的一个实施方式的半导体模块300的背面的一个例子的图。图17是从Z轴方向的相反的一侧即Z轴负侧正面地观察图16的俯视图的情况的图。如图17所示，壳体88具有冷却部114。冷却部114具有侧壁63。在冷却部114设置有由侧壁63围起的空间。在该空间中流通制冷剂。在冷却部114的该空间中可以设置多个沿X轴方向配置的冷却片95。
壳体88具有用于将制冷剂导入到冷却部114的制冷剂导入口97和用于将制冷剂从冷却部114导出的制冷剂导出口98。因此，靠近制冷剂导出口98的一侧是下游侧，靠近制冷剂导入口97的另一侧是上游侧。本例中，半导体模块300具有各一个制冷剂导入口97和制冷剂导出口98，但也可以分别具有多个制冷剂导入口97和制冷剂导出口98。
制冷剂导入口97和制冷剂导出口98可以分别设置于在X轴方向或者Y轴方向上对置的2个边上。本例中，X轴正侧是制冷剂导入口97，X轴负侧是制冷剂导出口98。
图18是表示图16以及图17的C-C'截面的一个例子的图。C-C'截面是穿过半导体装置100-1以及半导体装置100-2的XZ面。如图18所示，在壳体88设置有用于搭载具有布线图案170的电路基板162的凹部93。即，在凹部93的底面94配置有电路基板162。电路基板162可以在其上方具有半导体装置100-1以及半导体装置100-2。凹部93的深度可以深于半导体装置100-1、100-2以及电路基板162的厚度。应予说明，为了方便，在图18以及图19中省略覆盖半导体装置100-1、100-2的模塑部192的图示。
壳体88在底面94的下方具有冷却部114。壳体88具有制冷剂导入口97和制冷剂导出口98。由于C-C'截面不穿过制冷剂导入口97和制冷剂导出口98，所以在图18中以虚线部表示XZ平面内的制冷剂导入口97和制冷剂导出口98的位置。制冷剂在冷却部114的内部从X轴正侧朝向负侧前进。2个并列的半导体装置100-1、100-2可以相对于制冷剂流通的方向平行地配置。
图19是表示图16以及图17的D-D'截面的一个例子的图。D-D'截面是穿过半导体装置100-2以及半导体装置100-4的YZ面。本例中，在凹部93的底面94在Y轴方向上配置3个电路基板162。在冷却部114可以设置多个冷却片95。冷却片95可以在冷却部114的内部的空间从该空间的Z轴方向上的下端设置到上端。
在冷却部114设置有冷却片95的情况下，制冷剂在相邻的冷却片95之间沿X轴方向前进。因此，制冷剂的流路方向可以为冷却片95的延伸方向(X轴方向)。在冷却部114没有设置冷却片95的情况下，制冷剂的流路方向可以为将制冷剂导入口97和制冷剂导出口98连结的方向。
图20是表示本发明的一个实施方式的半导体装置100的上表面的结构的另一个例子的图。半导体模块300、400具有该半导体装置100。在图20中分别示出半导体装置100-1以及半导体装置100-2的上表面的一个例子。半导体装置100-1在半导体模块300、400中设置于制冷剂的流路方向的一侧(制冷剂导出口98侧)。另外，半导体装置100-2在半导体模块300、400中设置于制冷剂的流路方向的另一侧(制冷剂导入口97侧)。
半导体装置100-1具备有源部120以及边缘终端结构部90。在有源部120形成有主半导体元件部125和感测半导体元件部124。在主半导体元件部125设置有晶体管部70以及二极管部80。本例中，晶体管部70以及二极管部80以沿着X轴方向延伸的方式设置。另外，在本例中，晶体管部70以及二极管部80在Y轴方向上交替地设置。
在半导体装置100-1中，在半导体基板10的上表面21的上方设置有栅极焊盘116、虚设栅极焊盘115以及多个检测焊盘126。作为一个例子，检测焊盘126是阳极焊盘119、阴极焊盘118以及感测发射极焊盘122。在半导体装置100-1中，检测焊盘126设置于在X轴方向上对置的端边的一侧(X轴负侧)，栅极焊盘116以及虚设栅极焊盘115设置于该端边的另一侧(X轴正侧)。应予说明，设置于半导体基板10的焊盘的个数以及种类不限于图20所示的例子。
在半导体装置100-1中，在半导体基板10的上表面21的上方设置有感测半导体元件部124。在本例中，感测半导体元件部124设置于在X轴方向上对置的端边的一侧(X轴负侧)。感测半导体元件部124与感测发射极焊盘122连接，感测发射极焊盘122与感测发射端子(SE)连接。
阴极焊盘118以及阳极焊盘119分别与温度检测部110的温度感测二极管的阳极、阴极连接。栅极焊盘116与晶体管部70的栅电极连接。虚设栅极焊盘115是用于筛选虚设沟槽的焊盘。
半导体装置100-1具备对晶体管部70供给栅极电压的栅极流道50。作为一个例子，栅极流道50设置于半导体基板10的上表面21的上方，通过层间绝缘膜38与上表面21绝缘。
在俯视时，栅极流道50以穿过半导体基板10的端边与各焊盘之间的方式设置。本例的栅极流道50以穿过栅极焊盘116、阴极焊盘118、阳极焊盘119以及感测发射极焊盘122的各个焊盘与最靠近这些焊盘的端边之间而与该端边平行的方式设置。栅极流道50与栅极焊盘116连接。另外，栅极流道50以包围有源部120的方式设置在半导体基板10的其他端边与有源部120之间。换言之本例的栅极流道50沿着半导体基板10的各端边呈环状地设置。
栅极流道48在XY面上绕过各个焊盘而与栅极流道50连接。栅极流道48可以设置于有源部120的上方。栅极流道48可以沿着温度检测部110以及温度检测布线112而与X轴方向平行地设置。
边缘终端结构部90在半导体基板10的上表面设置于栅极流道50与半导体基板10的外周端140之间。边缘终端结构部90可以以包围栅极流道50的方式呈环状地配置在半导体基板10的上表面。本例的边缘终端结构部90沿着半导体基板10的外周端140而配置。
半导体装置100-1具备检测部108。作为一个例子，检测部108是温度检测部110或者感测半导体元件部124。半导体装置100-1具有与检测部108连接的检测焊盘126。另一方面，半导体装置100-2具备检测部108，但不具有检测焊盘126。
温度检测部110设置于有源部120的上方。从半导体基板10的上表面观察时，温度检测部110可以设置于有源部120的中央。温度检测部110在预定的长边方向具有长边。本例的长边方向是X轴方向，但长边方向可以与X轴方向不同。温度检测部110可以遍及一个以上的晶体管部70以及一个以上的二极管部80而配置。
温度检测布线112设置于有源部120的上方。温度检测布线112与温度检测部110连接。温度检测布线112在半导体基板10的上表面21延伸到有源部120的端部，且与阴极焊盘118以及阳极焊盘119连接。通过介由阴极焊盘118以及阳极焊盘119来测定温度检测部110的电气特性，从而能够检测温度检测部110的温度。
本例的温度检测布线112由铝(Al)形成。温度检测布线112可以是通过对铝(Al)进行溅射而形成的。即，连接温度检测布线112和阴极焊盘118的布线以及连接温度检测布线112和阳极焊盘119的布线可以是通过对铝(Al)进行溅射后，对经溅射的该铝(Al)进行蚀刻而形成的。应予说明，温度检测布线112可以由多晶硅形成。
半导体装置100-2具有使半导体装置100-1在X轴方向上反转而成的构成。半导体装置100-1以及半导体装置100-2的有源部120的面积相同。因此，在半导体装置100-1以及半导体装置100-2进行动作时，在半导体装置100-1以及半导体装置100-2中流通大致相同的电流。
在半导体装置100-1中，阴极焊盘118、阳极焊盘119和感测发射极焊盘122、以及感测半导体元件部124配置于在X轴方向上对置的端边的一侧(X轴负侧)，栅极焊盘116配置于该端边的另一侧(X轴正侧)。在半导体装置100-2中不设置检测焊盘126，栅极焊盘116配置于该端边的一侧(X轴负侧)。
在半导体装置100-2中，可以内置作为检测部108的温度检测部110以及感测半导体元件部124。即，半导体装置100-1、100-2可以是相同的芯片。但是，在半导体装置100-2中特别是设置与感测半导体元件部124连接的感测发射极焊盘122作为检测焊盘126而解放感测发射极焊盘122的情况下，感测半导体元件部124的栅极电位变得不稳定，有可能损害元件的动作。通过将作为检测焊盘126的感测发射极焊盘122与发射电位连接而能够消除这样的问题，但需要追加布线，有可能与产品的小型化的宗旨相违背。因此，本例中，可以以无法取出来自内置的温度检测部110以及感测半导体元件部124的方式使其无效化。具体而言，例如，可以在不设置检测焊盘126而在半导体基板10上覆盖发射电极52时，覆盖这些检测部108。另外，可以用聚酰亚胺等保护膜覆盖通过发射电极52覆盖的检测部108之上，也可以不通过发射电极52覆盖而由聚酰亚胺等保护膜覆盖。
在半导体模块300、400中，半导体装置100-3具有与本例的半导体装置100-1相同的构成。另外，半导体装置100-4具有与本例的半导体装置100-4相同的构成。
图21是本发明的一个实施方式的半导体电路装置500的示意电路图。如
图21所示，本例的半导体电路装置500具备半导体装置100。半导体装置100具有设置于半导体基板10的主半导体元件部125以及感测半导体元件部124(参照图22以及图23)。主半导体元件部125包括晶体管部70和二极管部80。感测半导体元件部124包括与晶体管部70不同的其他的晶体管部71和配置于比晶体管部71更靠内侧的与二极管部80不同的其他的二极管部81。
另外，半导体电路装置500具备控制电路172，该控制电路172包括检测感测半导体元件部124的正向电流以及反向电流的电流检测电路220、检测半导体装置100的温度的温度检测电路210、以及根据反向电流的电流的值来输出信号的栅极驱动电路230。这里，本例的半导体装置100以及控制电路172均适用上述的说明。
在半导体装置100中，栅极端子(G)相当于栅极焊盘116。阳极端子(A)相当于阳极焊盘119，与设置于半导体装置100的外部的温度检测电路210连接。阴极端子(K)相当于阴极焊盘118，在半导体装置100的外部被接地。感测发射端子(SE)相当于感测发射极焊盘122，在感测发射极焊盘122的下游侧并联地连接有设置于半导体装置100的外部的电流检测电路220以及感测电阻Rse。温度检测电路210根据温度检测部110的温度感测二极管的电压变化检测温度。例如，温度感测二极管具有温度越高电阻越低的负温度特性。电流检测电路220将感测电阻Rse的电压降换算为电流，根据主半导体元件部125和感测半导体元件部124的面积比检测在主半导体元件部125中流通的电流。栅极驱动电路230对半导体装置100的栅极进行驱动。栅极驱动电路230可以接受表示来自温度检测电路210的异常发热的信号或表示来自电流检测电路220的过电流的信号来实施阻挡栅极等保护动作。
图22是图20中的感测半导体元件部124的附近的放大图。如图21中所示，本例的一个特征在于，感测半导体元件部124由具有晶体管部71和二极管部81的所谓的反向导通型IGBT构成。在俯视时，感测半导体元件部124被杂质浓度比基区14高、且深度比沟槽部深的第二导电型(P型)的阱区11包围。这里，本例中，通过二极管部81被晶体管部71包围，从而二极管部81配置于比晶体管部71更靠内侧的位置。
二极管部81可以是将在下表面23设置有阳极区82的区域投影到上表面21而成的区域。本例中，由于二极管部81被晶体管部71包围，所以能够防止载流子从阱区11向二极管部81的阳极区82流入。此外，感测半导体元件部124中的晶体管部71与二极管部81的面积比可以与图20所示的半导体装置100中的晶体管部70与二极管部80的面积比相等。
图23是图20中的感测半导体元件部124的附近的其他的放大图。本例与图22所示的感测半导体元件部124的不同点在于二极管部81被夹于2个晶体管部71之间。二极管部80可以是将在下表面23设置有阳极区82的区域投影到上表面21而成的区域。
在感测半导体元件部124中，在俯视时，在晶体管部71和二极管部81以外的区域，可以在下表面23设置有集电区22。在本例中，由于阳极区82与阱区11分离而二极管部81配置于比晶体管部71更靠内侧的位置，所以能够防止载流子从阱区11向二极管部81的阳极区82的流入。应予说明，感测半导体元件部124中的晶体管部71与二极管部81的面积比可以与图20所示的半导体装置100中的晶体管部70与二极管部80的面积比相等。
图24是表示图21所示的半导体装置100的电压Vce与电流Ic的关系的图。如图24所示，由于使电压Vce从零开始向正方向增加时晶体管部70、71开始动作，所以伴随着电压Vce的增加，电流Ic向正方向增加。由于在使电压Vce从零向负方向增加时二极管部80、81开始动作，所以伴随着电压Vce的增加，电流Ic向负方向增加。
图25是表示图21所示的半导体装置100的电流感测特性的图。在图25中，作为一个例子示出了在施加15(V)栅极电压Vg的情况以及不施加15(V)栅极电压Vg的情况(Vg＝0(V)的情况)的动作。如图25所示，本例的半导体装置100伴随着感测电压Vse的正方向的增加，感测电流Is向正方向增加。另外，本例的半导体装置100由反向导通型IGBT构成感测半导体元件部124，由此伴随着电压Vse的负方向的增加，电流Is向负方向增加。另外，即使在电压Vg为零的情况下，也伴随着电压Vse的负方向的增加，电流Is向负方向增加。在电压Vg为零的情况下，即使电压Vg为15V时，伴随着电压Vse的负方向的增加，电流Ic的负方向也急剧增加。应予说明，并不局限于本例，感测半导体元件部124可以不具有二极管部81而仅由晶体管部71构成。
图26是表示图16所示的半导体模块300中的配置于Y轴方向的最负侧的电路基板162的附近的图。图26中一并示出了在冷却部114中流通的制冷剂的流路方向。
配置于布线图案170-1的半导体装置100-1以及半导体装置100-2的有源部120的面积相同。因此，在半导体装置100-1以及半导体装置100-2进行动作时，在半导体装置100-1以及半导体装置100-2流通有大致相同的电流，大致相同地发热。为了将该发热抑制为许可温度以下，从而从冷却部114的制冷剂导入口97向制冷剂导出口98流通制冷剂而进行冷却。这里，如上述那样制冷剂从制冷剂导入口97向制冷剂导出口98流通，由此被配置于预先确定的流路方向的另一侧(X轴正侧)的半导体装置100-2、100-4的发热而加热，配置于预先确定的流路方向的一侧(X轴负侧)的半导体装置100-1、100-3被与制冷剂导入口97相比温度高的制冷剂冷却。这里，另一侧是上游侧，一侧是下游侧。因此，由于在许可条件内(许可温度内、许可电流内)使用搭载于半导体模块300、400的半导体装置100，所以仅监视配置于下游侧的半导体装置100的检测部108即可。以下，使用图27详细进行说明。
图27是按照X轴方向上的位置来表示图26所示的半导体模块300中的制冷剂的温度的图。如图27所示，将制冷剂导入口97中的制冷剂的温度作为温度T1。将配置于制冷剂的上游侧的半导体装置100-2中的制冷剂的温度作为温度T2。将配置于制冷剂的下游侧的半导体装置100-1中的制冷剂的温度作为温度T3。将制冷剂导出口98中的制冷剂的温度作为温度T4。
从制冷剂导入口97(参照图17)导入的制冷剂由于对半导体装置100-2以及半导体装置100-4进行了冷却，所以因为该冷却而引起温度上升。因此，温度T2大于温度T1。对半导体装置100-2以及半导体装置100-4进行了冷却的制冷剂由于后续对半导体装置100-1以及半导体装置100-3进行冷却，所以因为该冷却而引起温度进一步上升。因此，温度T3大于温度T2。由于在制冷剂导出口98中不存在半导体装置100，所以对半导体装置100-1以及半导体装置100-3进行了冷却的制冷剂的温度没有上升。因此，温度T4小于温度T3。因此，通过监视半导体装置100-1以及半导体装置100-3的温度T3，能够判定各个半导体装置100是否处于过热状态。可以不监视半导体装置100-2以及半导体装置100-4的温度T2。
图26的例子中，由于监视配置于制冷剂的流路方向的一侧(X轴负侧)的半导体装置100-1以及半导体装置100-3是否为过热状态，所以检测焊盘126(阳极焊盘119、阴极焊盘118以及感测发射极焊盘122)与布线图案166连接。该布线图案166与设置于半导体模块300的壳体88的中继端子96连接，中继端子96与控制端子99连接。由此，能够从半导体模块300的外部监视半导体装置100的过热状态。
由于没有监视配置于制冷剂的流路方向的他方侧(X轴正侧)的半导体装置100-2以及半导体装置100-4是否处于过热状态，所以半导体装置100-2以及半导体装置100-4的检测部108可以被无效化。具体而言，可以不设置检测焊盘126。另外，由于在半导体装置100-2以及半导体装置100-4不设置检测焊盘126，所以可以不设置布线图案166、中继端子96以及控制端子99。
在本例中，外部布线130-1将半导体装置100-1、100-2和布线图案170-2连接。布线图案170-2与配置于半导体装置100-1与半导体装置100-2之间的布线图案169-1连接，布线图案169-1与一个布线图案166连接。该一个布线图案166与一个中继端子96连接。另外，外部布线130-2将半导体装置100-3、半导体装置100-4和布线图案168连接。布线图案168与配置于半导体装置100-3与半导体装置100-4之间的布线图案169-2连接，布线图案169-2与另一个布线图案166连接。该另一个布线图案166与另一个中继端子96连接。在本例中，将布线图案169配置于2个半导体装置100之间且它们担任着作为中继端子的作用，由此能够将布线图案166配置于制冷剂的流路方向的另一侧(X轴正侧)。
由于本例的半导体模块300没有半导体装置100-2以及半导体装置100-4的检测焊盘126，所以也不设置与其对应的布线图案166、中继端子96以及控制端子99。因此，能够减少从半导体模块300取出的控制端子99的数量，能够小型化。
在本例的半导体模块300中，在配置于制冷剂的上游侧、下游侧的1个臂的半导体装置100的下游侧设置温度检测部110以及感测半导体元件部124这两方，但也可以仅配置它们中的一方。
本例中，以在一个臂并联地连接有2个半导体装置100的方式进行了配置，但也可以以并联地连接有3个以上的半导体装置100的方式进行配置。配置于一个臂的半导体装置100的数量越多，将控制端子99配置于制冷剂的流路方向的一侧而不配置于另一侧所带来的小型化的效果能够越大。应予说明，预先确定的流路方向可以将预先检测部108被无效化的一侧作为上游侧，将来自检测部108信号被取出的一侧作为下游侧。
如图26所示，作为半导体模块300的栅极端子的布线图案164可以配置于制冷剂的流路方向中的半导体装置100-1与半导体装置100-2之间。半导体装置100-1的栅极焊盘116和半导体装置100-2的栅极焊盘116可以分别与作为该栅极端子的布线图案164连接。通过将作为栅极端子的布线图案164配置于制冷剂的流路方向中的半导体装置100-1与半导体装置100-2之间，能够使半导体装置100-1以及半导体装置100-2共用栅极端子。由此，能够减少半导体模块300的栅极端子的数量，能够小型化。
作为栅极端子的布线图案164通过布线137与一个布线图案166连接。另外，该一个布线图案166与设置于壳体88的一个中继端子96连接。中继端子96通过布线139与控制端子99连接。即，在2个半导体装置100，介由控制端子99、布线139、一个中继端子96、布线131、一个布线图案166、布线137以及栅极端子164而施加栅极电压。
布线131、布线137以及布线139可以是铝、铜和/或金等金属布线。布线137可以比布线131以及布线139粗。由于布线137比布线131以及布线139长，所以布线137与布线131以及布线139因电流导致的发热更容易大，易于断线。因此，通过使布线137比布线131以及布线139粗，从而能够抑制布线137的断线。
如图26所示，半导体装置100-1以及半导体装置100-2可以以一个半导体装置100-2的栅极焊盘116和另一个半导体装置100-1的栅极焊盘116在制冷剂的流路方向上对置的方式配置。即，在制冷剂的流路方向上，在半导体装置100-1的栅极焊盘端边117与半导体装置100-2的栅极焊盘端边117之间可以配置作为栅极端子的布线图案164。通过如此配置2个半导体装置100，能够缩短2个半导体装置100的栅极焊盘116和作为栅极端子的布线图案164之间的布线。另外，由于相对于2个半导体装置100共用栅极端子，所以能够使半导体模块300小型化。
应予说明，在上述的实施方式中，构成为向上下方向(X轴方向)引出与控制端子99连接的布线131，但并不限于该例，也可以为其它的配置。例如，可以从半导体装置100向左右方向(Y轴方向)引出布线131。另外，控制端子99也可以不构成为在Y轴方向上并排为一列。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围不限于上述实施方式所记载的范围。对上述实施方式能够进行各种变更或者改进对于本领域技术人员而言是很清楚的。根据权利要求的记载可知，进行了各种变更或者改进而得到的方式也包括在本发明的技术范围内。
应当留意的是，只要是没有特别明示为“早前”、“之前”等且在后续的处理中使用之前的处理的输出，在权利要求、说明书、以及附图中所示的装置、***、程序以及方法中的动作、顺序、工艺以及步骤等的各处理的执行顺序应按照任意的顺序实现。关于专利权利要求、说明书以及附图中的动作流程，即使为了方便而使用“首先，”、“接下来，”等进行了说明，也并不意味着必需利用该顺序来实施。

Claims (31)

1.一种半导体装置，其特征在于，所述半导体装置具备半导体基板，且具备：
晶体管部，其设置于所述半导体基板；
二极管部，其设置于所述半导体基板，且在与所述半导体基板的上表面平行的排列方向上与所述晶体管部交替地配置；
温度检测部，其设置于所述半导体基板的上表面的上方，且在预先确定的长边方向具有长边；
上表面电极，其设置于所述半导体基板的上表面的上方；以及
一个以上的外部布线，其包括与所述上表面电极连接的连接部分，该一个以上的外部布线将所述上表面电极与所述半导体装置的外部电路电连接，
所述温度检测部以在所述长边方向上遍及一个以上的所述晶体管部以及一个以上的所述二极管部的方式配置，
在俯视时，至少一个所述外部布线的所述连接部分配置于所述温度检测部的周围。
2.根据权利要求1所述的半导体装置，其特征在于，所述至少一个所述外部布线的所述连接部分配置于一个以上的所述晶体管部的上方以及一个以上的所述二极管部的上方。
3.根据权利要求1或2所述的半导体装置，其特征在于，在将所述温度检测部的在所述长边方向上的长度作为检测部长度的情况下，在俯视时的所述至少一个所述外部布线的所述连接部分与所述温度检测部之间的距离为所述检测部长度以下。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述二极管部在所述排列方向上以预先确定的排列周期配置，
在俯视时，所述至少一个所述外部布线的所述连接部分与所述温度检测部之间的距离为所述排列周期的5倍以下。
5.根据权利要求4所述的半导体装置，其特征在于，
所述外部布线是导线，
多个所述外部布线与所述上表面电极连接，
对于至少2个所述外部布线，在俯视时，所述连接部分与所述温度检测部之间的距离是所述排列周期的5倍以下，
在俯视时，所述温度检测部以被所述距离为所述排列周期的5倍以下的任意两个所述连接部分夹在中间的方式配置。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
所述外部布线是导线，
在将俯视时的所述外部布线的所述连接部分的长边长度设为连接部长度的情况下，俯视时的所述至少一个所述外部布线的所述连接部分与所述温度检测部之间的距离是所述连接部长度以下。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述外部布线是导线，
多个所述外部布线与所述上表面电极连接，
各个所述外部布线的所述连接部分在与所述长边方向垂直的方向上以预先确定的布线间隔设置，
俯视时的所述至少一个所述外部布线的所述连接部分与所述温度检测部之间的距离为所述布线间隔以下。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，
所述外部布线是导线，
在俯视时，至少一个所述外部布线的所述连接部分以在与所述长边方向垂直的方向上与所述温度检测部对置的方式设置。
9.根据权利要求8所述的半导体装置，其特征在于，在俯视时，2个所述连接部分配置于所述温度检测部的周围，且沿着与所述温度检测部的长边方向平行的方向配置，
所述2个所述连接部分以分别与所述温度检测部的长边方向的一部分对置的方式配置。
10.根据权利要求8或9所述的半导体装置，其特征在于，在俯视时，多个所述连接部分配置于所述温度检测部的周围，
在俯视时，在与多个所述连接部分外接的矩形区域的内部配置有所述温度检测部。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，所述外部布线是导线，
在俯视时，与所述温度检测部的周围以外的区域相比，多个所述外部布线的所述连接部分更多地配置于所述温度检测部的周围。
12.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
所述外部布线是引线框架。
13.根据权利要求12所述的半导体装置，其特征在于，
所述外部布线的所述连接部分具有：
2个第一部分，其在与所述温度检测部的所述长边方向垂直的方向上隔着所述温度检测部而配置；以及
第二部分，其连接2个所述第一部分。
14.根据权利要求13所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的上表面的上方且与所述温度检测部连接的温度检测布线，
所述连接部分的所述第二部分以所述温度检测部为基准，在俯视时配置于与所述温度检测布线相反侧。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，具备：
栅极焊盘，其设置于所述半导体基板的上表面的上方且与所述晶体管部的栅电极连接；
温度检测布线，其设置于所述半导体基板的上表面的上方且与所述温度检测部连接，
所述栅极焊盘以所述温度检测部作为基准，在俯视时配置于与所述温度检测布线相反侧。
16.根据权利要求15所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的上表面的上方且与所述温度检测布线连接的阴极焊盘以及阳极焊盘，
所述阴极焊盘以及所述阳极焊盘以所述温度检测部作为基准，配置于与所述栅极焊盘相反侧。
17.一种半导体封装，其特征在于，具备：
权利要求1～16中任一项所述的半导体装置；以及
所述外部电路。
18.根据权利要求17所述的半导体封装，其特征在于，所述半导体封装具备2个所述半导体装置，
各个所述半导体装置具备：
栅极焊盘，其设置于所述半导体基板的上表面的上方，且与所述晶体管部的栅电极连接；
温度检测布线，其设置于所述半导体基板的上表面的上方，且与所述温度检测部连接；以及
阴极焊盘以及阳极焊盘，两者设置于所述半导体基板的上表面的上方，且与所述温度检测布线连接，
所述栅极焊盘以所述温度检测部作为基准，在俯视时配置于与所述温度检测布线相反侧，
所述阴极焊盘以及所述阳极焊盘以所述温度检测部作为基准，配置于与所述栅极焊盘相反侧，
在各个所述半导体装置中，在将俯视所述半导体基板时的各端边中的最靠近所述栅极焊盘的端边作为栅极焊盘端边的情况下，2个所述半导体装置以所述栅极焊盘端边相互对置的方式配置。
19.一种半导体模块，其特征在于，具备：
壳体，其具有控制端子；以及
2个半导体装置，配置于所述壳体的内侧，且并联连接，
所述2个半导体装置分别具有检测部，
所述壳体具有在预先确定的流路方向上供制冷剂流通的冷却部，
配置于所述流路方向的一侧的所述半导体装置的所述检测部与所述控制端子连接，
配置于所述流路方向的另一侧的所述半导体装置的所述检测部不与所述控制端子连接。
20.根据权利要求19所述的半导体模块，其特征在于，
所述检测部是温度检测部或者检测电流的感测半导体元件部。
21.根据权利要求19或20所述的半导体模块，其特征在于，
所述壳体具有供制冷剂导入的制冷剂导入口和供制冷剂导出的制冷剂导出口，
靠近所述制冷剂导出口的一侧是所述流路方向的一侧，靠近所述制冷剂导入口的一侧是所述流路方向的另一侧。
22.根据权利要求19～21中任一项所述的半导体模块，其特征在于，配置于所述流路方向的一侧的所述半导体装置具有与所述检测部连接的检测焊盘，
配置于所述流路方向的另一侧的所述半导体装置在该半导体装置的表面不具有检测焊盘。
23.根据权利要求19～22中任一项所述的半导体模块，其特征在于，
所述2个半导体装置分别具有发射电极，
配置于所述流路方向的另一侧的所述半导体装置的所述检测部被所述半导体装置的所述发射电极覆盖。
24.根据权利要求19～23中任一项所述的半导体模块，其特征在于，所述半导体模块还具备配置有所述2个半导体装置的多个布线图案，
多个所述控制端子以在所述流路方向的一侧并列的方式配置。
25.根据权利要求19～24中任一项所述的半导体模块，其特征在于，
所述2个半导体装置具有：
晶体管部；以及
栅极焊盘，其与所述晶体管部的栅电极连接，
所述2个半导体装置以在所述流路方向上并列的方式配置，
在所述流路方向上的所述2个半导体装置之间具有栅极端子，
所述2个晶体管部的所述栅极焊盘分别连接于所述栅极端子。
26.根据权利要求25所述的半导体模块，其特征在于，
一个所述半导体装置的所述栅极焊盘和另一个所述半导体装置的所述栅极焊盘以在所述流路方向上对置的方式配置。
27.根据权利要求19～26中任一项所述的半导体模块，其特征在于，
所述2个半导体装置的有源部的面积相同。
28.一种半导体模块，其特征在于，具备：
多个布线图案；
半导体装置，其配置在所述布线图案上，且其表面被镀覆；以及
引线框架，其一端接合到所述半导体装置的表面，另一端接合到所述布线图案，
所述引线框架具有向与所述半导体装置的表面分开的一侧突出的桥接部、设置于所述桥接部的开口部、以及配置在所述桥接部之上和之下的模塑部。
29.根据权利要求28所述的半导体模块，其特征在于，
所述桥接部设置于所述一端与所述另一端之间，
所述开口部被设置有多个。
30.根据权利要求28或29所述的半导体模块，其特征在于，
所述半导体装置在半导体基板的上表面的上方具有温度检测部，
所述引线框架以隔着所述温度检测部的方式接合到所述半导体装置的表面。
31.一种半导体电路装置，其特征在于，具备：
主半导体元件部，其设置于半导体基板且包括晶体管部和二极管部；
感测半导体元件部，其包括设置于所述半导体基板且与所述晶体管部不同的其他的晶体管部以及配置于比所述其他的晶体管部更靠内侧的与所述二极管部不同的其他的二极管部；
电流检测电路，其检测所述感测半导体元件部的正向电流以及反向电流；以及
栅极驱动电路，其根据所述反向电流的电流的值而输出信号。
CN201910060925.8A 2018-03-30 2019-01-23 半导体装置、半导体封装、半导体模块及半导体电路装置 Pending CN110323273A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-067425 2018-03-30
JP2018067425 2018-03-30
JP2018-127942 2018-07-05
JP2018127942A JP7206652B2 (ja) 2018-03-30 2018-07-05 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置

Publications (1)

Publication Number Publication Date
CN110323273A true CN110323273A (zh) 2019-10-11

Family

ID=67910316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910060925.8A Pending CN110323273A (zh) 2018-03-30 2019-01-23 半导体装置、半导体封装、半导体模块及半导体电路装置

Country Status (4)

Country Link
US (2) US10794773B2 (zh)
JP (1) JP7476989B2 (zh)
CN (1) CN110323273A (zh)
DE (1) DE102019201284A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854598B2 (ja) * 2016-07-06 2021-04-07 ローム株式会社 半導体装置
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP7247681B2 (ja) * 2019-03-18 2023-03-29 富士電機株式会社 半導体組立体
JP2022038003A (ja) * 2020-08-26 2022-03-10 三菱電機株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746604B2 (ja) 1997-12-09 2006-02-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3521651B2 (ja) * 1996-10-18 2004-04-19 株式会社日立製作所 パワー半導体装置
JP2007329330A (ja) 2006-06-08 2007-12-20 Toyota Motor Corp 半導体装置
JP2008235405A (ja) * 2007-03-19 2008-10-02 Denso Corp 半導体装置
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP2009188178A (ja) 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009206140A (ja) 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd パワーモジュール
US8155916B2 (en) * 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5790039B2 (ja) * 2010-07-23 2015-10-07 富士電機株式会社 半導体装置
JP6086863B2 (ja) * 2011-06-27 2017-03-01 ローム株式会社 半導体モジュール
JP5706251B2 (ja) 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6425380B2 (ja) * 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
JP6404591B2 (ja) * 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
JP6374225B2 (ja) 2014-06-02 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP2016012647A (ja) 2014-06-27 2016-01-21 トヨタ自動車株式会社 半導体装置
JP5979184B2 (ja) 2014-07-14 2016-08-24 トヨタ自動車株式会社 半導体装置及び電力変換装置
JP6233331B2 (ja) * 2015-02-27 2017-11-22 トヨタ自動車株式会社 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
JP6686398B2 (ja) 2015-12-03 2020-04-22 富士電機株式会社 半導体装置
JP6637812B2 (ja) 2016-03-30 2020-01-29 株式会社ケーヒン 半導体装置
JP2018049974A (ja) 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE112017004776B4 (de) * 2016-09-23 2022-10-13 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungshalbleiteranordnung
JP6770452B2 (ja) * 2017-01-27 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置

Also Published As

Publication number Publication date
US20210010871A1 (en) 2021-01-14
US10794773B2 (en) 2020-10-06
DE102019201284A1 (de) 2019-10-02
US20220307913A1 (en) 2022-09-29
JP2023029499A (ja) 2023-03-03
JP7476989B2 (ja) 2024-05-01
US20190301946A1 (en) 2019-10-03
US11371891B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
CN110323273A (zh) 半导体装置、半导体封装、半导体模块及半导体电路装置
JP7206652B2 (ja) 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置
JP5390064B2 (ja) 半導体装置
CN102738036B (zh) 晶圆级mosfet金属化
US10128345B2 (en) Semiconductor device
US8323991B2 (en) Method for detecting stress migration properties
CN109564941A (zh) 半导体装置、半导体模块、以及半导体封装装置
US6249136B1 (en) Bottom side C4 bumps for integrated circuits
TW200527563A (en) Inverted J-lead package for power devices
CN110462840A (zh) 半导体装置
JP5795282B2 (ja) 電子装置
JP2016072520A (ja) 半導体装置
TW418515B (en) Circuit apparatus and its manufacturing method
JP2015537387A (ja) 半導体装置
US5146310A (en) Thermally enhanced leadframe
CN104979321B (zh) 具有多个安装配置的半导体裸片封装
US11519943B2 (en) Multi wire bonding with current sensing method
US9484320B2 (en) Vertically packaged integrated circuit
JP7006292B2 (ja) 半導体装置
US8581390B2 (en) Semiconductor device with heat dissipation
US10529644B2 (en) Semiconductor device
JP2022143566A (ja) 半導体装置の製造方法および半導体装置の試験方法
US12025507B2 (en) Semiconductor device, semiconductor package, semiconductor module, and semiconductor circuit device
CN112768503B (zh) Igbt芯片、其制造方法及功率模块
CN110137089A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination