CN110322832B - 一种amoled像素驱动电路及时序控制方法 - Google Patents
一种amoled像素驱动电路及时序控制方法 Download PDFInfo
- Publication number
- CN110322832B CN110322832B CN201810266191.4A CN201810266191A CN110322832B CN 110322832 B CN110322832 B CN 110322832B CN 201810266191 A CN201810266191 A CN 201810266191A CN 110322832 B CN110322832 B CN 110322832B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- signal line
- light emitting
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明涉及显示技术领域,公开了一种AMOLED像素驱动电路及时序控制方法,该像素驱动电路包括:第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、电容及有机发光二极管,还包括设置于第一薄膜晶体管第二端与第一节点之间的第七薄膜晶体管和设置于第一薄膜晶体管第二端与第三薄膜晶体管之间的第六薄膜晶体管,第二薄膜晶体管与第六薄膜晶体管对称设置且阈值相等,能够补偿驱动薄膜晶体管的阈值电压,该像素驱动电路能够减少面板内部的布线以适应小尺寸的像素空间。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种AMOLED像素驱动电路及时序控制方法。
背景技术
如图1所示,现有的一种AMOLED像素驱动电路,AMOLED像素驱动电路为7T1C结构,即七个薄膜晶体管加一个电容的结构,包括:第一薄膜晶体管T10、第二薄膜晶体管T20、第三薄膜晶体管T30、第四薄膜晶体管T40、第五薄膜晶体管T50、第六薄膜晶体管T60、第七薄膜晶体管T70及电容C10,其中,第一薄膜晶体管T10的栅极电性连接于第二扫描控制信号线S2,第一端电性连接于数据信号线DATA,第二端经由第一节点N10电性连接于第二薄膜晶体管T20的第一端及第四薄膜晶体管T40的第一端;第二薄膜晶体管T20的栅极经电性连接于第二节点N20,第一端电性连接于第一节点N10,第二端电性连接于第三节点N30;第三薄膜晶体管T30的栅极电性连接于第二扫描控制信号线S2,第一端电性连接于第三节点N30,第二端电性连接于第二节点N20及第六薄膜晶体管T60的第一端;第四薄膜晶体管T40栅极电性连接于发光信号线En,第一端电性连接于第一节点N10,第二端电性连接于电源电压ELVDD;第五薄膜晶体管T50栅极电性连接于发光信号线En,第一端电性连接于第三节点N30,第二端电性连接于有机发光二级管D10的阳极及第七薄膜晶体管T70的第二端;第六薄膜晶体管T60的栅极电性连接于第一扫描控制信号线S1,第一端电性连接于第三薄膜晶体管T30的第二端,第二端电性连接于第七薄膜晶体管T70的第一端及参考电压信号线VINT;第七薄膜晶体管T70的栅极连接第二扫描控制信号线S2,第一端电性连接于第六薄膜晶体管T60的第二端及参考电压信号线VINT,第二端电性连接于第五薄膜晶体管T50的第二端及有机发光二级管D10的阳极;电容C10的第一端电性连接于第二节点N20,另一端连接连接于电源电压ELVDD;有机发光二极管D10的阳极电性连接于第五薄膜晶体管T50的第二端及第七薄膜晶体管T70的第二端,阴极接地。
上述AMOLED像素驱动电路有第一扫描控制信号线S1、两个第二扫描控制信号线S2、参考电压信号线VINT等多个信号线,布线复杂,无法满足较小的像素尺寸。
发明内容
本发明提供了一种AMOLED像素驱动电路及时序控制方法,上述AMOLED像素驱动电路能够减少面板内部的布线以适应小尺寸的像素空间。
为达到上述目的,本发明提供一种AMOLED像素驱动电路,包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、电容及有机发光二极管;
所述第一薄膜晶体管的栅极电性连接于扫描控制信号线,第一端电性连接于数据信号线,第二端电性连接于第一节点;
所述第二薄膜晶体管的栅极电性连接于第二节点,第一端电性连接于第一节点,第二端电性连接于第三节点;
所述第三薄膜晶体管的栅极电性连接于扫描控制信号线,第一端电性连接于第二节点,第二端电性连接于第三节点;
所述第四薄膜晶体管的栅极电性连接于第一发光信号线,第一端电性连接于电源电压,第二端电性连接于第一节点;
所述第五薄膜晶体管的栅极电性连接于第二发光信号线,第一端电性连接于第三节点,第二端电性连接于有机发光二极管的阳极;
所述电容的第一端电性连接于第二节点;第二端电性连接于电源电压;
所述有机发光二极管的阳极电性连接于第五薄膜晶体管的第二端,阴极接地;
所述第二薄膜晶体管为驱动薄膜晶体管。
上述AMOLED像素驱动电路采用5T1C结构,通过第三薄膜晶体管来补偿驱动薄膜晶体管的阂值电压,上述AMOLED像素驱动电路减少了扫描信号线和参考电压信号线而减少了面板内部的布线以适应小尺寸的像素空间。
上述AMOLED像素驱动电路还包括:
设置于第一薄膜晶体管第二端与第一节点之间的第七薄膜晶体管,所述第七薄膜晶体管的栅极电性连接于第二节点,第一端电性连接于第一薄膜晶体管第二端,第二端电性连接于第一节点;
设置于第一薄膜晶体管第二端与第三薄膜晶体管之间的第六薄膜晶体管,所述第六薄膜晶体管的栅极电性连接于第二节点和电容的第一端、且与所述第二薄膜晶体管共栅极,第一端电性连接于第一薄膜晶体管第二端,第二端电性连接于第三薄膜晶体管的第二端和第三节点。
上述AMOLED像素驱动电路采用7T1C结构,通过对称设置阈值电压相等的第六薄膜晶体管与第二薄膜晶体管来实现补偿驱动薄膜晶体管的阂值电压的功能,使得流经有机发光二极管的电流与第二薄膜晶体管即驱动晶体管的阈值电压无关;上述AMOLED像素驱动电路减少了扫描信号线和参考电压信号线而减少了面板内部的布线以适应小尺寸的像素空间。
优选地,所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
优选地,所述第六薄膜晶体管与第二薄膜晶体管对称设置,且二者的沟道宽度相同。
优选地,所述扫描控制信号线的输入端、第一发光信号线的输入端及第二发光信号线的输入端均设有用于与外部时序控制器连接的连接端子。
本发明还提供一种上述技术方案中的AMOLED像素驱动电路的时序控制方法,包括:
进入初始化阶段,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供低电位,第五薄膜晶体管打开,第三节点的电压等于有机发光二极管阳极的电压,扫描控制信号线提供低电位,第一薄膜晶体管及第三薄膜晶体管打开,第二节点的电压等于有机发光二极管阳极的电压,第二薄膜晶体管打开,第四薄膜晶体管处于关闭状态、数据信号线处于关断状态或者提供低电位使得有机发光二极管中无电流通过,有机发光二极管不发光;
进入调整阶段,所述调整阶段结束时,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,有机发光二极管不发光,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点的电压保持等于有机发光二极管阳极的电压,第二薄膜晶体管打开;
进入数据写入阶段,电源电压提供高电位,一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,此时有机发光二极管不发光,第扫描控制信号线提供低电位,第一薄膜晶体管及第三薄膜晶体管打开,数据信号线提供高电位,第二节点写入数据信号线提供的电压,第二薄膜晶体管关闭;
进入保持阶段,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,有机发光二极管不发光,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点保持数据写入阶段写入的数据信号线提供的电压,第二薄膜晶体管关闭;
进入驱动阶段,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,电源电压提供高电位,第一发光信号线提供低电位,第四薄膜晶体管打开,第二发光信号线提供低电位,第五薄膜晶体管打开,第二薄膜晶体管处于打开状态,有机发光二极管发光。
优选地,上述调整阶段包括:
第一调整阶段,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供低电位,第五薄膜晶体管打开,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点的电压保持等于有机发光二极管阳极的电压,第二薄膜晶体管打开,此时有机发光二极管不发光;
第二调整阶段,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,有机发光二极管不发光,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点的电压保持等于有机发光二极管阳极的电压,第二薄膜晶体管打开。
当AMOLED像素驱动电路包括第六薄膜晶体管和第七薄膜晶体管时:
上述初始化阶段中,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供低电位,第五薄膜晶体管打开,第三节点的电压等于有机发光二极管阳极的电压,扫描控制信号线提供低电位,第一薄膜晶体管及第三薄膜晶体管打开,第二节点的电压等于有机发光二极管阳极的电压,第二薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管打开,第四薄膜晶体管处于关闭状态、数据信号线处于关断状态或者提供低电位使得有机发光二极管中无电流通过,有机发光二极管不发光;
上述调整阶段中,所述调整阶段结束时,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,有机发光二极管不发光,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点的电压保持等于有机发光二极管阳极的电压,第二薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管打开;
上述数据写入阶段中,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,此时有机发光二极管不发光,扫描控制信号线提供低电位,第一薄膜晶体管及第三薄膜晶体管打开,数据信号线提供高电位,第六薄膜晶体管首先处于打开状态,数据信号线提供的电压经第一薄膜晶体管、第六薄膜晶体管、及第三薄膜晶体管写入第二节点,当第二节点为Vdata-|Vth6|后第六薄膜晶体管关闭、第二薄膜晶体管及第七薄膜晶体管关闭,其中Vth6为第六薄膜晶体管的阈值电压,Vdata为数据信号提供的电压;
上述保持阶段中,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,有机发光二极管不发光,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点保持数据写入阶段写入的数据信号线提供的电压,第二薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管处于关闭状态;
上述驱动阶段中,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,电源电压提供高电位,第一发光信号线提供低电位,第四薄膜晶体管打开,第二发光信号线提供低电位,第五薄膜晶体管打开,第二薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管处于打开状态,有机发光二极管发光。
优选地,当AMOLED像素驱动电路包括第六薄膜晶体管和第七薄膜晶体管时:
上述调整阶段包括:
第一调整阶段,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供低电位,第五薄膜晶体管打开,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点的电压保持等于有机发光二极管阳极的电压,第二薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管打开,此时有机发光二极管不发光;
第二调整阶段,电源电压提供高电位,第一发光信号线提供高电位,第四薄膜晶体管关闭,第二发光信号线提供高电位,第五薄膜晶体管关闭,有机发光二极管不发光,扫描控制信号线提供高电位,第一薄膜晶体管及第三薄膜晶体管关闭,第二节点的电压保持等于有机发光二极管阳极的电压,第二薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管打开。
优选地,所述扫描控制信号线具有大于等于两个脉冲的信号,至少包括一个所有行相同时间的脉冲和一个逐行扫描的脉冲。
附图说明
图1为一种AMOLED像素驱动电路;
图2为本发明提供的第一种AMOLED像素驱动电路;
图3为本发明提供的第二种AMOLED像素驱动电路;
图4为图3所示的AMOLED像素驱动电路的时序图;
图5为图3所示的AMOLED像素驱动电路在初始化阶段的电路图;
图6为图3所示的AMOLED像素驱动电路在第一调整阶段的电路图;
图7为图3所示的AMOLED像素驱动电路在第二调整阶段的电路图;
图8为图3所示的AMOLED像素驱动电路在数据写入阶段的电路图;
图9为图3所示的AMOLED像素驱动电路在保持阶段的电路图;
图10为图3所示的AMOLED像素驱动电路在驱动阶段的电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图2,本发明提供一种AMOLED像素驱动电路,包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、电容C1及有机发光二极管D1;
第一薄膜晶体管T1的栅极电性连接于扫描控制信号线Sn,第一端电性连接于数据信号线Data,第二端电性连接于第一节点N1;
第二薄膜晶体管T2的栅极电性连接于第二节点N2,第一端电性连接于第一节点N1,第二端电性连接于第三节点N3;
第三薄膜晶体管T3的栅极电性连接于扫描控制信号线Sn,第一端电性连接于第二节点N2,第二端电性连接于第三节点N3;
第四薄膜晶体管T4的栅极电性连接于第一发光信号线En1,第一端电性连接于电源电压ELVDD,第二端电性连接于第一节点N1;
第五薄膜晶体管T5的栅极电性连接于第二发光信号线En2,第一端电性连接于第三节点N3,第二端电性连接于有机发光二极管D1的阳极;
电容C1的第一端电性连接于第二节点N2;第二端电性连接于电源电压ELVDD;
有机发光二极管D1的阳极电性连接于第五薄膜晶体管T5的第二端,阴极接地;
第二薄膜晶体管T2为驱动薄膜晶体管。
上述AMOLED像素驱动电路采用5T1C结构,通过第三薄膜晶体管来补偿驱动薄膜晶体管的阂值电压,上述AMOLED像素驱动电路减少了扫描信号线和参考电压信号线而减少了面板内部的布线以适应小尺寸的像素空间。
参考图3,上述AMOLED像素驱动电路,还包括:
设置于第一薄膜晶体管T1第二端与第一节点N1之间的第七薄膜晶体管T7,第七薄膜晶体管T7的栅极电性连接于第二节点N2,第一端电性连接于第一薄膜晶体管T1第二端,第二端电性连接于第一节点N1;
设置于第一薄膜晶体管T1第二端与第三薄膜晶体管T3之间的第六薄膜晶体管T6,第六薄膜晶体管T6的栅极电性连接于第二节点N2和电容C1的第一端、且与第二薄膜晶体管T2共栅极,第一端电性连接于第一薄膜晶体管T1第二端,第二端电性连接于第三薄膜晶体管T3的第二端和第三节点N3。
上述AMOLED像素驱动电路采用7T1C结构,通过对称设置阈值电压相等的第六薄膜晶体管与第二薄膜晶体管来实现补偿驱动薄膜晶体管的阂值电压的功能,使得流经有机发光二极管的电流与第二薄膜晶体管即驱动晶体管的阈值电压无关;上述AMOLED像素驱动电路减少了扫描信号线和参考电压信号线而减少了面板内部的布线以适应小尺寸的像素空间。
具体地,上述AMOLED像素驱动电路中,第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
其中,第六薄膜晶体管T6与第二薄膜晶体管T2对称设置,且二者的沟道宽度相同,从而第六薄膜晶体管T6与第二薄膜晶体管T2的阈值电压相等,第六薄膜晶体管T6的阈值电压能够补偿第二薄膜晶体管T2即驱动薄膜晶体管的阈值电压,使得流经有机发光二极管的电流与第二薄膜晶体管T2的阈值电压无关。二薄膜晶体管T2为驱动薄膜晶体管,第六薄膜晶体管T6为镜像薄膜晶体管。
具体地,扫描控制信号线Sn的输入端、第一发光信号线En1的输入端及第二发光信号线En2的输入端均设有用于与外部时序控制器连接的连接端子。扫描控制信号线Sn及发光信号线En均通过外部时序电路提供。
本发明还提供一种上述技术方案中的AMOLED像素驱动电路的时序控制方法,包括:
进入初始化阶段1,电源电压ELVDD处于关断状态,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供低电位,第五薄膜晶体管T5打开,第三节点N3的电压等于有机发光二极管D1阳极的电压,扫描控制信号线Sn提供低电位,第一薄膜晶体管T1及第三薄膜晶体管T3打开,第二节点N2的电压等于有机发光二极管D1阳极的电压,第二薄膜晶体管T2打开,第四薄膜晶体管处于关闭状态使得电源电压ELVDD与有机发光二极管D1之间没有导通回路、数据信号线Data处于关断状态或者提供低电位,此时有机发光二极管D1中无电流通过,有机发光二极管D1不发光;
进入第一调整阶段2,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供低电位,第五薄膜晶体管T5打开,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,第二节点N2的电压保持等于有机发光二极管D1阳极的电压,第二薄膜晶体管T2打开,由于第四薄膜晶体管处于关闭状态使得电源电压ELVDD与有机发光二极管D1之间没有导通回路,电源电压无法为发光二极管提供电压,且第一薄膜晶体管T1及第三薄膜晶体管T3处于关闭状态,此时有机发光二极管D1不发光;
进入第二调整阶段3,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供高电位,第五薄膜晶体管T5关闭,第五薄膜晶体管T5关闭使得有机发光二极管D1无导通路径而不发光,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,第二节点N2的电压保持等于有机发光二极管D1阳极的电压,第二薄膜晶体管T2打开;
进入数据写入阶段4,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供高电位,第五薄膜晶体管T5关闭,第五薄膜晶体管T5关闭使得有机发光二极管D1无导通路径而不发光,扫描控制信号线Sn提供低电位,第一薄膜晶体管T1及第三薄膜晶体管T3打开,数据信号线Data提供高电位,第二节点N2写入数据信号线Data提供的电压,第二薄膜晶体管T2关闭;
进入保持阶段5,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供高电位,第五薄膜晶体管T5关闭,第五薄膜晶体管T5关闭使得有机发光二极管D1无导通路径而不发光,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,第二节点N2保持数据写入阶段写入的数据信号线Data提供的电压,第二薄膜晶体管T2关闭;
进入驱动阶段6,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,电源电压ELVDD提供高电位,第一发光信号线En1提供低电位,第四薄膜晶体管打开,第二发光信号线En2提供低电位,第五薄膜晶体管T5打开,第二薄膜晶体管T2处于打开状态,有机发光二极管D1发光。
当AMOLED像素驱动电路包括第六薄膜晶体管T6和第七薄膜晶体管T7时,本发明提供的时序控制方法包括如下步骤:
请同时参阅图4和图5,进入初始化阶段1,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供低电位,第五薄膜晶体管T5打开,第三节点N3的电压等于有机发光二极管D1阳极的电压,扫描控制信号线Sn提供低电位,第一薄膜晶体管T1及第三薄膜晶体管T3打开,第二节点N2的电压等于有机发光二极管D1阳极的电压,第二薄膜晶体管T2、第六薄膜晶体管T6及第七薄膜晶体管T7打开,第四薄膜晶体管处于关闭状态使得电源电压ELVDD与有机发光二极管D1之间没有导通回路,电源电压无法为发光二极管提供电压,数据信号线Data处于关断状态或者提供低电位,此时有机发光二极管D1中无电流通过,有机发光二极管D1不发光;
请同时参阅图4和图6,进入第一调整阶段2,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供低电位,第五薄膜晶体管T5打开,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,第二节点N2的电压保持等于有机发光二极管D1阳极的电压,第二薄膜晶体管T2、第六薄膜晶体管T6及第七薄膜晶体管T7打开,由于第四薄膜晶体管处于关闭状态使得电源电压ELVDD与有机发光二极管D1之间没有导通回路,电源电压无法为发光二极管提供电压,且第一薄膜晶体管T1及第三薄膜晶体管T3处于关闭状态,此时有机发光二极管D1不发光;
请同时参阅图4和图7,进入第二调整阶段3,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供高电位,第五薄膜晶体管T5关闭,第五薄膜晶体管T5关闭使得有机发光二极管D1无导通路径而不发光,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,第二节点N2的电压保持等于有机发光二极管D1阳极的电压,第二薄膜晶体管T2、第六薄膜晶体管T6及第七薄膜晶体管T7打开;
请同时参阅图4和图8,进入数据写入阶段4,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供高电位,第五薄膜晶体管T5关闭,第五薄膜晶体管T5关闭使得有机发光二极管D1无导通路径而不发光,扫描控制信号线Sn提供低电位,第一薄膜晶体管T1及第三薄膜晶体管T3打开,数据信号线Data提供高电位,第六薄膜晶体管T6首先处于打开状态,数据信号线Data提供的电压经第一薄膜晶体管T1、第六薄膜晶体管T6、及第三薄膜晶体管T3写入第二节点N2,当第二节点N2为Vdata-|Vth6|后第六薄膜晶体管T6关闭、第二薄膜晶体管T2及第七薄膜晶体管T7关闭,其中Vth6为第六薄膜晶体管T6的阈值电压,Vdata为数据信号Data提供的电压;
请同时参阅图4和图9,进入保持阶段5,电源电压ELVDD提供高电位,第一发光信号线En1提供高电位,第四薄膜晶体管关闭,第二发光信号线En2提供高电位,第五薄膜晶体管T5关闭使得有机发光二极管D1无导通路径而不发光,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,第二节点N2保持数据写入阶段写入的数据信号线Data提供的电压,第二薄膜晶体管T2、第六薄膜晶体管T6及第七薄膜晶体管T7处于关闭状态;
请同时参阅图4和图10,进入驱动阶段6,扫描控制信号线Sn提供高电位,第一薄膜晶体管T1及第三薄膜晶体管T3关闭,电源电压ELVDD提供高电位,第一发光信号线En1提供低电位,第四薄膜晶体管打开,第二发光信号线En2提供低电位,第五薄膜晶体管T5打开,第二薄膜晶体管T2、第六薄膜晶体管T6及第七薄膜晶体管T7处于打开状态,有机发光二极管D1发光。
此时第二节点N2电压保持Vdata-|Vth6|,流经有机发光二极管D1的电流为:
IOLED=1/2μCoxW/LVELVDD-Vdata+Vth6-Vth2^2
T6和T2是共栅镜像关系,设计时可以让Vth6尽量等于Vth2即:Vth6-Vth2=0;
其中IOLED为流经有机发光二极管D1的电流、μ为驱动薄膜晶体管的载流子迁移率、W和L分别为驱动薄膜晶体管的沟道的宽度和长度、Vth6为第六薄膜晶体管T6的阈值电压,Vth2为第二薄膜晶体管T2的阈值电压,Vdata为数据信号Data提供的电压;VELVDD为电源电压。
由上述分析计算可知,第六薄膜晶体管T6的阂值电压补偿了第二薄膜晶体管T2即驱动薄膜晶体管的阂值电压,使得流经有机发光二极管D1的电流与第二薄膜晶体管T2的阂值电压无关。
且上述AMOLED像素驱动电路减少了扫描信号线和参考电压信号线而减少了面板内部的布线以适应小尺寸的像素空间。
具体地,扫描控制信号线Sn具有大于等于两个脉冲的信号,至少包括一个所有行相同时间的脉冲和一个逐行扫描的脉冲。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种AMOLED像素驱动电路,其特征在于,包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、电容(C1)及有机发光二极管(D1);
所述第一薄膜晶体管(T1)的栅极电性连接于扫描控制信号线(Sn),第一端电性连接于数据信号线(Data),第二端电性连接于第一节点(N1);
所述第二薄膜晶体管(T2)的栅极电性连接于第二节点(N2),第一端电性连接于第一节点(N1),第二端电性连接于第三节点(N3);
所述第三薄膜晶体管(T3)的栅极电性连接于扫描控制信号线(Sn),第一端电性连接于第二节点(N2),第二端电性连接于第三节点(N3);
所述第四薄膜晶体管(T4)的栅极电性连接于第一发光信号线(En1),第一端电性连接于电源电压(ELVDD),第二端电性连接于第一节点(N1);
所述第五薄膜晶体管(T5)的栅极电性连接于第二发光信号线(En2),第一端电性连接于第三节点(N3),第二端电性连接于有机发光二极管(D1)的阳极;
所述电容(C1)的第一端电性连接于第二节点(N2);第二端电性连接于电源电压(ELVDD);
所述有机发光二极管(D1)的阳极电性连接于第五薄膜晶体管(T5)的第二端,阴极接地;
所述第二薄膜晶体管(T2)为驱动薄膜晶体管;
还包括:
设置于第一薄膜晶体管(T1)第二端与第一节点(N1)之间的第七薄膜晶体管(T7),所述第七薄膜晶体管(T7)的栅极电性连接于第二节点(N2),第一端电性连接于第一薄膜晶体管(T1)第二端,第二端电性连接于第一节点(N1);
设置于第一薄膜晶体管(T1)第二端与第三薄膜晶体管(T3)之间的第六薄膜晶体管(T6),所述第六薄膜晶体管(T6)的栅极电性连接于第二节点(N2)和电容(C1)的第一端、且与所述第二薄膜晶体管(T2)共栅极,第一端电性连接于第一薄膜晶体管(T1)第二端,第二端电性连接于第三薄膜晶体管(T3)的第二端和第三节点(N3)。
2.根据权利要求1所述的AMOLED像素驱动电路,其特征在于,所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。
3.根据权利要求1所述的AMOLED像素驱动电路,其特征在于,所述第六薄膜晶体管(T6)与第二薄膜晶体管(T2)对称设置,且二者的沟道宽度相同。
4.根据权利要求1所述的AMOLED像素驱动电路,其特征在于,所述扫描控制信号线(Sn)的输入端、第一发光信号线(En1)的输入端及第二发光信号线(En2)的输入端均设有用于与外部时序控制器连接的连接端子。
5.一种如权利要求1-4任一项所述的AMOLED像素驱动电路的时序控制方法,其特征在于,包括:
进入初始化阶段,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供低电位,第五薄膜晶体管(T5)打开,第三节点(N3)的电压等于有机发光二极管(D1)阳极的电压,扫描控制信号线(Sn)提供低电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)打开,第二节点(N2)的电压等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)打开,第四薄膜晶体管(T4)处于关闭状态、数据信号线(Data)处于关断状态或者提供低电位使得有机发光二极管(D1)中无电流通过,有机发光二极管(D1)不发光;
进入调整阶段,所述调整阶段结束时,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)的电压保持等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)打开;
进入数据写入阶段,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供低电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)打开,数据信号线(Data)提供高电位,第二节点(N2)写入数据信号线(Data)提供的电压,第二薄膜晶体管(T2)关闭;
进入保持阶段,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)保持数据写入阶段写入的数据信号线(Data)提供的电压,第二薄膜晶体管(T2)关闭;
进入驱动阶段,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供低电位,第四薄膜晶体管(T4)打开,第二发光信号线(En2)提供低电位,第五薄膜晶体管(T5)打开,第二薄膜晶体管(T2)处于打开状态,有机发光二极管(D1)发光。
6.根据权利要求5所述的时序控制方法,其特征在于,
上述调整阶段包括:
第一调整阶段,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供低电位,第五薄膜晶体管(T5)打开,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)的电压保持等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)打开,此时有机发光二极管(D1)不发光;
第二调整阶段,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)的电压保持等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)打开。
7.根据权利要求5所述的时序控制方法,其特征在于,当AMOLED像素驱动电路包括第六薄膜晶体管(T6)和第七薄膜晶体管(T7)时:
上述初始化阶段中,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供低电位,第五薄膜晶体管(T5)打开,第三节点(N3)的电压等于有机发光二极管(D1)阳极的电压,扫描控制信号线(Sn)提供低电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)打开,第二节点(N2)的电压等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)、第六薄膜晶体管(T6)及第七薄膜晶体管(T7)打开,第四薄膜晶体管(T4)处于关闭状态、数据信号线(Data)处于关断状态或者提供低电位使得有机发光二极管(D1)中无电流通过,有机发光二极管(D1)不发光;
上述调整阶段中,所述调整阶段结束时,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)的电压保持等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)、第六薄膜晶体管(T6)及第七薄膜晶体管(T7)打开;
上述数据写入阶段中,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,此时有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供低电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)打开,数据信号线(Data)提供高电位,第六薄膜晶体管(T6)首先处于打开状态,数据信号线(Data)提供的电压经第一薄膜晶体管(T1)、第六薄膜晶体管(T6)、及第三薄膜晶体管(T3)写入第二节点(N2),当第二节点(N2)为Vdata-|Vth6|后第六薄膜晶体管(T6)关闭、第二薄膜晶体管(T2)及第七薄膜晶体管(T7)关闭,其中Vth6为第六薄膜晶体管(T6)的阈值电压,Vdata为数据信号(Data)提供的电压;
上述保持阶段中,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)保持数据写入阶段写入的数据信号线(Data)提供的电压,第二薄膜晶体管(T2)、第六薄膜晶体管(T6)及第七薄膜晶体管(T7)处于关闭状态;
上述驱动阶段中,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供低电位,第四薄膜晶体管(T4)打开,第二发光信号线(En2)提供低电位,第五薄膜晶体管(T5)打开,第二薄膜晶体管(T2)、第六薄膜晶体管(T6)及第七薄膜晶体管(T7)处于打开状态,有机发光二极管(D1)发光。
8.根据权利要求7所述的时序控制方法,其特征在于,当AMOLED像素驱动电路包括第六薄膜晶体管(T6)和第七薄膜晶体管(T7)时:
上述调整阶段包括:
第一调整阶段,电源电压(ELVDD)提供高电位第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供低电位,第五薄膜晶体管(T5)打开,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)的电压保持等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)、第六薄膜晶体管(T6)及第七薄膜晶体管(T7)打开,此时有机发光二极管(D1)不发光;
第二调整阶段,电源电压(ELVDD)提供高电位,第一发光信号线(En1)提供高电位,第四薄膜晶体管(T4)关闭,第二发光信号线(En2)提供高电位,第五薄膜晶体管(T5)关闭,有机发光二极管(D1)不发光,扫描控制信号线(Sn)提供高电位,第一薄膜晶体管(T1)及第三薄膜晶体管(T3)关闭,第二节点(N2)的电压保持等于有机发光二极管(D1)阳极的电压,第二薄膜晶体管(T2)、第六薄膜晶体管(T6)及第七薄膜晶体管(T7)打开。
9.根据权利要求5所述的时序控制方法,其特征在于,所述扫描控制信号线(Sn)具有大于等于两个脉冲的信号,至少包括一个所有行相同时间的脉冲和一个逐行扫描的脉冲。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810266191.4A CN110322832B (zh) | 2018-03-28 | 2018-03-28 | 一种amoled像素驱动电路及时序控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810266191.4A CN110322832B (zh) | 2018-03-28 | 2018-03-28 | 一种amoled像素驱动电路及时序控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110322832A CN110322832A (zh) | 2019-10-11 |
CN110322832B true CN110322832B (zh) | 2020-12-01 |
Family
ID=68110187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810266191.4A Active CN110322832B (zh) | 2018-03-28 | 2018-03-28 | 一种amoled像素驱动电路及时序控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110322832B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111785213B (zh) * | 2020-08-06 | 2022-02-15 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示面板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101042956B1 (ko) * | 2009-11-18 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 화소 회로 및 이를 이용한 유기전계발광 표시장치 |
CN104064145A (zh) * | 2014-06-13 | 2014-09-24 | 上海天马有机发光显示技术有限公司 | 一种像素驱动电路及有机发光显示装置 |
KR102047513B1 (ko) * | 2016-04-29 | 2019-11-22 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102492365B1 (ko) * | 2016-05-18 | 2023-01-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN107610652B (zh) * | 2017-09-28 | 2019-11-19 | 京东方科技集团股份有限公司 | 像素电路、其驱动方法、显示面板及显示装置 |
-
2018
- 2018-03-28 CN CN201810266191.4A patent/CN110322832B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110322832A (zh) | 2019-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10700146B2 (en) | Pixel and organic light-emitting display device having the same | |
US11769451B2 (en) | Pixel and organic light emitting display device having the pixel | |
US10446079B2 (en) | Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit | |
CN107301839B (zh) | 像素电路及其驱动方法 | |
WO2021238470A1 (zh) | 像素电路及其驱动方法、显示面板 | |
CN107945737B (zh) | 像素补偿电路、其驱动方法、显示面板及显示装置 | |
US9564082B2 (en) | Array substrate, display device and driving method thereof | |
US11670221B2 (en) | Display panel and display device with bias adjustment | |
WO2017117940A1 (zh) | 像素驱动电路、像素驱动方法、显示面板和显示装置 | |
WO2016011711A1 (zh) | 像素电路、像素电路的驱动方法和显示装置 | |
CN109285503B (zh) | 像素电路、像素阵列、显示装置和驱动方法 | |
US9792853B2 (en) | Pixel, driving method of pixel, and display device including pixel | |
CN113571009B (zh) | 发光器件驱动电路、背光模组以及显示面板 | |
WO2020192278A1 (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
CN111710296B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
WO2015014025A1 (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN112233621B (zh) | 一种像素驱动电路、显示面板及电子设备 | |
WO2013063991A1 (zh) | Amoled驱动补偿电路、方法及其显示装置 | |
EP3843071A1 (en) | Pixel unit, display panel and electronic device | |
US20220101777A1 (en) | Display device with internal compensation | |
WO2021007694A1 (zh) | 像素单元、阵列基板与显示终端 | |
KR102481520B1 (ko) | 화소 및 이를 포함하는 유기발광 표시장치 | |
CN109389937B (zh) | 一种像素电路、显示装置及像素电路的驱动方法 | |
WO2017193630A1 (zh) | 像素电路、驱动方法、阵列基板、显示面板及显示装置 | |
CN113936599A (zh) | 像素电路、驱动方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 201506 No. nine, No. 1568, Jinshan District Industrial Zone, Shanghai, China Applicant after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201506 No. nine, No. 1568, Jinshan District Industrial Zone, Shanghai, China Applicant before: EverDisplay Optronics (Shanghai) Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |