CN110299915A - 时钟恢复电路 - Google Patents

时钟恢复电路 Download PDF

Info

Publication number
CN110299915A
CN110299915A CN201910368028.3A CN201910368028A CN110299915A CN 110299915 A CN110299915 A CN 110299915A CN 201910368028 A CN201910368028 A CN 201910368028A CN 110299915 A CN110299915 A CN 110299915A
Authority
CN
China
Prior art keywords
type flip
clock
phase
flip flop
phases
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910368028.3A
Other languages
English (en)
Other versions
CN110299915B (zh
Inventor
孙凯
姚超凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sigmastar Technology Ltd
Original Assignee
Xiamen Sigmastar Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sigmastar Technology Ltd filed Critical Xiamen Sigmastar Technology Ltd
Priority to CN201910368028.3A priority Critical patent/CN110299915B/zh
Publication of CN110299915A publication Critical patent/CN110299915A/zh
Application granted granted Critical
Publication of CN110299915B publication Critical patent/CN110299915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种时钟恢复电路，所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器，还包括耦接于电荷泵和压控振荡器之间的环路滤波器，其特征在于，所述相位探测器包括一多速率模式调节模块和一半速相位探测模块，所述时钟信号输入多速率模式调节模块，所述多速率模式调节模块根据设置产生半频、全频和倍频三种时钟信号中的任意一种，并将产生的时钟信号输入半速相位探测模块，以上设置的组合，可以产生半速模式、全速模式和两倍速模式时钟恢复电路中的任意一种，从而大幅提高电路设计的兼容性，节约芯片成本。

Description

时钟恢复电路
技术领域
本发明涉及集成电路设计领域，尤其涉及一种时钟恢复电路。
背景技术
时钟恢复电路(CDR：Clock Data Recovery)被广泛的用于高速传输数据接收，用于从传输器中恢复正确的时钟和数据信号，包括但不限于通过芯片封装、应用板、连接器、或者数据线。
时钟恢复电路包括模拟型和数字型。对于模拟时钟恢复电路，其主要结构如附图1所示，包括依次连接的相位探测器11、电荷泵12、压控振荡器13、以及分频器14，还包括耦接于电荷泵12和压控振荡器13之间的环路滤波器15。
相位探测器被用来探测输入数据信号的相位，并输出一个信号，用于帮助产生一个可以修正输入信号的相位的时钟信号。对于非线性相位探测器，采用两个数据样本和一个带边采样，提供相位偏移的符号信息，帮助产生带边被校准到输入数据波形中心位置的时钟信号。如附图2所示是附图1所示相位探测器的基本信号时序图。如果带边采样与输入数据Din中的第一个数据不同而与第二个数据相同，则认为时钟信号是延迟的，则输出符号信息(En⊕Dn)提前时钟信号相位；与之相反的，如果带边采样与输入数据Din中的第一个数据相同而与第二个数据不同，则认为时钟信号是延迟的，则输出符号信息(En⊕Dn+1)延迟时钟信号相位。通过增加或降低时钟信号相位，时钟信号带边被调节到输入数据波形的中心。
上述时钟恢复电路具有不同的数据速率模式，基于工作时钟的频率和输入的数据速率之间的比例。全速率模式意味着恢复时钟的频率是N Hz，输入的数据速率是N bps；半速模式意味着恢复时钟的频率是N/2Hz，输入的数据速率是N bps；倍速模式意味着恢复时钟的频率是2N Hz，输入的数据速率是N bps。通常来说，被定义为M速率模式，就意味着恢复时钟的频率是M×N Hz，输入的数据速率是N bps。
在现有技术中，不同的数据协议对应着不同的数据传输速率。例如，SATA协议定义了1.5G bps、3G bps、以及6G bps三种数据传输速率，而PCIE协议定义了2.5G bps、5G bps、8G bps、以及16G bps四种数据传输速率，DP协议定义了1.62G bps、2.7G bps、5.4G bps、以及8.1G bps四种数据传输速率，等。这就需要设计不同的时钟恢复电路来配合不同的数据传输速率，这显然不利于芯片面积的小型化，提高了产品成本。
发明内容
本发明所要解决的技术问题是，提供一种能够兼容多种频率的时钟恢复电路。
为了解决上述问题，本发明提供了一种时钟恢复电路，所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器，还包括耦接于电荷泵和压控振荡器之间的环路滤波器，所述相位探测器包括一多速率模式调节模块和一半速相位探测模块，所述时钟信号输入多速率模式调节模块，所述多速率模式调节模块，根据设置产生半频、全频和倍频三种时钟信号中的任意一种，并将产生的时钟信号输入半速相位探测模块，以上设置的组合，可以产生半速模式、全速模式或两倍速模式时钟恢复电路中的任意一种。
可选的，所述相位探测器包括多个串接的多速率模式调节模块，每个多速率模式调节模块可以各自独立的根据设置产生全频、倍频和半频三种时钟信号中的任意一种。
可选的，所述半速相位探测模块包括第一级的0号D触发器至3号D触发器，第二级的0号异或门至3号异或门，以及第三级的4号D触发器至7号D触发器：所述0号D触发器至3号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号，正输入端D分别连接数据信号，0号D触发器的正输出端Q分别接入0号异或门和3号异或门的输入端，1号D触发器的正输出端Q分别接入1号异或门和0号异或门的输入端，2号D触发器的正输出端Q分别接入2号异或门和1号异或门的输入端，3号D触发器的正输出端Q分别接入3号异或门和2号异或门的输入端；所述0号D触发器至3号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号，正输入端D分别连接所述0号异或门至3号异或门的输出端，正输出端Q分别作为半速相位探测模块的数据输出端，输出信号的数据频率是输入数据的一半。
可选的，所述多速率模式调节模块包括0号D触发器至1号D触发器、0号数据选择器至5号数据选择器；所述0号D触发器和1号D触发器的时钟输入端连接0°相位时钟信号，0号D触发器的正输入端D与负输出端连接，0号D触发器的正输出端Q与1号D触发器的正输入端D连接；所述0号数据选择器和1号数据选择器的低电平输入端分别连接至所述0号D触发器和1号D触发器的正输出端Q，高电平输入端连接全速时钟的0°相位时钟和180°相位时钟信号；所述2号数据选择器和4号数据选择器的低电平输入端分别连接至所述0号数据选择器的输出端Q，高电平输入端连接半速时钟的0°相位时钟信号和180°相位时钟信号；所述3号数据选择器和5号数据选择器的低电平输入端分别连接至所述1号数据选择器的输出端Q，高电平输入端连接半速时钟的90°相位时钟信号和270°相位时钟信号；所述2号数据选择器至5号数据选择器分别输出调制后的0°相位、90°相位、180°相位、以及270°相位的时钟信号。
本发明的多速率模式调节模块可以根据设置产生全频、倍频和半频三种时钟信号中的任意一种，并将产生的时钟信号输入半速相位探测模块，以上设置的组合，可以产生两倍速模式、半速模式、全速模式中的任意一种，也可以基于1/4速率模式，实施半速、全速等多速率兼容的方案。这样可以在相对较少增加成本的情况下，配置出更多倍速的时钟信号，增加时钟恢复电路的频率兼容性。
附图说明
附图1所示是现有技术中一种模拟时钟恢复电路的结构示意图，附图2是附图1所示电路的信号时序图。
附图3所示是本发明一具体实施方式所述时钟恢复电路的结构示意图。
附图4所示是附图3中半速相位探测模块的一种具体实施方式的电路图，附图5所示是上述电路的时序图。
附图6所示是附图3中多速率模式调节模块的一种具体实施方式的电路图。
具体实施方式
下面结合附图对本发明提供的时钟恢复电路的具体实施方式做详细说明。
附图3所示是本具体实施方式所述时钟恢复电路的结构示意图，包括依次连接的相位探测器31、电荷泵32、压控振荡器33、以及分频器34，还包括耦接于电荷泵32和压控振荡器33之间的环路滤波器35。在本具体实施方式中，为了支持多速率模式，所述相位探测器包括一多速率模式调节模块321和一半速相位探测模块322，所述时钟信号输入多速率模式调节模块321，所述多速率模式调节模块321根据设置产生全频、倍频和半频三种时钟信号中的任意一种，并将产生的时钟信号输入半速相位探测模块322，以上设置的组合，可以产生全速模式，两倍速模式和半速模式中中的任意一种。
附图4所示是附图3中半速相位探测模块322的一种具体实施方式的电路图。所述半速相位探测模块322包括第一级的0号D触发器DFF0至3号D触发器DFF3，第二级的0号异或门XOR0至3号异或门XOR3，以及第三级的4号D触发器DFF4至7号D触发器DFF7。
所述0号D触发器DFF0至3号D触发器DFF3的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号，正输入端D分别连接数据信号，0号D触发器DFF0的正输出端Q分别接入0号异或门XOR0和3号异或门XOR3的输入端，1号D触发器DFF1的正输出端Q分别接入1号异或门XOR1和0号异或门XOR0的输入端，2号D触发器DFF2的正输出端Q分别接入2号异或门XOR2和1号异或门XOR1的输入端，3号D触发器DFF3的正输出端Q分别接入3号异或门XOR3和2号异或门XOR2的输入端；所述0号D触发器DFF0至3号D触发器DFF3的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号，正输入端D分别连接所述0号异或门XOR0至3号异或门XOR3的输出端，正输出端Q分别作为半速相位探测模块的数据输出端，输出信号的数据频率是输入数据的一半。
数据信号(DATA)用于采样。0°相位、90°相位、180°相位、以及270°相位的时钟信号CLK0,、CLK90、CLK180、以及CLK270具有相同的频率，该频率是数据信号频率的一半。所配置的D触发器均为正向触发器，正输入端D在时钟信号的上升沿向正输出端Q输出同向电平。附图5所示上述电路的时序图，可见0°相位时钟信号CLK0通过0号D触发器DFF0对数据D0采样，90°相位时钟信号CLK90通过1号D触发器DFF1对数据E0采样。信号D0和E0通过0号异或门XOR0进行运算产生符号信息，该符号信息用于时钟纠错。E0⊕D0运算后获得的符号信息被用在4号D触发器DFF4上，通过后续电荷泵等电路处理，纠正恢复时钟的相位，达到与输入数据DATA相位对齐的目的，以纠正数据信号D0的时钟频率。以此类推，E0⊕D1、E1⊕D1、E1⊕D2的运算结果也被用于E0、D1、和E1的时钟纠错，从而达到相位对齐和时钟恢复的目的。4号D触发器DFF4至7号D触发器DFF7的正输出端Q分别用于输出不同的符号信息。
附图6所示是附图3中多速率模式调节模块的一种具体实施方式的电路图，包括0号D触发器DFF0、1号D触发器DFF1、0号数据选择器MUX0至5号数据选择器MUX5。
所述多速率模式调节模块包括0号D触发器至1号D触发器、0号数据选择器至5号数据选择器；所述0号D触发器和1号D触发器的时钟输入端连接0°相位时钟信号，0号D触发器的正输入端D与负输出端连接，0号D触发器的正输出端Q与1号D触发器的正输入端D连接；所述0号数据选择器和1号数据选择器的低电平输入端分别连接至所述0号D触发器和1号D触发器的正输出端Q，高电平输入端连接全速时钟的0°相位时钟和180°相位时钟信号；所述2号数据选择器和4号数据选择器的低电平输入端分别连接至所述0号数据选择器的输出端Q，高电平输入端连接半速时钟的0°相位时钟信号和180°相位时钟信号；所述3号数据选择器和5号数据选择器的低电平输入端分别连接至所述1号数据选择器的输出端Q，高电平输入端连接半速时钟的90°相位时钟信号和270°相位时钟信号；所述2号数据选择器至5号数据选择器分别输出调制后的0°相位、90°相位、180°相位、以及270°相位的时钟信号。
上述电路在实际工作中可以选择工作在半速模式，全速模式或倍速模式。将MUX0和MUX1的数据选择端设置为低电平，MUX2至MUX5的数据选择端设置为高电平，则工作在半速模式下；所述MUX2至MUX5分别输出半速模式下的0°相位、90°相位、180°相位、以及270°相位的时钟信号CLK_HR_0、CLK_HR_90 CLK_HR_180、0以及CLK_HR_270，其模式与附图3所示的半速相位探测模块322相同。将MUX0和MUX1的驱动端选择为高电平，而MUX2至MUX5选择为低电平，则工作在全速模式下；MUX2与MUX4输出来自于MUX0的0°相位全速时钟信号CLK_FR_0，MUX3与MUX5输出来自于MUX1的180°相位全速时钟信号CLK_FR_180。将MUX0和MUX1的驱动端选择为低电平，而MUX2至MUX5也选择为低电平，则工作在倍速模式下；MUX2至MUX5分别输出CLK_DR_0被分频后的时钟信号。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种时钟恢复电路，所述时钟恢复电路包括依次连接的相位探测器、电荷泵、压控振荡器、以及分频器，还包括耦接于电荷泵和压控振荡器之间的环路滤波器，其特征在于，所述相位探测器包括一多速率模式调节模块和一半速相位探测模块，所述时钟信号输入多速率模式调节模块，所述多速率模式调节模块根据设置产生半频、全频和倍频三种时钟信号中的任意一种，并将产生的时钟信号输入半速相位探测模块，以上设置的组合，可以产生半速模式、全速模式或两倍速模式时钟恢复电路中的任意一种。
2.根据权利要求1所述的时钟恢复电路，其特征在于，所述半速相位探测模块包括第一级的0号D触发器至3号D触发器，第二级的0号异或门至3号异或门，以及第三级的4号D触发器至7号D触发器：
所述0号D触发器至3号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号，正输入端D分别连接数据信号，0号D触发器的正输出端Q分别接入0号异或门和3号异或门的输入端，1号D触发器的正输出端Q分别接入1号异或门和0号异或门的输入端，2号D触发器的正输出端Q分别接入2号异或门和1号异或门的输入端，3号D触发器的正输出端Q分别接入3号异或门和2号异或门的输入端；
所述4号D触发器至7号D触发器的时钟输入端分别连接0°相位、90°相位、180°相位、以及270°相位的时钟信号，正输入端D分别连接所述0号异或门至3号异或门的输出端，正输出端Q分别作为半速相位探测模块的数据输出端，输出信号的数据频率是输入数据的一半。
3.根据权利要求1或2所述的时钟恢复电路，其特征在于，所述多速率模式调节模块包括0号D触发器至1号D触发器、0号数据选择器至5号数据选择器；
所述0号D触发器和1号D触发器的时钟输入端连接0°相位时钟信号，0号D触发器的正输入端D与负输出端连接，0号D触发器的正输出端Q与1号D触发器的正输入端D连接；
所述0号数据选择器和1号数据选择器的低电平输入端分别连接至所述0号D触发器和1号D触发器的正输出端Q，高电平输入端连接全速时钟的0°相位时钟和180°相位时钟信号；
所述2号数据选择器和4号数据选择器的低电平输入端分别连接至所述0号数据选择器的输出端Q，高电平输入端连接半速时钟的0°相位时钟信号和180°相位时钟信号；
所述3号数据选择器和5号数据选择器的低电平输入端分别连接至所述1号数据选择器的输出端Q，高电平输入端连接半速时钟的90°相位时钟信号和270°相位时钟信号；
所述2号数据选择器至5号数据选择器分别输出调制后的0°相位、90°相位、180°相位、以及270°相位的时钟信号。
CN201910368028.3A 2019-05-05 2019-05-05 时钟恢复电路 Active CN110299915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910368028.3A CN110299915B (zh) 2019-05-05 2019-05-05 时钟恢复电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910368028.3A CN110299915B (zh) 2019-05-05 2019-05-05 时钟恢复电路

Publications (2)

Publication Number Publication Date
CN110299915A true CN110299915A (zh) 2019-10-01
CN110299915B CN110299915B (zh) 2022-10-14

Family

ID=68026749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910368028.3A Active CN110299915B (zh) 2019-05-05 2019-05-05 时钟恢复电路

Country Status (1)

Country Link
CN (1) CN110299915B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111835346A (zh) * 2020-07-16 2020-10-27 牛芯半导体(深圳)有限公司 时钟数据恢复电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808963A (zh) * 2005-01-21 2006-07-26 阿尔特拉公司 用于多模式时钟数据恢复的方法和装置
CN101867368A (zh) * 2009-04-20 2010-10-20 索尼公司 时钟数据恢复电路和倍频时钟生成电路
CN102064825A (zh) * 2010-12-15 2011-05-18 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
CN102088327A (zh) * 2009-12-07 2011-06-08 华为技术有限公司 时钟数据恢复电路、光接收机和无源光网络设备
JP2011155565A (ja) * 2010-01-28 2011-08-11 Nippon Telegr & Teleph Corp <Ntt> クロック・データリカバリ回路
CN102859927A (zh) * 2012-05-10 2013-01-02 华为技术有限公司 数据时钟恢复模块和数据时钟恢复方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808963A (zh) * 2005-01-21 2006-07-26 阿尔特拉公司 用于多模式时钟数据恢复的方法和装置
CN101867368A (zh) * 2009-04-20 2010-10-20 索尼公司 时钟数据恢复电路和倍频时钟生成电路
CN102088327A (zh) * 2009-12-07 2011-06-08 华为技术有限公司 时钟数据恢复电路、光接收机和无源光网络设备
JP2011155565A (ja) * 2010-01-28 2011-08-11 Nippon Telegr & Teleph Corp <Ntt> クロック・データリカバリ回路
CN102064825A (zh) * 2010-12-15 2011-05-18 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
CN102859927A (zh) * 2012-05-10 2013-01-02 华为技术有限公司 数据时钟恢复模块和数据时钟恢复方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111835346A (zh) * 2020-07-16 2020-10-27 牛芯半导体(深圳)有限公司 时钟数据恢复电路
CN111835346B (zh) * 2020-07-16 2023-11-24 牛芯半导体(深圳)有限公司 时钟数据恢复电路

Also Published As

Publication number Publication date
CN110299915B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
CN100435064C (zh) 串行总线通信的时钟信号发生器电路
CN105703767B (zh) 一种高能效低抖动的单环路时钟数据恢复电路
JP6086639B1 (ja) データ受信装置
US7684531B2 (en) Data recovery method and data recovery circuit
CN103036670B (zh) 一种时钟恢复电路及并行输出电路
US7120813B2 (en) Method and apparatus for clock synthesis using universal serial bus downstream received signals
US10291241B2 (en) Referenceless clock and data recovery circuits
US8634503B2 (en) Fast lock clock-data recovery for phase steps
US20120163519A1 (en) Clock and data recovery unit without an external reference clock
US9054941B2 (en) Clock and data recovery using dual manchester encoded data streams
US10419204B2 (en) Serializer-deserializer with frequency doubler
JP4122017B2 (ja) 周波数ロック検出器
CN103365336A (zh) Usb设备***时钟的校准方法及装置
EP2804322A1 (en) Systems and methods for tracking a received data signal in a clock and data recovery circuit
Sugawara et al. 1.5 Gbps, 5150 ppm spread spectrum SerDes PHY with a 0.3 mW, 1.5 Gbps level detector for serial ATA
US20130103969A1 (en) Clock generation device for usb device
CN110299915A (zh) 时钟恢复电路
CN205179051U (zh) 一种可见光通信的快速信号恢复电路
CN102340293B (zh) 一种相位旋转器和时钟数据恢复装置
EP2804321A1 (en) Systems and methods for acquiring a received data signal in a clock and data recovery circuit
CN107171779B (zh) 用于cdr的二进制码相位插值电路
US20150019898A1 (en) Data reception apparatus and method of determining identical-value bit length in received bit string
CN105915214A (zh) 锁相环控制电路及方法
US6680991B1 (en) Detection of frequency differences between signals
CN115102545B (zh) 数据时钟恢复***和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 361000 room 1501, zone a, innovation building, software park, torch high tech Zone, Xiamen, Fujian

Applicant after: Xingchen Technology Co.,Ltd.

Address before: 361000 room 1501, zone a, innovation building, software park, torch high tech Zone, Xiamen, Fujian

Applicant before: Xiamen Xingchen Technology Co.,Ltd.

Address after: 361000 room 1501, zone a, innovation building, software park, torch high tech Zone, Xiamen, Fujian

Applicant after: Xiamen Xingchen Technology Co.,Ltd.

Address before: Room 1501, zone a, innovation building, software park, torch hi tech Zone, Siming District, Xiamen City, Fujian Province, 361000

Applicant before: Xiamen Xingchen Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant