CN110277323B - 扇出型模块负压封装工艺、结构以及设备 - Google Patents

扇出型模块负压封装工艺、结构以及设备 Download PDF

Info

Publication number
CN110277323B
CN110277323B CN201910576050.7A CN201910576050A CN110277323B CN 110277323 B CN110277323 B CN 110277323B CN 201910576050 A CN201910576050 A CN 201910576050A CN 110277323 B CN110277323 B CN 110277323B
Authority
CN
China
Prior art keywords
injection molding
layer
negative pressure
temporary bonding
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910576050.7A
Other languages
English (en)
Other versions
CN110277323A (zh
Inventor
杨冠南
徐广东
崔成强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201910576050.7A priority Critical patent/CN110277323B/zh
Publication of CN110277323A publication Critical patent/CN110277323A/zh
Application granted granted Critical
Publication of CN110277323B publication Critical patent/CN110277323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

本发明公开了扇出型模块负压封装工艺、设备以及结构，其中扇出型模块负压封装工艺包括如下步骤：沿封装体堆叠方向，在基台的顶面平铺有临时键合层，在所述临时键合层顶面间隙放置多个模块，从所述模块顶部注塑以形成包围所述模块的注塑层，且使所述注塑层的底面与所述临时键合层相粘结；在所述注塑层固化前，对设置在所述基台上且连通至所述临时键合层底面的开孔抽吸成负压，其中多个开孔呈阵列分布在所述基台上表面。通过该具有负压的开孔使得注塑层的上表面在大气压的作用下，迫使注塑层的局部无法向上翘起，同时有效地保证注塑层内部分布均匀。注塑层的顶面受到大气压，所以整体受压均匀，有效地保证顶面平整。

Description

扇出型模块负压封装工艺、结构以及设备
技术领域
本发明涉及封装技术领域，更具体地说，涉及一种扇出型模块负压封装工艺，还涉及一种扇出型模块负压封装设备，还涉及一种扇出型模块负压封装结构。
背景技术
随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本等产品的发展，模块向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型方片级封装技术(Fan-out Panel Level Package，FOPLP)的出现，作为扇出型晶圆级封装技术(Fan-outWafer Level Package，FOWLP)的升级技术，拥有更广阔的发展前景。与传统的引线键合模块相比，扇出型封装大大增加模块的引脚数目，减小了封装尺寸，简化封装步骤，缩短了模块与基板之间的距离，提高了模块功能。具有支持10nm以下工艺制程模块、互连路径短、高集成度、超薄厚度、高可靠性，高散热能力等优势。
扇出型封装的基本工序为：在基板上覆盖临时键合胶，安装模块，进行注塑并固化，移除临时键合胶和基板，覆盖介电层(ABF)和再布线层(RDL)。这样的工序也带来了扇出型封装的两大基本问题，即模块漂移和翘曲行为。在封装过程中，由于塑胶、硅及金属等材料的热胀系数的差别，会造成翘曲和内应力。其中，模块与注塑材料热膨胀系数的区别使注塑材料冷却过程中产生的翘曲是大板级扇出封装技术中翘曲产生的最主要原因。
综上所述，如何有效地解决模块封装过程中出现局部翘曲的问题，是目前本领域技术人员急需解决的问题。
发明内容
有鉴于此，本发明的第一个目的在于提供一种扇出型模块负压封装工艺，该扇出型模块负压封装工艺可以有效地解决封装过程产生较高内应力与翘曲的问题，本发明的第二个目的是提供一种扇出型模块负压封装设备，本发明的第三个目的是提供一种扇出型模块负压封装结构。
为了达到上述第一个目的，本发明提供如下技术方案：
一种扇出型模块负压封装工艺，包括如下步骤：
沿封装体堆叠方向，在基台的顶面平铺有临时键合层，在所述临时键合层顶面间隙放置多个模块，从所述模块顶部注塑以形成包围所述模块的注塑层，且使所述注塑层的底面与所述临时键合层相粘结；
在所述注塑层固化前，对设置在所述基台上且连通至所述临时键合层底面的开孔抽吸成负压，其中多个开孔呈阵列分布在所述基台上表面。
在该扇出型模块负压封装工艺中，在基台朝向临时键合层的一侧设置了能够被抽吸成负压的开孔，以通过该具有负压的开孔使得注塑层的上表面在大气压的作用下，迫使注塑层的局部无法向上翘起，进而有效地保证注塑层在固化前，平整贴合在基台上，以避免翘曲。综上所述，该扇出型模块负压封装工艺能够有效地解决模块封装过程中出现局部翘曲的问题。
优选地，所述开孔靠近所述临时键合层的一端朝向所述临时键合层方向呈渐阔型。
优选地，还包括对未固化的所述注塑层执行步骤：在所述临时键合层底面之下和/或在所述注塑层的顶面之上设置变温区，以在所述临时键合层底面和所述注塑层的顶面之间形成温度梯度差。
优选地，所述对设置在所述基台上且连通至所述临时键合层底面的开口抽吸成负压之前，还包括：
对所述注塑层四周边沿粘合密封胶以形成密封条，以将所述注塑层四周边缘与所述临时键合层四周边缘之间间隙密封。
优选地，所述密封胶注塑成横截面为直角三角形的密封条，所述密封条的一条直边与所述基台承载面相粘结，另一条直边与所述注塑层四周边缘以及所述临时键合层四周边缘均粘结。
为了达到上述第二个目的，本发明还提供了一种扇出型模块负压封装设备，该扇出型模块负压封装设备包括负压发生装置和上台面用于承载临时键合层的基台，所述基台上台面开设有多个呈阵列分布的开孔，所述负压发生装置与各个所述开孔连通。由于该扇出型模块负压封装设备采用了上述扇出型模块负压封装工艺，且由于上述的扇出型模块负压封装工艺具有上述技术效果，则该扇出型模块负压封装设备也应具有相应的技术效果。
优选地，所述开孔上端向上方向呈渐阔型。
优选地，所述基台包括开设有槽腔的底台和覆盖在所述槽腔槽口的孔板，所述孔板设置多个贯通上下的所述开孔，所述负压发生装置与所述槽腔连通。
为了达到上述第三个目的，本发明还提供了一种扇出型模块负压封装结构，该扇出型模块负压封装结构包括基台，且其承载面上开设有多个呈阵列设置的开孔；覆盖在所述基台承载面的临时键合层；多个模块，间隙放置在所述临时键合层顶面；注塑层，注塑成型在所述模块上以包围所述模块设置，所述注塑层的顶面为平面、底面粘结在所述临时键合层上表面；负压发生装置，用于与各个所述开孔连通。由于该扇出型模块负压封装结构采用了上述扇出型模块负压封装工艺，且由于上述的扇出型模块负压封装工艺具有上述技术效果，则该扇出型模块负压封装结构也应具有相应的技术效果。
优选地，还包括在所述注塑层四周边沿注塑成型的密封条，以将所述注塑层四周边缘与所述临时键合层四周边缘之间密封，所述密封条的横截面呈直角三角形，所述密封条的一条直边与所述基台承载面相粘结，另一条直边与所述注塑层四周边缘以及所述临时键合层四周边缘均粘结。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的扇出型模块负压封装工艺的流程图；
图2为本发明实施例提供的扇出型模块负压封装结构的结构示意图；
图3为本发明实施例提供的扇出型模块负压封装结构的剖面结构示意图；
图4为本发明实施例提供的基台的结构示意图。
附图中标记如下：
基台1、临时键合层2、密封条3、注塑层4、模块5、负压发生装置6、开孔7；图3中箭头指的是抽气方向。
具体实施方式
本发明实施例公开了一种扇出型模块负压封装工艺，该扇出型模块负压封装工艺可以有效地解决封装过程产生较高内应力与翘曲的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-图4，图1为本发明实施例提供的扇出型模块负压封装工艺的流程图；图2为本发明实施例提供的扇出型模块负压封装结构的结构示意图；图3为本发明实施例提供的扇出型模块负压封装结构的剖面结构示意图；图4为本发明实施例提供的基台的结构示意图。
在一种具体实施例中，本实施例提供了一种扇出型模块负压封装工艺，以用于对模块5进行封装，其中模块5主要指的是芯片，其中扇出型模块负压封装工艺具体的可以是晶圆级扇出型封装工艺或大板级扇出型封装工艺。具体的，该扇出型模块负压封装工艺主要包括如下几个步骤：
步骤100：沿封装体堆叠方向，在基台1的顶面平铺有临时键合层2，
其中封装体堆叠方向指的是模块5、临时键合层2以及基台1的叠置方向，一般来说，封装体堆叠方向为上下方向。为了方便描述，以基台1为基，即基台1朝向临时键合层2的方向为顶向，且反向为底向。其中在基台1的顶面平铺有临时键合层2，具体的平铺面积大小以最终需要形成的注塑层4大小相一致，具体的平铺方式可以参考现有技术。
步骤200：在所述临时键合层2顶面间隙放置多个模块5。
在平铺临时键合层2之后，再放置各个模块5，各个模块5沿临时键合层2平铺方向并列设置，以通过临时键合层2对各个模块5之间的相对位置关系进行固定。具体的各个模块5之间的相对位置关系根据需要进行设置，一般来说各个模块5呈阵列方式，且彼此之间具有一定的间隙。具体的，其中芯片放置方式，可以正向放置，也可倒装放置，具体可根据后续工艺选择。
步骤300：从所述模块5顶部注塑以形成包围所述模块5的注塑层4，且使所述注塑层4的底面与所述临时键合层2相粘结。
从模块5顶部注塑以形成包围模块5的注塑层4，并形成注塑层4的底面与临时键合层2相粘结，以有效地避免模块5发生偏移，且其中注塑层4的顶面一般形成平面，且顶面应当高于模块5的顶面，以对模块5进行全覆盖。注塑形成注塑层4后，各个模块5紧密嵌入在注塑层4内，以在后期拆除临时键合层2时，模块5的底面外露，以方便连接，且注塑层4的底面与模块5的底面基本位于同一平面。
步骤400：在所述注塑层4固化前，对设置在所述基台1上且连通至所述临时键合层2底面的开孔7抽吸成负压，其中多个开孔7呈阵列分布在所述基台1上表面。
其中在基台1上设置开孔7，并将开口内抽吸成负压，其中负压指的是，相比环境气压要低的气压，这使得注塑层4顶面受到的气压压力相比临时键合层2底面受到的气压压力要大，以使得注塑层4的上表面被气压施加了一定的压力。其中如何对开孔7抽吸成负压，为了方便抽吸，可以使各个开孔7的底端均与一个腔体连通，此时只需要对该腔体抽吸成负压即可。其中多个开孔7呈阵列分布，一般是呈矩阵分布。需要说明的是，具体的步骤400可以仅持续到注塑层4固化完成时，也还可以持续到对整个固化注塑层4进行切割。需要说明的是，未完全固化的注塑层也应当是未固化的注塑层。
需要说明的是，执行步骤400直到注塑层4固化后，还需要移除临时键合层2和基台1，然后覆盖介电层(ABF)和再布线层(RDL)，以完成整个扇出型模块高压封装，具体的操作方式可以参考现有技术，在此不再赘述。具体的其中再布线可以在步骤300的注塑之前，也可以布置在步骤300的注塑之后。
在该扇出型模块负压封装工艺中，在基台1朝向临时键合层2的一侧设置了能够被抽吸成负压的开孔7，以通过该具有负压的开孔7使得注塑层4的上表面在大气压的作用下，迫使注塑层4的局部无法向上翘起，进而有效地保证注塑层4在固化前，平整贴合在基台1上，以避免翘曲。综上所述，该扇出型模块负压封装工艺能够有效地解决模块5封装过程中出现局部翘曲的问题。
如上所述的，需要在基台1的顶面设置有多个呈阵列形式分布的开孔7，那么相应的开孔7数量会很多，为了避免影响基台1的强度，此处优选开孔7靠近临时键合层2的一端朝向临时键合层2方向呈渐阔型，即顶端，有底至顶的方向呈渐阔型。具体的，可以使开孔7从底端至顶端均呈渐阔型，还可以使开孔7的顶段呈渐阔型，底段为圆柱段。
进一步的，还包括对未固化的注塑层4执行步骤500，具体的该步骤500开始执行时间可以位于步骤300执行完成之后且步骤400开始执行之前，还可以是步骤400开始执行之后，还可以是与步骤400同步开始执行，但应当在注塑层4固化之前，且一般执行到注塑层4固化停止执行。具体的该步骤500包括：用于在所述临时键合层2底面底侧和/或在所述注塑层4的顶面顶侧设置变温区，以在临时键合层2底面和所述注塑层4的顶面之间形成所述封装体堆叠方向上的温度梯度差。对于顶侧方向为上向的时候，此时在临时键合层2底面下侧和/或在所述注塑层4的顶面上侧设置变温区，以在临时键合层2底面和注塑层4的顶面之间形成上下方向上的温度梯度差。通过在加压方向上并在加压过程中，形成温度梯度差，以使得在注塑层4中因温度分布形成梯度而发生逐层固化，逐层平整固化能够减少应力、降低翘曲。
其中变温区，指的是，相对于周边区域，存在温度差，且彼此之间能够导热。其中变温区可以是高温区，可以是低温区，以通过变温区对注塑层4的温度影响，以使得在封装体堆叠方向形成温度梯度差。具体的，考虑注塑层4在注塑时，温度偏高，基于此，此处优选上述设置变温区具体为：向基台1的换热通道内通入换热流体或直接对基台1进行换热。可以是向基台1的换热通道内通入低温流体，以进行降温换热，还可以是向基台1的换热通道内通入高温流体，以进行加热换热，直接对基台1进行换热可以是直接对基台1加热或降温操作。其中高温流体或低温流体，可以是空气、氮气、惰性气体、水、油等不会与封装部件发生反应的流体。具体可根据封装结构、材料和工艺等参数进行设计，达到逐层固化的目的。为了更好的导热，其中基台1可选择铜板、玻璃板等具有不同传热性质的材料，以对注塑层4的温度分步进行调控。需要说明的是，基台1中设置的换热通道应当与上述开孔7错开设置。
进一步的，在执行步骤300完成之后，在执行步骤400之前，即在对设置在基台1上且连通至所述临时键合层2底面的开孔抽吸成负压之前，此处优选还包括步骤600：对注塑层4四周边沿粘合密封胶以形成密封条，以将注塑层4四周边缘与临时键合层四周边缘之间间隙密封。通过涂覆密封胶，以使得可避免气体进入底层，以使注塑层4更好的受压平铺在基台1顶面上，并对注塑层4的边沿起到进行固定的作用，以避免注塑层4受挤压向外扩张和边缘翘曲变形。具体的，为了更好的实现密封，优选密封胶注塑成横截面为直角三角形的密封条3，密封条3的一条直边与基台1顶面相粘结，另一条直边与注塑层4四周边缘以及临时键合层四周边缘均粘结。
对应的，步骤400还包括：向底部方向，对未固化的所述注塑层4顶面均匀施加高压气体。
具体的，一般需要向底部方向，对未固化的所述注塑层4顶面均匀施加高压气体或通过压板均匀加压直到所述注塑层4固化。其中向底部方向，即注塑层4朝向基台1的方向，在该方向上，对注塑层4顶面施加压力，以使得注塑层4上表面受到向下的压力。且此时注塑层4应当是未固化的状态，以通过对是注塑层4的上表面加压以使得注塑层4内熔融物料向空隙处流动，以使内部密度分布均匀。其中加压方式通过施加高压气体，即通过高压气体对基台1吹动，以使注塑层4顶面受到压力，具体的可以在注塑层4顶面顶侧设置有多个呈阵列形式分布的高压气体喷嘴。
一种较为具体的应用，再布线在注塑过程之后的封装工艺，如对于边长320毫米的正方形大板级扇出型封装，其中单个芯片为边长为5毫米的正方形芯片，其中单个芯片包含扇出区域的面积为边长8毫米的正方形区域。固定铜制基台1上临时键合层的四周，注塑层4是采用环氧树脂化合物在175℃(摄氏度)注塑，在注塑材料固化前，此时的结构从下到上依次为负压发生装置6、基台1、临时键合层2、芯片和注塑层4，通过载板上阵列通孔连接的抽气负压***，进行抽气处理形成10KPa(千帕)负压，使临时键合层始终保持平面平整，从而减少注塑材料固化引起的翘曲。在注塑材料固化后，进行后续的研磨(grinding)、基台1分离(debonding)、图案化钝化(Patterned passivation)、再布线(RDL)、沉积凸块下金属层(UBM deposition)、刻蚀(etching)、嵌入球栅网格阵列(BGA mount)等一系列后续封装工艺，形成最终的扇出型封装结构。
在另一种较为具体的应用中，再布线在注塑过程之后的封装工艺，边长120毫米的正方形的大板级扇出型封装过程，其中单个芯片为边长为5毫米的正方形芯片，其中单个芯片包含扇出区域的面积为边长8毫米的正方形区域。固定铜制基台1上临时键合层的四周，注塑层4是采用环氧树脂化合物在170℃摄氏度注塑，在注塑材料固化前，此时的结构从下到上依次为负压发生装置6、基台1、临时键合层2、芯片和注塑层4，通过载板上阵列通孔连接的抽气负压***，进行抽气处理形成20KPa(千帕)负压，使临时键合层始终保持平面平整，从而减少注塑材料固化引起的翘曲。在注塑材料固化后，进行后续的研磨(grinding)、基台1分离(debonding)、图案化钝化(Patterned passivation)、再布线(RDL)、沉积凸块下金属层(UBM deposition)、刻蚀(etching)、嵌入球栅网格阵列(BGA mount)等一系列后续封装工艺，形成最终的扇出型封装结构。
基于上述实施例中提供的一种扇出型模块负压封装工艺，本发明还提供了一种扇出型模块负压封装设备，具体的，该扇出型模块负压封装设备包括基台1和负压发生装置6，其中基台1的上台面用于承载临时键合层，基台1上表面开设有多个呈阵列分布的开孔7，且负压发生装置6与各个开孔7连通，以将开孔7内抽吸呈负压，以保证开孔7对临时键合层2形成负压吸力。其中扇出型模块负压封装具体的在基台1上执行上述实施例中步骤100至步骤300。其中负压发生装在步骤300执行完成之后，启动，以将开孔7内抽吸呈负压。由于该扇出型模块负压封装设备采用了上述扇出型模块负压封装工艺，所以该扇出型模块负压封装设备的有益效果还请参考上述实施例。
进一步的，如上述实施例中开孔7设置方式，此处该基台1上开孔7上端向上方向呈渐阔型。
进一步的，为了更好的设置基台1，此处优选基台1包括开设有槽腔的底台和覆盖在槽腔槽口的孔板，孔板设置多个贯通上下的所述开孔7，负压发生装置6与槽腔连通。
还可以该扇出型模块负压封装设备还可以包括换热装置，其中换热装置设置在所述基台1上侧以对注塑层4上表面换热或用于对所述基台1换热以对未固化的注塑层4上侧面，其中在注塑层4未固化前，换热装置开始工作，以使注塑层4在上下方向，即封装体堆叠方向形成温度梯度差，其中负压发生装置6和换热装置工作到注塑层4完全固化，在塑封层顶面大气加压，注塑材料因温度梯度差存在所以逐层平整固化，达到减少应力、降低翘曲，进而完成上述的步骤400以及步骤500。其中换热装置的设置方式可以参考上述实施例。
具体的，该扇出型模块负压封装设备还可以包括多个呈阵列形式分布且均设置在基台1上侧以对注塑层4顶面喷出高压气体的高压气体喷嘴。
基于上述实施例中提供的一种扇出型模块负压封装工艺，本发明还提供了一种扇出型模块负压封装结构，具体的，该扇出型模块负压封装结构包括：基台1，且其承载面上开设有多个呈阵列设置的开孔7；覆盖在所述基台1承载面的临时键合层2；多个芯片模块5，间隙放置在所述临时键合层2顶面；注塑层4，注塑成型在所述芯片模块5上以包围所述芯片模块5设置，所述注塑层4的顶面为平面、底面粘结在所述临时键合层2上表面；负压发生装置6，用于与各个所述开孔7连通。其中模块5可以是芯片，或者其它需要进行封装的模块5。即该扇出型模块负压封装结构是扇出型模块负压封装工艺执行上述步骤400状态下的整体结构。由于该扇出型模块负压封装结构采用了上述实施例中的扇出型模块负压封装工艺，所以该扇出型模块负压封装结构的有益效果请参考上述实施例。
进一步的，优选其中注塑层4的四周边沿注塑有横截面为直角三角形的密封条3，以将所述注塑层4四周边缘与所述临时键合层四周边缘之间密封，其中密封条3的一条直边与基台1顶面相粘结，另一条直边与注塑层4四周边缘以及所述临时键合层四周边缘均粘结。其具体技术效果，请参考上述实施例。
同样的，该扇出型模块负压封装结构还可以包括用于对基台1换热或设置在基台1上侧以对注塑层4上表面换热的换热装置，以在注塑层4的顶面与临时键合层2的底面之间形成温度梯度差。其具体技术效果，请参考上述实施例。其中换热装置的具体设置方式可以参考上述实施例。
具体的，该扇出型模块负压封装设备还可以包括多个呈阵列形式分布且均设置在注塑层4顶侧以对注塑层4顶面顶侧喷出高压气体的高压气体喷嘴。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种扇出型模块负压封装工艺，其特征在于，包括如下步骤：
沿封装体堆叠方向，在基台的顶面平铺有临时键合层，在所述临时键合层顶面间隙放置多个模块，从所述模块顶部注塑以形成包围所述模块的注塑层，且使所述注塑层的底面与所述临时键合层相粘结；
在形成所述注塑层之后，且在所述注塑层固化前，对设置在所述基台上且连通至所述临时键合层底面的开孔抽吸成负压，其中多个开孔呈阵列分布在所述基台上表面。
2.根据权利要求1所述的扇出型模块负压封装工艺，其特征在于，所述开孔靠近所述临时键合层的一端朝向所述临时键合层方向呈渐阔型。
3.根据权利要求2所述的扇出型模块负压封装工艺，其特征在于，还包括对未固化的所述注塑层执行步骤：在所述临时键合层底面之下和/或在所述注塑层的顶面之上设置变温区，以在所述临时键合层底面和所述注塑层的顶面之间形成温度梯度差。
4.根据权利要求1所述的扇出型模块负压封装工艺，其特征在于，所述对设置在所述基台上且连通至所述临时键合层底面的开口抽吸成负压之前，还包括：
对所述注塑层四周边沿粘合密封胶以形成密封条，以将所述注塑层四周边缘与所述临时键合层四周边缘之间间隙密封。
5.根据权利要求4所述的扇出型模块负压封装工艺，其特征在于，所述密封胶注塑成横截面为直角三角形的密封条，所述密封条的一条直边与所述基台承载面相粘结，另一条直边与所述注塑层四周边缘以及所述临时键合层四周边缘均粘结。
6.一种扇出型模块负压封装结构，其特征在于，包括：
基台，且其承载面上开设有多个呈阵列设置的开孔；
覆盖在所述基台承载面的临时键合层；
多个模块，间隙放置在所述临时键合层顶面；
注塑层，注塑成型在所述模块上以包围所述模块设置，所述注塑层的顶面为平面、底面粘结在所述临时键合层上表面；
负压发生装置，用于与各个所述开孔连通；还包括在所述注塑层四周边沿注塑成型的密封条，以将所述注塑层四周边缘与所述临时键合层四周边缘之间密封，所述密封条的横截面呈直角三角形，所述密封条的一条直边与所述基台承载面相粘结，另一条直边与所述注塑层四周边缘以及所述临时键合层四周边缘均粘结。
CN201910576050.7A 2019-06-28 2019-06-28 扇出型模块负压封装工艺、结构以及设备 Active CN110277323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910576050.7A CN110277323B (zh) 2019-06-28 2019-06-28 扇出型模块负压封装工艺、结构以及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910576050.7A CN110277323B (zh) 2019-06-28 2019-06-28 扇出型模块负压封装工艺、结构以及设备

Publications (2)

Publication Number Publication Date
CN110277323A CN110277323A (zh) 2019-09-24
CN110277323B true CN110277323B (zh) 2021-05-11

Family

ID=67963621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910576050.7A Active CN110277323B (zh) 2019-06-28 2019-06-28 扇出型模块负压封装工艺、结构以及设备

Country Status (1)

Country Link
CN (1) CN110277323B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258413A (ja) * 2002-03-06 2003-09-12 Nikkiso Co Ltd 回路素子の実装装置および実装方法
CN1481003A (zh) * 2002-07-31 2004-03-10 ��һ������ʽ���� 薄片粘贴装置及薄片粘贴方法
CN102171801A (zh) * 2008-09-30 2011-08-31 东和株式会社 电子元器件的压缩树脂密封成形方法及采用该方法的装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230679B2 (ja) * 2000-06-26 2009-02-25 株式会社東芝 半導体樹脂モールド装置および半導体樹脂モールド方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258413A (ja) * 2002-03-06 2003-09-12 Nikkiso Co Ltd 回路素子の実装装置および実装方法
CN1481003A (zh) * 2002-07-31 2004-03-10 ��һ������ʽ���� 薄片粘贴装置及薄片粘贴方法
CN102171801A (zh) * 2008-09-30 2011-08-31 东和株式会社 电子元器件的压缩树脂密封成形方法及采用该方法的装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于COB技术的SiP模块可靠性分析;李志博等;《半导体技术》;20101203(第12期);全文 *

Also Published As

Publication number Publication date
CN110277323A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
US9412717B2 (en) Apparatus and methods for molded underfills in flip chip packaging
US8034660B2 (en) PoP precursor with interposer for top package bond pad pitch compensation
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
CN105762084B (zh) 倒装芯片的封装方法及封装装置
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
KR20050114695A (ko) 반도체 장치 및 이의 제조방법
JP2016181548A (ja) 樹脂封止装置及び樹脂封止方法
CN103165531B (zh) 管芯结构及其制造方法
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
JP2001223230A (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
CN110277323B (zh) 扇出型模块负压封装工艺、结构以及设备
CN110289219B (zh) 扇出型模块高压封装工艺、结构以及设备
TWI657910B (zh) 樹脂成形模具、樹脂成形方法、及成形品的製造方法
JP7029342B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
TWI689402B (zh) 樹脂成型裝置及樹脂成型品的製造方法
Kajikawa Fan-out wafer-level packaging advanced manufacturing solution for fan-out WLP/PLP by DFD (die face down) compression mold
CN111430249B (zh) 一种抑制芯片漂移与翘曲的封装方法
TW202234534A (zh) 樹脂成型品的製造方法、成型模和樹脂成型裝置
CN110277324B (zh) 扇出型模块超声封装工艺、设备以及结构
US8912051B1 (en) Method for controlling molding compound geometry around a semiconductor die
US9349613B1 (en) Electronic package with embedded materials in a molded structure to control warpage and stress
JP6861507B2 (ja) 圧縮成形装置、圧縮成形方法、及び圧縮成形品の製造方法
CN111128760A (zh) 一种基于扇出型封装工艺的芯片封装方法及芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant