CN110265408A - 一种阵列基板、显示面板和显示装置 - Google Patents

一种阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN110265408A
CN110265408A CN201910532530.3A CN201910532530A CN110265408A CN 110265408 A CN110265408 A CN 110265408A CN 201910532530 A CN201910532530 A CN 201910532530A CN 110265408 A CN110265408 A CN 110265408A
Authority
CN
China
Prior art keywords
data line
line
sub
pixel unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910532530.3A
Other languages
English (en)
Other versions
CN110265408B (zh
Inventor
牟鹏程
张晓洁
陈俊生
赵远洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910532530.3A priority Critical patent/CN110265408B/zh
Publication of CN110265408A publication Critical patent/CN110265408A/zh
Application granted granted Critical
Publication of CN110265408B publication Critical patent/CN110265408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种阵列基板，包括：衬底基板、位于衬底基板上的多条第一数据线、多条第二数据线、多条栅线、若干亚像素单元组，每一亚像素单元组包括相邻的两列亚像素单元，每行亚像素单元的两侧分别设有一条栅线。在每一亚像素单元组中，相邻的两列亚像素单元之间设置第一数据线和第二数据线，且其中一列亚像素单元连接第一数据线，另一列亚像素单元连接第二数据线。第一数据线和第二数据线具有不同极性，任意两条第一数据线并联连接，任意两条第二数据线并联连接。本发明实施例还公开了一种显示面板和显示装置。本发明实施例不需要第一数据线和第二数据线的电位在一帧内进行极性反转，即可实现列翻转方式，避免竖纹的产生。

Description

一种阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，具体为一种阵列基板、显示面板和显示装置。
背景技术
传统双栅结构的阵列基板中，多个亚像素单元呈矩阵排列，每行亚像素单元的两侧分别设有一条栅线，同一条数据线与相邻两列亚像素单元连接，即同一数据线控制相邻两列亚像素单元，相应地，亚像素单元的翻转方式常选用两列翻转，数据线电位在一帧内不需极性反转，功耗较低。但是，本申请的发明人发现，两列翻转方式的显示效果欠佳，容易产生竖纹不良。
为了解决竖纹不良，传统的解决方案是：使得一帧内数据线的电位进行极性反转，这种方式虽然能够解决竖纹不良，但会导致功耗增加严重。
发明内容
有鉴于此，本发明提供一种阵列基板、显示面板和显示装置，用以在减少竖纹产生的同时，降低功耗和制造成本，增强市场竞争力。
为了解决上述问题，本发明实施例主要提供如下技术方案：
在第一方面中，本发明实施例公开了一种阵列基板，包括：衬底基板、位于所述衬底基板上的多条交替设置的第一数据线和第二数据线、多条栅线、若干亚像素单元组；其中，
每一所述亚像素单元组包括相邻的两列亚像素单元，每行所述亚像素单元的两侧分别设有一条栅线；
在每一所述亚像素单元组中，相邻的两列所述亚像素单元之间设置所述第一数据线和所述第二数据线，且其中一列所述亚像素单元连接所述第一数据线，另一列所述亚像素单元连接所述第二数据线；
所述第一数据线和所述第二数据线具有不同极性，且任意两条所述第一数据线并联连接，任意两条所述第二数据线并联连接。
可选地，每一所述亚像素单元组中，所述第一数据线和所述第二数据线同层设置，且所述第一数据线在所述衬底基板上的正投影区域与所述第二数据线在所述衬底基板上的正投影区域不重叠。
可选地，还包括第一连接线、第二连接线、第一跨接线和第二跨接线；
所述第一连接线和所述第二连接线与所述第一数据线同层设置，所述第一跨接线与所述第二跨接线与所述第一数据线异层设置；
所述第一连接线用于连接两条并联的所述第一数据线，且在与所述第二数据线相交的位置处断开设置，断开的所述第一连接线通过所述第一跨接线连接；
所述第二连接线用于连接两条并联的所述第二数据线，且在与所述第一数据线相交的位置处断开设置，断开的所述第二连接线通过所述第二跨接线连接。
可选地，每一所述亚像素单元组中，所述第一数据线和所述第二数据线异层设置，且所述第一数据线在所述衬底基板上的正投影区域与所述第二数据线在所述衬底基板的正投影区域至少部分重叠。
可选地，还包括：第一连接线和第二连接线；
所述第一连接线与所述第一数据线同层设置，且用于连接两条并联的所述第一数据线；
所述第二连接线与所述第二数据线同层设置，且用于连接两条并联的所述第二数据线。
可选地，所述第一连接线和所述第二连接线位于阵列基板的显示区；或
所述第一连接线和所述第二连接线位于阵列基板的周边区。
可选地，还包括：多条公共电极线，其中，所述公共电极线设置在相邻两个所述亚像素单元组之间。
可选地，每一所述亚像素单元包括薄膜晶体管；
同一行所述亚像素单元中，位于同一所述亚像素单元组中的薄膜晶体管连接同一条栅极，位于相邻所述亚像素单元组中的薄膜晶体管连接不同的栅线。
在第二方面中，本发明实施例公开了一种显示面板，包括第一方面所述的阵列基板。
在第三方面中，本发明实施例公开了一种显示装置，包括第二方面所述的显示面板。
借由上述技术方案，本发明实施例提供的技术方案至少具有下列优点：
本发明实施例由于在每一亚像素单元组中，相邻的两列亚像素单元之间设置第一数据线和第二数据线，相邻的两列亚像素单元分别连接不同极性的第一数据线和第二数据线，且第一数据线和第二数据线交替设置，因此，阵列基板中相邻两列亚像素单元的极性不同，不需第一数据线和第二数据线的电位在一帧内进行极性反转，亚像素单元可实现列翻转方式，可在较低功耗的情况下，避免竖纹的产生。
上述说明仅是本发明实施例技术方案的概述，为了能够更清楚了解本发明实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本发明实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明实施例的具体实施方式。
附图说明
通过阅读下文可选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出可选实施方式的目的，而并不认为是对本发明实施例的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为传统双栅结构的阵列基板的结构示意图；
图2为改进后的传统双栅结构的阵列基板的结构示意图；
图3为本发明实施例的一种阵列基板的结构示意图；
图4为本发明实施例的另一阵列基板的结构示意图；
图5为本发明实施例的又一阵列基板的结构示意图。
附图标记介绍如下：
1-亚像素单元组；2-亚像素单元；3-栅线；4-数据线；5-公共电极线；6-第一数据线；7-第二数据线；8-第一连接线；9-第二连接线；10-第一跨接线；11-第二跨接线。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”可以包括无线连接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
图1示出了双栅结构的阵列基板的结构示意图。如图1所示，双栅结构的阵列基板包括多个亚像素单元2，该亚像素单元2呈矩阵排列，每行亚像素单元2的两侧分别设有一条栅线3，同一条数据线4与相邻两列亚像素单元2连接。另外，图中还示出了用于提供公共电压的公共电极线5。
基于图1所示的结构，连接至同一条数据线4的相邻两列亚像素单元2具有相同的极性，即同一数据线4控制相邻两列亚像素单元2，相应地，亚像素单元2的翻转方式常选用两列翻转，数据线电位在一帧内不需极性反转，功耗较低。但是，本申请的发明人发现，两列翻转方式的显示效果欠佳，容易产生竖纹不良。
为了解决图1所示的结构容易产生竖纹不良的问题，本申请的发明人发现，可以采用1+2点翻转方式，具体结构如图2所示，与图1中的结构类似，不同的是，连接至同一条数据线4的相邻两列亚像素单元2的极性不同，具体地，对于连接至同一条数据线4的相邻两列亚像素单元2，位于不同行的亚像素单元2具有不同的极性，即相邻行的亚像素单元2的极性进行了反转，这样的技术方式会使得一帧内数据线4的电位需要极性反转，功耗增加严重。
因此，急需一种解决方案，能够在减少竖纹产生的同时，降低功耗和制造成本，增强市场竞争力。
为了解决上述技术问题，在第一方面中，本发明实施例公开了一种阵列基板，如图3所示，该阵列基板包括：衬底基板(图中未示出)、位于衬底基板上的多条交替设置的第一数据线6和第二数据线7、多条栅线3、若干亚像素单元组1。其中，每一亚像素单元组1包括相邻的两列亚像素单元2，亚像素单元组1沿栅线3的延伸方向排布，每行亚像素单元2的两侧分别设有一条栅线3。在每一亚像素单元组1中，相邻的两列亚像素单元2之间设置第一数据线6和第二数据线7，且其中一列亚像素单元2连接第一数据线6，另一列亚像素单元2连接第二数据线7。并且，第一数据线6和第二数据线7具有不同极性，其中，任意两条第一数据线6并联连接，任意两条第二数据线7并联连接，如：相邻两条第一数据线6并联连接，相邻两条第二数据线7并联连接。
本发明实施例由于在每一亚像素单元组1中，相邻的两列亚像素单元2之间设置第一数据线6和第二数据线7，相邻的两列亚像素单元2分别连接不同极性的第一数据线6和第二数据线7，且第一数据线6和第二数据线7交替设置，因此，阵列基板中相邻两列亚像素单元2的极性不同，不需要第一数据线6和第二数据线7的电位在一帧内进行极性反转，亚像素单元2可实现列翻转方式，可在较低功耗的情况下，避免竖纹的产生。
在一种可选的实施方式中，如图3所示，每一亚像素单元组1中，第一数据线6和第二数据线7可以同层设置，且第一数据线6在衬底基板上的正投影区域与第二数据线7在衬底基板上的正投影区域不重叠。这种设置方式，可以采用同一层金属，并在同一次构图工艺中同时制作出第一数据线6和第二数据线7，制作成本较低。
具体而言，如图3所示，在本发明的一种具体实施例中，第一数据线6和第二数据线7在同一亚像素单元组1中的两列亚像素单元2之间分为两路并行，分别控制该两列亚像素单元2。其中，第一数据线6控制第1列、第3列等奇数列亚像素单元2，第二数据线7控制第2列、第4列等偶数列亚像素单元2。同一条第一数据线6的电位在一帧内不进行极性反转，同一条第二数据线7的电位在一帧内也不进行极性反转，且第一数据线6和第二数据线7的电位是相反的。下一帧时，第一数据线6和第二数据线7的电位极性反转，奇数列的亚像素单元2的极性与偶数列亚像素单元2的极性反转，从而实现低功耗列翻转方式。
申请人在实际使用中发现，如图3所示的阵列基板中两条并联的第一数据线6和/或两条并联的第二数据线7负载(例如，电容、电阻等)可能因像素结构、工艺波动等原因存在差异，致使信号衰减程度不一致，影响显示均一性。本发明实施例可以在第一数据线6间增加第一横向连接线，使得两条并联的第一数据线6能够分担负载，避免信号衰减差异，确保显示均一性，第一横向连接线连接的第一数据线6的数量根据实际情况设定。同样地，可以在两条并联的第二数据线7间增加第二横向连接线，使得不同列的第二数据线7能够分担负载，避免信号衰减差异，确保显示均一性。
具体地，如图4所示，第一横向连接线包括第一连接线8和第一跨接线10，第二横向连接线包括第二连接线9和第二跨接线11。第一连接线8和第二连接线9与第一数据线6同层设置，第一跨接线10与第二跨接线11与第一数据线6异层设置，具体地，第一跨接线10与第二跨接线11可以与栅极3同层设置。第一连接线8用于连接两条并联的第一数据线6，且在与第二数据线7相交的位置处断开设置，断开的第一连接线8通过第一跨接线10连接。第二连接线9用于连接两条并联的第二数据线7，且在与第一数据线6相交的位置处断开设置，断开的第二连接线9通过第二跨接线11连接。
当然，在实际设计中，第一连接线8和第二连接线9还可以不与第一数据线6同层设置，此时可以不设置第一跨接线10和第二跨接线11，具体实施时，第一连接线8可以与栅极3同层设置，并且可以通过一次构图工艺同时制作出栅极3和第一连接线8，第二连接线9可以与像素电极同层设置，并且可以通过一次构图工艺同时制作出像素电极和第二连接线9。当然，第一连接线8和第二连接线9也可以同层设置，如第一连接线8和第二连接线9均与栅极3同层设置。
如图4所示，本发明实施例中不同亚像素单元组1中的第一数据线6通过第一连接线8和第一跨接线10进行连接，使得两条并联的第一数据线6能够分担负载，避免信号衰减差异，确保显示均一性。不同亚像素单元组1中的第二数据线7通过第二连接线9和第二跨接线11进行连接，使得两条并联的第二数据线7能够分担负载，避免信号衰减差异，确保显示均一性。
可选地，为了能够适应不同结构要求的显示面板，本发明实施例的第一连接线8和第二连接线9可以位于阵列基板的显示区，例如，第一连接线8和第二连接线9可以设置在相邻两行亚像素单元2之间。或者，在另一个实施例中，第一连接线8和第二连接线9可以位于阵列基板的周边区，进而减少显示区内线路的布设。
在另一种可选的实施方式中，如图5所示，本发明实施例中每一亚像素单元组1中，第一数据线6和第二数据线7异层设置，且第一数据线6在衬底基板上的正投影区域与第二数据线7在衬底基板的正投影区域至少部分重叠。这种具体的设置方式与图3中将第一数据线6和第二数据线7在阵列基板平面内平行排布相比，能够减小布线空间的需求，进而增大像素开口率，使透过率上升。
进一步而言，本发明实施例第一数据线6和第二数据线7异层设置，且第一数据线6在衬底基板上的正投影区域与第二数据线7在衬底基板的正投影区域完全重叠；这种设置方式能够进一步减小布线空间的需求，进一步增大像素开口率。
可选地，本发明实施例可以在第一数据线6间增加第一横向连接线，使得两条并联的第一数据线6能够分担负载，避免信号衰减差异，确保显示均一性，第一横向连接线连接的第一数据线6的数量根据实际情况设定。同样地，可以在第二数据线7间增加第二横向连接线，使得两条并联的的第二数据线7能够分担负载，避免信号衰减差异，确保显示均一性。
具体地，第一横向连接线包括第一连接线8，第二横向连接线包括第二连接线9，在本实施例中，第一连接线8与第一数据线6同层设置，且用于连接两条并联的第一数据线6。第二连接线9与第二数据线7同层设置，且用于连接两条并联的第二数据线。与图4所示的第一横向连接线和第二横向连接线相比，由于第一数据线6和第二数据线7异层设置，因此不需要设置第一跨接线10和第二跨接线11。
如图5所示，本发明实施例中不同亚像素单元组1中的第一数据线6通过第一连接线进行连接，使得两条并联的第一数据线6能够分担负载，避免信号衰减差异，确保显示均一性。不同亚像素单元组1中的第二数据线7通过第二连接线9进行连接，使得两条并联的第二数据线7能够分担负载，避免信号衰减差异，确保显示均一性。
可选地，为了能够适应不同结构要求的显示面板，本发明实施例的第一连接线8和第二连接线9可以位于阵列基板的显示区，例如，第一连接线8和第二连接线9可以设置在相邻两行亚像素单元2之间。或者，在另一个实施例中，第一连接线8和第二连接线9可以位于阵列基板的周边区，进而减少显示区内线路的布设。
可选地，如图3、图4和图5所示，本发明实施例的阵列基板还包括：多条公共电极线5，其中，公共电极线5设置在相邻两个亚像素单元组1之间，用于提供公共电压。公共电极线5的设置能够使得整个阵列基板的布线更加均匀。
可选地，如图5所示，每一亚像素单元2还包括薄膜晶体管12，用于控制传输给像素电极的信号。具体地，同一行亚像素单元2中，位于同一亚像素单元组1中的薄膜晶体管12连接同一条栅极3，位于相邻亚像素单元组1中的薄膜晶体管12连接不同的栅线3。这种设置方式使得整个阵列基板的器件设置更加均匀。
基于同一发明构思，在第二方面中，本发明实施例公开了一种显示面板，包括第一方面的阵列基板。由于第二方面的显示面板包括了第一方面的阵列基板，使得显示面板具有与阵列基板相同的有益效果。因此，在此不再重复赘述第二方面的显示面的有益效果。
基于同一发明构思，在第三方面中，本发明实施例公开了一种显示装置，包括第二方面的显示面板。由于第三方面的显示装置包括了第二方面的显示面板，使得显示装置具有与显示面板相同的有益效果。因此，在此不再重复赘述第三方面的显示装置的有益效果。
应用本发明实施例所获得的有益效果包括：
1、本发明实施例在每一亚像素单元组中，相邻的两列亚像素单元之间设置第一数据线和第二数据线，相邻的两列亚像素单元分别连接不同极性的第一数据线和第二数据线，且第一数据线和第二数据线交替设置，因此，阵列基板中相邻两列亚像素单元的极性不同，不需第一数据线和第二数据线的电位在一帧内进行极性反转，亚像素单元可实现列翻转方式，可在较低功耗的情况下，避免竖纹的产生。
2、本发明实施例的第一数据线和第二数据线能够同层设置时，不同亚像素单元组中的第一数据线通过第一连接线和第一跨接线进行连接，使得两条并联的第一数据线能够分担负载，避免信号衰减差异，确保显示均一性。不同亚像素单元组中的第二数据线通过第二连接线和第二跨接线进行连接，使得两条并联的第二数据线能够分担负载，避免信号衰减差异，确保显示均一性。
3、本发明实施例第一数据线和第二数据线异层设置，且第一数据线在衬底基板上的正投影区域与第二数据线在衬底基板的正投影区域至少部分重叠；这种具体的设置方式减少了在同一平面内的布线空间，能够增大像素开口率，使透过率上升。
4、本发明实施例的第一数据线和第二数据线能够异层设置时，不同亚像素单元组中的第一数据线通过第一连接线进行连接，使得两条并联的第一数据线能够分担负载，避免信号衰减差异，确保显示均一性。不同亚像素单元组中的第二数据线通过第二连接线进行连接，使得两条并联的第二数据线能够分担负载，避免信号衰减差异，确保显示均一性。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底基板、位于所述衬底基板上的多条交替设置的第一数据线和第二数据线、多条栅线、若干亚像素单元组；其中，
每一所述亚像素单元组包括相邻的两列亚像素单元，每行所述亚像素单元的两侧分别设有一条栅线；
在每一所述亚像素单元组中，相邻的两列所述亚像素单元之间设置所述第一数据线和所述第二数据线，且其中一列所述亚像素单元连接所述第一数据线，另一列所述亚像素单元连接所述第二数据线；
所述第一数据线和所述第二数据线具有不同极性，且任意两条所述第一数据线并联连接，任意两条所述第二数据线并联连接。
2.如权利要求1所述的阵列基板，其特征在于，每一所述亚像素单元组中，所述第一数据线和所述第二数据线同层设置，且所述第一数据线在所述衬底基板上的正投影区域与所述第二数据线在所述衬底基板上的正投影区域不重叠。
3.如权利要求2所述的阵列基板，其特征在于，还包括第一连接线、第二连接线、第一跨接线和第二跨接线；
所述第一连接线和所述第二连接线与所述第一数据线同层设置，所述第一跨接线与所述第二跨接线与所述第一数据线异层设置；
所述第一连接线用于连接两条并联的所述第一数据线，且在与所述第二数据线相交的位置处断开设置，断开的所述第一连接线通过所述第一跨接线连接；
所述第二连接线用于连接两条并联的所述第二数据线，且在与所述第一数据线相交的位置处断开设置，断开的所述第二连接线通过所述第二跨接线连接。
4.如权利要求1所述的阵列基板，其特征在于，每一所述亚像素单元组中，所述第一数据线和所述第二数据线异层设置，且所述第一数据线在所述衬底基板上的正投影区域与所述第二数据线在所述衬底基板的正投影区域至少部分重叠。
5.如权利要求4所述的阵列基板，其特征在于，还包括：第一连接线和第二连接线；
所述第一连接线与所述第一数据线同层设置，且用于连接两条并联的所述第一数据线；
所述第二连接线与所述第二数据线同层设置，且用于连接两条并联的所述第二数据线。
6.如权利要求3或5所述的阵列基板，其特征在于，所述第一连接线和所述第二连接线位于阵列基板的显示区；或
所述第一连接线和所述第二连接线位于阵列基板的周边区。
7.如权利要求1-5任一项所述的阵列基板，其特征在于，还包括：多条公共电极线，其中，所述公共电极线设置在相邻两个所述亚像素单元组之间。
8.如权利要求1-5任一项所述的阵列基板，其特征在于，每一所述亚像素单元包括薄膜晶体管；
同一行所述亚像素单元中，位于同一所述亚像素单元组中的薄膜晶体管连接同一条栅极，位于相邻所述亚像素单元组中的薄膜晶体管连接不同的栅线。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
CN201910532530.3A 2019-06-19 2019-06-19 一种阵列基板、显示面板和显示装置 Active CN110265408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910532530.3A CN110265408B (zh) 2019-06-19 2019-06-19 一种阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910532530.3A CN110265408B (zh) 2019-06-19 2019-06-19 一种阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN110265408A true CN110265408A (zh) 2019-09-20
CN110265408B CN110265408B (zh) 2021-10-29

Family

ID=67919467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910532530.3A Active CN110265408B (zh) 2019-06-19 2019-06-19 一种阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN110265408B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111798755A (zh) * 2020-07-07 2020-10-20 Tcl华星光电技术有限公司 显示面板
WO2021218438A1 (zh) * 2020-04-27 2021-11-04 京东方科技集团股份有限公司 显示基板及显示装置
US11335230B2 (en) 2020-07-07 2022-05-17 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN114815420A (zh) * 2022-04-06 2022-07-29 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231046A (zh) * 1997-07-02 1999-10-06 精工爱普生株式会社 显示装置
CN101034237A (zh) * 2006-03-06 2007-09-12 元太科技工业股份有限公司 薄膜晶体管阵列基板与电子墨水显示装置
CN101685228A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 阵列基板、液晶面板以及液晶显示装置
CN104678668A (zh) * 2015-02-09 2015-06-03 深超光电（深圳）有限公司 薄膜晶体管阵列基板及液晶显示面板
CN205485204U (zh) * 2016-04-15 2016-08-17 京东方科技集团股份有限公司 显示基板及液晶显示装置
CN106549023A (zh) * 2017-01-13 2017-03-29 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106782404A (zh) * 2017-02-03 2017-05-31 深圳市华星光电技术有限公司 像素驱动架构及液晶显示面板
CN108828861A (zh) * 2018-07-27 2018-11-16 厦门天马微电子有限公司 一种阵列基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231046A (zh) * 1997-07-02 1999-10-06 精工爱普生株式会社 显示装置
CN101034237A (zh) * 2006-03-06 2007-09-12 元太科技工业股份有限公司 薄膜晶体管阵列基板与电子墨水显示装置
CN101685228A (zh) * 2008-09-25 2010-03-31 北京京东方光电科技有限公司 阵列基板、液晶面板以及液晶显示装置
CN104678668A (zh) * 2015-02-09 2015-06-03 深超光电（深圳）有限公司 薄膜晶体管阵列基板及液晶显示面板
CN205485204U (zh) * 2016-04-15 2016-08-17 京东方科技集团股份有限公司 显示基板及液晶显示装置
CN106549023A (zh) * 2017-01-13 2017-03-29 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106782404A (zh) * 2017-02-03 2017-05-31 深圳市华星光电技术有限公司 像素驱动架构及液晶显示面板
CN108828861A (zh) * 2018-07-27 2018-11-16 厦门天马微电子有限公司 一种阵列基板及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021218438A1 (zh) * 2020-04-27 2021-11-04 京东方科技集团股份有限公司 显示基板及显示装置
CN111798755A (zh) * 2020-07-07 2020-10-20 Tcl华星光电技术有限公司 显示面板
US11335230B2 (en) 2020-07-07 2022-05-17 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN114815420A (zh) * 2022-04-06 2022-07-29 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Also Published As

Publication number Publication date
CN110265408B (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
CN110265408A (zh) 一种阵列基板、显示面板和显示装置
CN105372891B (zh) 一种阵列基板以及显示装置
CN105388674B (zh) 阵列基板以及液晶显示装置
US20180108310A1 (en) Array substrate, display panel, display device and display method
JP6530138B2 (ja) 広視野角パネル及び表示装置
CN103163697B (zh) 像素阵列结构
CN105446034A (zh) 双扫描线像素阵列结构、显示面板、显示装置及驱动方法
CN102629059B (zh) 阵列基板及制造方法、液晶面板和液晶显示器
CN101673015B (zh) 主动元件阵列基板以及显示面板
CN107450225B (zh) 显示面板及显示装置
CN108828860B (zh) 显示面板及显示装置
CN111025710B (zh) 显示面板和显示装置
CN104950540B (zh) 阵列基板及其制作方法和显示装置
WO2016176914A1 (zh) 基板及其液晶显示装置
CN102810304A (zh) 一种像素单元、像素结构、显示装置及像素驱动方法
CN106855668A (zh) 像素结构、阵列基板及显示面板
TW201205169A (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
CN107942556A (zh) 阵列基板、液晶显示面板及其驱动方法
CN105788549A (zh) 像素驱动结构、驱动方法及显示装置
CN103217846A (zh) 阵列基板及显示装置
JP2014026277A (ja) アレイ基板、液晶ディスプレーパネル及び液晶ディスプレー装置
CN105609066B (zh) 一种显示面板及其驱动方法和显示装置
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN104267552A (zh) 阵列基板及液晶显示面板
CN106338864A (zh) 一种阵列基板及驱动方法、液晶显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant