CN110233612B - 一种单输入电流型迟滞比较器 - Google Patents

一种单输入电流型迟滞比较器 Download PDF

Info

Publication number
CN110233612B
CN110233612B CN201910614547.3A CN201910614547A CN110233612B CN 110233612 B CN110233612 B CN 110233612B CN 201910614547 A CN201910614547 A CN 201910614547A CN 110233612 B CN110233612 B CN 110233612B
Authority
CN
China
Prior art keywords
resistor
collector
npn
emitter
npn triode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910614547.3A
Other languages
English (en)
Other versions
CN110233612A (zh
Inventor
郭松
黄少卿
罗永波
宣志斌
肖培磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201910614547.3A priority Critical patent/CN110233612B/zh
Publication of CN110233612A publication Critical patent/CN110233612A/zh
Application granted granted Critical
Publication of CN110233612B publication Critical patent/CN110233612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种单输入电流型迟滞比较器，属于模拟电路技术领域。所述单输入电流型迟滞比较器包括NPN三极管Q1~Q3、电阻R1~R5和缓冲器Buffer；其中，NPN三极管Q1的集电极通过电阻R3与电源电压VDD相连，其发射极通过电阻R1接输入信号VIN；NPN三极管Q2的集电极通过电阻R4与电源电压VDD相连，其发射极通过电阻R2接地GND；NPN三极管Q3的集电极通过电阻R5与电源电压VDD相连，其发射极接在所述NPN三极管Q2的发射极和所述电阻R2之间，其基极接在所述NPN三极管Q2的集电极和所述电阻R4之间；所述NPN三极管Q1的基极和其集电极短接；所述缓冲器Buffer的输入端连接在所述NPN三极管Q3的集电极和所述电阻R5之间，输出端连接比较器的输出端VOUT。

Description

一种单输入电流型迟滞比较器
技术领域
本发明涉及模拟电路技术领域，特别涉及一种单输入电流型迟滞比较器。
背景技术
一个典型的比较器通常为电压型比较器，通过比较两个输入信号的电压值并根据他们的相对值产生输出信号。通常情况下，当两个输入电压相等时，输出状态就会切换，达到比较器的作用。
为了避免当一个输入信号位于或接近另一个输入信号时所导致的不确定性，目前通常在传统电压比较器中引入迟滞回路，为输入信号的正向变化和负向变化提供单独的跳变阈值，这样当两个输入信号的电压值接近时，不会因噪声而引起误触发翻转。然而这种传统的电压型迟滞比较器有其局限性：首先，电压型比较器的工作速率较慢，传输延时较长，无法满足某些高速场合的应用，且迟滞回路会进一步延长传输时间，并带来功耗和面积的问题；其次，在一些应用场合只有单输入电压，无法满足双端输入的要求。
因此，有必要发明一种新型的带有迟滞功能的比较器，并克服了传统双端输入电压型比较器的一些缺陷和局限性。
发明内容
本发明的目的在于提供一种单输入电流型迟滞比较器，以解决传统的双端输入电压型迟滞比较器的面积大、速度慢、功耗大和应用场景局限性的问题。
为解决上述技术问题，本发明提供一种单输入电流型迟滞比较器，包括NPN三极管Q1～Q3和电阻R1～R5；其中，
NPN三极管Q1的集电极通过电阻R3与电源电压VDD相连，其发射极通过电阻R1接输入信号VIN；
NPN三极管Q2的集电极通过电阻R4与电源电压VDD相连，其发射极通过电阻R2接地GND；
NPN三极管Q3的集电极通过电阻R5与电源电压VDD相连，其发射极接在所述NPN三极管Q2的发射极和所述电阻R2之间，其基极接在所述NPN三极管Q2的集电极和所述电阻R4之间；
所述NPN三极管Q1的基极和其集电极短接。
可选的，所述单输入电流型迟滞比较器还包括缓冲器Buffer，所述缓冲器Buffer的输入端连接在所述NPN三极管Q3的集电极和所述电阻R5之间，输出端连接比较器的输出端VOUT。
可选的，所述NPN三极管Q1的BE结电压VBE1、所述NPN三极管Q2的BE结电压VBE2和所述NPN三极管Q3的BE结电压VBE3在导通状态下相等，即VBE＝VBE1＝VBE2＝VBE3。
可选的，所述电阻R2的阻值大于所述电阻R1的阻值。
在本发明中提供了一种单输入电流型迟滞比较器，包括NPN三极管Q1～Q3、电阻R1～R5和缓冲器Buffer；其中，NPN三极管Q1的集电极通过电阻R3与电源电压VDD相连，其发射极通过电阻R1接输入信号VIN；NPN三极管Q2的集电极通过电阻R4与电源电压VDD相连，其发射极通过电阻R2接地GND；NPN三极管Q3的集电极通过电阻R5与电源电压VDD相连，其发射极接在所述NPN三极管Q2的发射极和所述电阻R2之间，其基极接在所述NPN三极管Q2的集电极和所述电阻R4之间；所述NPN三极管Q1的基极和其集电极短接；所述缓冲器Buffer的输入端连接在所述NPN三极管Q3的集电极和所述电阻R5之间，输出端连接比较器的输出端VOUT。
本发明通过电流镜的连接方式以及不同阻值的电阻，实现了单输入电流型迟滞比较器的功能，降低了电路的面积和功耗，提高了电路的响应速度，并能够适用于单输入的应用环境。
附图说明
图1是本发明提供的单输入电流型迟滞比较器结构示意图；
图2是本发明提供的单输入电流型迟滞比较器工作波形示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种单输入电流型迟滞比较器作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种单输入电流型迟滞比较器，其电路结构如图1所示。所述单输入电流型迟滞比较器包括NPN三极管Q1～Q3和电阻R1～R5；其中，NPN三极管Q1的集电极通过电阻R3与电源电压VDD相连，其发射极通过电阻R1接输入信号VIN；NPN三极管Q2的集电极通过电阻R4与电源电压VDD相连，其发射极通过电阻R2接地GND；NPN三极管Q3的集电极通过电阻R5与电源电压VDD相连，其发射极接在所述NPN三极管Q2的发射极和所述电阻R2之间，其基极接在所述NPN三极管Q2的集电极和所述电阻R4之间；所述NPN三极管Q1的基极和其集电极短接。
具体的，请继续参阅图2，所述单输入电流型迟滞比较器还包括缓冲器Buffer，所述缓冲器Buffer的输入端连接在所述NPN三极管Q3的集电极和所述电阻R5之间，输出端连接比较器的输出端VOUT。
在本实施例一中，所述NPN三极管Q1的BE结电压VBE1、所述NPN三极管Q2的BE结电压VBE2和所述NPN三极管Q3的BE结电压VBE3在导通状态下相等，即VBE＝VBE1＝VBE2＝VBE3。
初始假设输入信号VIN的电压为零，电源电压VDD经由电阻R3、NPN三极管Q1和电阻R1后，所述NPN三极管Q1支路形成导电通路，由于设置电阻R2值大于电阻R1值，使得NPN三极管Q2支路没有电流，电源电压VDD通过电阻R4给NPN三极管Q3的基极提供基极电流，NPN三极管Q3处于导通状态，其集电极的电压为低电平，经过缓冲器Buffer后输出VOUT为低电平。随着输入信号VIN的电压抬高，NPN三极管Q1和Q2的基极电位也相应抬高，当抬高至VIH电压值时，所述NPN三极管Q2支路导通，NPN三极管Q3的基极电压被拉低，NPN三极管Q3变为关闭状态，其集电极电压变为高电平，经过缓冲器Buffer后输出VOUT翻转为高电平。因此VIH电压即为上升翻转阈值电压，该上升翻转阈值电压VIH可表示为：
Figure GDA0003704591590000041
即：
Figure GDA0003704591590000042
初始假设输入信号VIN的电压为VDD，所述NPN三极管Q1支路没有电流，电源电压VDD通过电阻R3给NPN三极管Q2基极提供基极电流，NPN三极管Q2处于导通状态，其集电极电压为低电平，NPN三极管Q3处于关闭状态，其集电极电压为高电平，经过缓冲器Buffer后输出VOUT为高电平。随着输入电压VIN降低，所述NPN三极管Q1支路产生电流，其基极电压和发射极电压均下降，导致NPN三极管Q2支路电流减小，NPN三极管Q2的发射极电压下降，但其集电极电压升高。当输入信号VIN电压降低至VIL时，所述NPN三极管Q2的集电极和发射极间的电压差使得NPN三极管Q3导通，NPN三极管Q3的集电极下拉为低电平，经过缓冲器Buffer后输出VOUT翻转为低电平。因此VIL电压即为下降翻转阈值电压，该下降翻转阈值电压VIL可表示为：
Figure GDA0003704591590000043
即：
Figure GDA0003704591590000044
从式(1)和式(2)中可以看出，通过适当调整电阻R1、R2、R3和R4阻值，即可设置上升翻转阈值VIH和下降翻转阈值VIL。
本发明通过电流镜的连接方式以及不同阻值的电阻，实现了单输入电流型迟滞比较器的功能，降低了电路的面积和功耗，提高了电路的响应速度，并能够适用于单输入的应用环境。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (4)

1.一种单输入电流型迟滞比较器，其特征在于，包括NPN三极管Q1～Q3和电阻R1～R5；其中，
NPN三极管Q1的集电极通过电阻R3与电源电压VDD相连，其发射极通过电阻R1接输入信号VIN；
NPN三极管Q2的集电极通过电阻R4与电源电压VDD相连，其发射极通过电阻R2接地GND；
NPN三极管Q3的集电极通过电阻R5与电源电压VDD相连，其发射极接在所述NPN三极管Q2的发射极和所述电阻R2之间，其基极接在所述NPN三极管Q2的集电极和所述电阻R4之间；
所述NPN三极管Q1的基极同时连接自身集电极和所述NPN三极管Q2的基极。
2.如权利要求1所述的单输入电流型迟滞比较器，其特征在于，所述单输入电流型迟滞比较器还包括缓冲器Buffer，所述缓冲器Buffer的输入端连接在所述NPN三极管Q3的集电极和所述电阻R5之间，输出端连接比较器的输出端VOUT。
3.如权利要求1所述的单输入电流型迟滞比较器，其特征在于，所述NPN三极管Q1的BE结电压VBE1、所述NPN三极管Q2的BE结电压VBE2和所述NPN三极管Q3的BE结电压VBE3在导通状态下相等，即VBE＝VBE1＝VBE2＝VBE3。
4.如权利要求1所述的单输入电流型迟滞比较器，其特征在于，所述电阻R2的阻值大于所述电阻R1的阻值。
CN201910614547.3A 2019-07-09 2019-07-09 一种单输入电流型迟滞比较器 Active CN110233612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910614547.3A CN110233612B (zh) 2019-07-09 2019-07-09 一种单输入电流型迟滞比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910614547.3A CN110233612B (zh) 2019-07-09 2019-07-09 一种单输入电流型迟滞比较器

Publications (2)

Publication Number Publication Date
CN110233612A CN110233612A (zh) 2019-09-13
CN110233612B true CN110233612B (zh) 2022-08-02

Family

ID=67856670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910614547.3A Active CN110233612B (zh) 2019-07-09 2019-07-09 一种单输入电流型迟滞比较器

Country Status (1)

Country Link
CN (1) CN110233612B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706442B (zh) * 2022-04-12 2023-07-14 中国电子科技集团公司第五十八研究所 一种低功耗带隙基准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949668A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种单端输入的迟滞比较电路
CN204517773U (zh) * 2015-05-14 2015-07-29 上海中基国威电子有限公司 一种单端输入迟滞比较电路
CN105630054A (zh) * 2014-11-04 2016-06-01 上海华虹宏力半导体制造有限公司 迟滞电压比较器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949668A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种单端输入的迟滞比较电路
CN105630054A (zh) * 2014-11-04 2016-06-01 上海华虹宏力半导体制造有限公司 迟滞电压比较器
CN204517773U (zh) * 2015-05-14 2015-07-29 上海中基国威电子有限公司 一种单端输入迟滞比较电路

Also Published As

Publication number Publication date
CN110233612A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
US4783607A (en) TTL/CMOS compatible input buffer with Schmitt trigger
CN110858086B (zh) 双回路低压差调节器***
JPH04273714A (ja) 温度係数０を有し、かつヒステリシスを設けた低消費電力電流比較器
CN210400650U (zh) 一种高精度温度检测电路
CN110233612B (zh) 一种单输入电流型迟滞比较器
CN112838846A (zh) 施密特触发器电压比较器
TWI479800B (zh) 差動放大器電路
JP3617433B2 (ja) 駆動回路
EP2933923B1 (en) Interface circuit
JPH01130616A (ja) シュミットトリガ回路
US20060186923A1 (en) Interface circuit
CN221328935U (zh) 一种具有电压迟滞功能的复位电路
CN214851135U (zh) 数字信号调理电路
CN217113069U (zh) 一种简易电压比较器的电路
CN113595546B (zh) 宽带高速电平转换电路及高速时钟芯片
CN110968142B (zh) 动态偏压电流产生器以及相关的电子装置
JP3838202B2 (ja) フィルタ回路および非同期式シリアル通信の受信装置
CN218675857U (zh) 高电源抑制带隙基准电路及芯片
CN210377152U (zh) 一种汽车开关信号输入高低可配置电路
CN210536610U (zh) 电平转换电路
JP2865010B2 (ja) コンパレータ回路
JP4015920B2 (ja) 時定数回路
CN114142837A (zh) 延时器
KR910004855Y1 (ko) 지연 회로
JP2534353B2 (ja) 論理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant