CN110231739A - 像素结构 - Google Patents

像素结构 Download PDF

Info

Publication number
CN110231739A
CN110231739A CN201910530938.7A CN201910530938A CN110231739A CN 110231739 A CN110231739 A CN 110231739A CN 201910530938 A CN201910530938 A CN 201910530938A CN 110231739 A CN110231739 A CN 110231739A
Authority
CN
China
Prior art keywords
area
pixel electrode
electrode
common electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910530938.7A
Other languages
English (en)
Other versions
CN110231739B (zh
Inventor
朱公勍
张哲嘉
刘品妙
苏松宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108106100A external-priority patent/TWI690755B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN110231739A publication Critical patent/CN110231739A/zh
Application granted granted Critical
Publication of CN110231739B publication Critical patent/CN110231739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明提出一种像素结构，包括基板、配置于基板上的信号线及像素单元。像素单元具有位于信号线两侧的第一区及第二区，且包括至少位于第一区的第一像素电极、位于第一区且在第一像素电极上的第一共电极、位于第二区的第二共电极、至少位于第二区且在第二共电极上的第二像素电极、位于第一像素电极与第一共电极之间及第二共电极与第二像素电极之间的绝缘层、及位于第一区与第二区之间且贯穿绝缘层的连接孔。第一像素电极与第二像素电极经由连接孔电性连接。第一及第二共电极、第一及第二像素电极包括透光导电材料。第一及第二共电极分别包括多个梳状电极。

Description

像素结构
技术领域
本发明涉及一种像素结构，且特别是有关于一种有助于改善弯电效应(Flexoelectric Effect；FEE)的像素结构。
背景技术
具有空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示面板已逐渐成为市场主流。为了让液晶显示面板有更好的显示质量，目前市面上发展出了各种广视角的液晶显示面板，如共平面切换式(in-plane switching；IPS)液晶显示面板、边际场切换式(fringe field switching；FFS)液晶显示面板与多域垂直配向式(multi-domainvertical alignment；MVA)液晶显示面板等。以边际场切换式液晶显示面板为例，其具有广视角(wide viewing angle)以及低色偏(color shift)等优点特性。
液晶显示装置可以通过降低操作频率的方式来降低使用时的功耗(powerconsumption)，以提升使用时间。然而，在边际场切换式液晶显示面板的影像随着频率变换时，有可能会因为液晶分子在极性反转时因为弯电效应而产生穿透率的差异，进而造成影像的闪烁(flicker)现象而降低显示质量。因此，如何通过像素结构的设计降低因弯电效应造成的正负电荷的累积，以及降低弯电效应造成的闪烁影像，并且改善影像残留(ImageSticking；IS)的亮度不均现象，使其具有更佳的显示质量，实为研发者所欲达的目标之一。
发明内容
针对现有技术的不足，本发明提出一种像素结构，其具有较佳的显示质量。
具体来说，本发明提供了一种像素结构，包括：
基板；
第一信号线，配置于该基板上；以及
像素单元，配置于该基板上，且具有位于该第一信号线相对两侧的第一区及第二区，该像素单元包括：
第一像素电极，至少位于该第一区；
第一共电极，位于该第一区且于该第一像素电极上；
第二共电极，位于该第二区；
第二像素电极，至少位于该第二区且于该第二共电极上；
绝缘层，位于该第一像素电极与该第一共电极之间以及该第二共电极与该第二像素电极之间；以及
连接孔，位于该第一区与该第二区之间且至少贯穿该绝缘层，该第一像素电极与该第二像素电极经由该连接孔电性连接，其中：
该第一共电极包括透光导电材料；
该第一像素电极包括透光导电材料；
该第二像素电极包括透光导电材料；
该第二共电极包括透光导电材料；
该第一共电极包括多个第一梳状电极(strip electrodes)；且
该第二像素电极包括多个第二梳状电极。
所述的像素结构，其中：
该些第一梳状电极的线宽与线距的比值为大于或等于0.3且小于2.0；且
该些第二梳状电极的线宽与线距的比值为大于或等于0.3且小于2.0。
所述的像素结构，还包括：
多条第二信号线，其中该像素单元位于相邻的该些第二信号线之间，且该些第二信号线的延伸方向不同于该第一信号线的延伸方向，其中：
位于该第一区的该第一像素电极与该第一共电极垂直投影于该基板上的范围具有第一面积；
位于该第二区的该第二共电极与该第二像素电极垂直投影于该基板上的范围具有第二面积；且
该第二面积大于或等于该第一面积。
所述的像素结构，其中：
该些第一梳状电极的线宽与线距的比值为大于0.3且小于2.0；
该些第二梳状电极的线宽与线距的比值为大于0.3且小于2.0；且
该第二面积为该第一面积的2.4倍至3.5倍。
所述的像素结构，还包括：
多条第二信号线，其中该像素单元位于相邻的该些第二信号线之间，且该些第二信号线的延伸方向不同于该第一信号线的延伸方向；以及
连接线，电性连接于该像素单元的该第一共电极且交越该些第二信号线。
所述的像素结构，其中该连接线的延伸方向基本上平行于该第一信号线。
所述的像素结构，其中：
该第一像素电极包括自该第一区延伸至该第二区的第一凸出部分；
该第二共电极具有内凹部分；
该连接孔位于该内凹部分内；且
该第一凸出部分覆盖该连接孔，以使该第一像素电极与该第二像素电极经由该连接孔电性连接。
所述的像素结构，其中该第一像素电极与该第二共电极之间的间距大于5微米。
所述的像素结构，其中：
该第二像素电极包括自该第二区延伸至该第一区的第二凸出部分；
该第二共电极具有内凹部分；
该连接孔位于该内凹部分内；且
该第二凸出部分覆盖该连接孔，以使该第一像素电极与该第二像素电极经由该连接孔电性连接。
所述的像素结构，还包括：
主动元件，包括栅极、漏极以及源极，其中该栅极与该第一信号线电性连接，该漏极与该第一像素电极及该第二像素电极电性连接。
由以上方案可知，本发明的优点在于：
基于上述，在本发明的像素结构中，通过电场方向彼此相反的第一区与第二区，以降低因为电荷累积所可能造成的影响，而可以提升显示质量。
附图说明
图1为依照本发明的一实施例的一种像素结构的俯视图。
图2为本发明一实施例的显示面板的剖面示意图。
图3为本发明的测试例的像素结构的第一区与第二区的弯电效应相对比值(relative FEE ratio)的关系图。
符号说明：
100：像素结构；
200：液晶显示面板；
110：基板；
120：第一信号线；
121：第一侧；
122：第二侧；
130：第二信号线；
140：第一像素电极；
143：第一凸出部分；
150：第二像素电极；
153：第二凸出部分；
154：第二梳状电极；
154L：线宽；
154S：线距；
160：第一共电极；
164：第一梳状电极；
164L：线宽；
164S：线距；
170：第二共电极；
175：内凹部分；
180、181、182：绝缘层；
190：连接线；
210：彩色滤光基板；
220：阵列基板；
230：液晶层；
211：基板；
212：遮光层；
213：彩色滤光层；
214：保护层；
TH：连接孔；
T：有源元件；
S：源极；
D：漏极；
G：栅极；
CH：通道；
PU：像素单元；
A1：第一区；
A2：第二区；
R1：第一面积的范围；
R2：第二面积的范围；
L1：间距。
具体实施方式
为让本发明的上述特征和效果能阐述的更明确易懂，下文特举实施例，并配合说明书附图作详细说明如下。
在附图中，为了清楚起见，放大了各元件等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在“另一元件上”、或“连接到另一元件”、“重叠于另一元件”时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下面”或“下面”可以包括上方和下方的取向。
本文使用的“约”、“基本上”、或“近似”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量***的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。
图1是依照本发明的一实施例的一种像素结构的俯视图。图2为本发明一实施例的液晶显示面板的剖面示意图。图2的显示面板的剖面示意图可以对应于图1的像素结构中A-A’剖线所绘示。为求清楚表示与便于说明，图1以及图2省略绘示部分的膜层。举例而言，图2省略绘示了像素结构100的基板110。以下，将通过图1及图2来详细描述本发明的一实施例的像素结构的实施方式。
液晶显示面板200可以包括彩色滤光基板210、阵列基板220以及液晶层230。彩色滤光基板210可以包括基板211、遮光层212、彩色滤光层(color filter layer)213以及保护层(overcoat layer)214。阵列基板220可以包括多个像素单元PU，且多个像素单元PU可以是以阵列状排列。
在阵列基板220中，基板110、第一信号线120以及像素单元PU可以构成像素结构100。换句话说，像素结构100包括基板110、第一信号线120以及像素单元PU。第一信号线120配置于基板110上。像素单元PU配置于基板110上。第一信号线120具有彼此相对的第一侧121与第二侧122。像素单元PU具有第一区A1及第二区A2。在上视状态下，像素单元PU的第一区A1位于第一信号线120的第一侧121，像素单元PU的第二区A2位于第一信号线120的第二侧122。一般而言，基于导电性的考量，第一信号线120可以使用金属材料，但本发明未排除其他导电材料的使用。
像素单元PU包括第一像素电极140、第二像素电极150、第一共电极160、第二共电极170、绝缘层180以及连接孔TH。第一像素电极140至少位于第一区A1。第一共电极160位于第一区A1。第二像素电极150至少位于第二区A2。第二共电极170位于第二区A2。连接孔TH位于第一区A1与第二区A2之间。第一共电极160位于第一像素电极140上。也就是说，第一区A1可以被称为上共电极(top com)区。第二像素电极150位于第二共电极170上。也就是说，第二区A2可以被称为上像素电极(top pixel)区。绝缘层180位于第一像素电极140与第一共电极160之间，且绝缘层180位于第二共电极170与第二像素电极150之间。连接孔TH至少贯穿绝缘层180。第一像素电极140与第二像素电极150经由连接孔TH电性连接。换句话说，在像素结构100的第一区A1与第二区A2的电场方向可以相反。如此一来，纵使在像素结构100在运作过程中可能有电荷累积，也可以通过电场方向彼此相反的第一区A1与第二区A2，而降低因为电荷累积所可能造成的影响。
在本实施例中，像素单元PU也可包括其他的绝缘层以分隔不同的导电层。举例而言，绝缘层181可以分隔栅极G与源极S以及分隔栅极G与漏极D。换句话说，绝缘层181可以被称为闸绝缘层。又举例而言，绝缘层182可以分隔第二共电极170以及漏极D或漏极D进一步延伸出的导电膜层，绝缘层182可以分隔第一像素电极140以及漏极D或漏极D进一步延伸出的导电膜层。当然，被绝缘层所分隔的不同的导电层可通过连接孔(如：类似于连接孔TH的连接孔)而彼此电性连接。举例而言，连接孔TH可以更贯穿绝缘层182，而使第一像素电极140、第二像素电极150、漏极D以及漏极D进一步延伸出的导电膜层彼此电性连接。
在一实施例中，第一像素电极140包括自第一区A1延伸至第二区A2的第一凸出部分143，且第二共电极170的侧缘具有内凹部分175。第一凸出部分143可以覆盖连接孔TH，以使第一像素电极140与第二像素电极150经由连接孔TH电性连接。在上视状态下，连接孔TH位于第二共电极170的内凹部分175所包围的内凹范围内。如此一来，像素结构100可以具有较佳的开口率(aperture ratio)。
在一实施例中，第二像素电极150包括自第二区A2延伸至第一区A1的第二凸出部分153，且第二共电极170的侧缘具有内凹部分175。第二凸出部分153可以覆盖连接孔TH，以使第一像素电极140与第二像素电极150经由连接孔TH电性连接。在上视状态下，连接孔TH位于第二共电极170的内凹部分175所包围的内凹范围内。如此一来，像素结构100可以具有较佳的开口率。
在本实施例中，像素结构100可以还包括多条第二信号线130。像素单元PU可以位于相邻的两条第二信号线130之间。前述相邻的两条第二信号线130的其中之一可以与像素单元PU电性连接，前述相邻的两条第二信号线130的其中另一可以与另一像素单元(未绘示，可于像素单元PU的邻侧)电性连接。第一信号线120与第二信号线130彼此交错。换句话说，第二信号线130的延伸方向不同于第一信号线120的延伸方向。一般而言，基于导电性的考量，第二信号线130可以使用金属材料，但本发明未排除其他导电材料的使用。
在本实施例中，像素结构100可以还包括主动元件(有源元件)T。主动元件T包括源极S、漏极D、栅极G以及通道CH。源极S可以与第二信号线130电性连接。栅极G可以与第一信号线120电性连接。漏极D可以与像素单元PU的第一像素电极140及第二像素电极150电性连接(例如：从漏极D进一步延伸出的导电膜层可以与第一像素电极140及第二像素电极150电性连接)。换句话说，在本实施例中，与栅极G电性连接的第一信号线120可以为栅极线，且与源极S电性连接的第二信号线130可以为源极线，但本发明不限于此。
在本实施例中，栅极G与第一信号线120可以相同的膜层，且源极S、漏极D与第二信号线130可以是相同的膜层，但本发明不限于此。并且，在本实施例中，栅极G可以位于通道CH与基板110之间，源极S与漏极D可以位于通道CH的上侧，栅极G可以位于通道CH的下侧。换句话说，本实施例的主动元件T是以底部栅极型薄膜晶体管(bottom gate TFT)为例来说明，但本发明不限于此。
在一实施例中，于由像素结构100所构成的液晶显示面板(如：液晶显示面板200)中，液晶显示面板(如：液晶显示面板200)的遮光层(如：遮光层212)可以与像素单元PU的第一信号线120、第二信号线130、主动元件T及/或连接孔TH重叠。
在本实施例中，像素结构100可以还包括连接线190。连接线190可以交越第二信号线130。像素单元PU的第一共电极160可以电性连接于连接线190，以使第一共电极160可以通过连接线190电性连接至其他的像素单元(未绘示)的共电极(未绘示)及/或共享电压源。
在本实施例中，连接线190的延伸方向基本上平行于第一信号线120的延伸方向，但本发明不限于此。
在一未绘示的实施例中，第二共电极170可以通过类似的构件(如：类似于连接线190的构件)，而可以使第二共电极170电性连接至其他的像素单元(未绘示)的共电极(未绘示)及/或共享电压源。或是，从像素单元PU的第二共电极170进一步延伸出的导电膜层可以进一步跨越第二信号线130，而与另一像素单元(未绘示，可于像素单元PU的邻侧)的共电极(如：类似于像素单元PU的第二共电极170)电性连接。
第一共电极160包括多个第一梳状电极164。在本实施例中，第一梳状电极164的线宽164L与线距164S的比值(line-to-space ratio；L/S)为大于或等于0.3且小于2.0，但本发明不限于此。
第二像素电极150包括多个第二梳状电极154。在本实施例中，第二梳状电极154的线宽154L与线距154S的比值为大于或等于0.3且小于2.0，但本发明不限于此。
第一像素电极140包括透光导电材料。第二像素电极150包括透光导电材料。第一共电极160包括透光导电材料。第二共电极170包括透光导电材料。第一像素电极140、第二像素电极150、第一共电极160与第二共电极170的材质可以彼此相同、相似或不同，于本发明并不加以限制。前述的透光导电材料例如是铟锡氧化物(Indium Tin Oxide；ITO)、铟锌氧化物(Indium Zinc Oxide；IZO)、铝锡氧化物(Aluminum Tin Oxide；ATO)、铝锌氧化物(Aluminum Zinc Oxide；AZO)、或其他适宜的金属氧化物、或者是上述至少二者之堆栈层，但本发明于此并不加以限制。
在本实施例中，第一像素电极140与第二共电极170可以是相同的膜层(但，第一像素电极140与第二共电极170并未彼此电性连接)，但本发明不限于此。
在一实施例中，在上视状态下，第一像素电极140与该第二共电极170之间的间距L1大于5微米。如此一来，可以具有较佳的制程容许度(process window)。
在本实施例中，第一共电极160与第二像素电极150可以是相同的膜层(但，第一共电极160与第二像素电极150并未彼此电性连接)，但本发明不限于此。
在本实施例中，位于第一区A1的第一像素电极140与第一共电极160垂直投影于基板110上的范围R1具有第一面积，位于第二区A2的第二共电极170与第二像素电极150垂直投影于基板110上的范围R2具有第二面积，且第二面积大于第一面积。因此，在通过像素结构100所构成的液晶显示面板(如：液晶显示面板200)中，对应于像素单元PU的第一区A1的发光强度可以相同或相近于对应于像素单元PU的第二区A2的发光强度。如此一来，通过像素结构100所构成的液晶显示面板(如：液晶显示面板200)可以具有较佳的广视角，而可以提升显示质量。
依据库仑定律，点电荷产生的电场强度与其所带的电量成正比，并且与距离的平方成反比。换句话说，电场的影响是无远弗届的，只是随距离的增加而强度愈弱。也就是说，在由像素结构100所构成的液晶显示面板(如：液晶显示面板200)中，只要可以被第一像素电极140及第一共电极160之间所产生的电场而转动或切换的液晶层(如：液晶层230)垂直投影于基板110上的范围，皆可以被前述的第一面积均等涵盖。类似地，在由像素结构100所构成的液晶显示面板(如：液晶显示面板200)中，只要可以被第二像素电极150及第二共电极170之间所产生的电场而转动或切换的液晶层(如：液晶层230)垂直投影于基板110上的范围，皆可以被前述的第二面积均等涵盖。就像素结构100的层面来看，第一面积的范围R1可以是位于第一区A1的第一像素电极140垂直投影于基板110上的范围与第一共电极160垂直投影于基板110上的范围的联集，或是，前述的联集范围可向外扩张至本发明所属领域的普通技术人员通常理解的范围(如：不被其他的电子元件的电场实质地影响、干扰或遮蔽的范围，或可通过其他具体元件实质地定义的范围)亦可以被前述的第一面积的范围R1均等涵盖。类似地，第二面积的范围R2可以是位于第二区A2的第二像素电极150垂直投影于基板110上的范围与第二共电极170垂直投影于基板110上的范围的联集，或是，前述的联集范围可向外扩张至本发明所属领域的普通技术人员通常理解的范围(如：不被其他的电子元件的电场实质地影响、干扰或遮蔽的范围，或可被其他具体元件实质地定义的范围)亦可以被前述的第二面积的范围R2均等涵盖。
举例而言，如图1所示，第一面积的范围R1可以是位于第一区A1的第一像素电极140与第一共电极160垂直投影于基板110上，以及在相邻的两个第二信号线130分别的中线投影于基板110上所构成的封闭轮廓的范围R1。又举例而言，如图1所示，第二面积的范围R2可以是位于第二区A2的第二像素电极150与第二共电极170垂直投影于基板110上，以及在相邻的两条第二信号线130分别的中线投影于基板110上所构成的封闭轮廓的范围R2。当然，如前段所述，第一面积的范围R1与第二面积的范围R2是可以依据本发明所属领域的普通技术人员通常理解的范围或依据被电场影响的液晶层(如：液晶层230)的投影于基板110上的范围而均等扩张且涵盖。
在一实施例中，第一梳状电极164的线宽164L与线距164S的比值可以为0.3，第二梳状电极154的线宽154L与线距154S的比值可以为0.3，且第一面积可以与第二面积相同或近似，但本发明不限于此。
在一实施例中，第一梳状电极164的线宽164L与线距164S的比值为大于0.3且小于2.0，第二梳状电极154的线宽154L与线距154S的比值为大于0.3且小于2.0，且第二面积可以为第一面积的2.4倍至3.5倍，但本发明不限于此。
测试例：
为了证明本发明的像素结构可改善弯电效应，特别以下列测试例作为说明。然而，这些测试例在任何意义上均不解释为限制本发明之范畴。请参考图3，在下列的测试例中，例如可以是以本领域常用的模拟软件对不同的像素结构的弯电效应进行模拟，其中各个测试例的像素结构与前述实施例的像素结构类似，差别在于不同测试例中，第一梳状电极或第二梳状电极的线宽与线距的比值不同。在图3中，横轴为第一梳状电极或第二梳状电极的线宽与线距的比值，纵轴为弯电效应相对比值(relative FEE ratio)，实线为具有不同的线宽与线距的比值的第一梳状电极及所对应的弯电效应相对比值，虚线为具有不同的线宽与线距的比值的第二梳状电极及所对应的弯电效应相对比值。
在以下对于测试例的叙述中，第一像素电极可以类似但不限于前述的第一像素电极140，第二像素电极可以类似但不限于前述的第二像素电极150，第二梳状电极可以类似但不限于前述的第二梳状电极154，第二梳状电极的线宽可以类似但不限于前述的线宽154L，第二梳状电极的线距可以类似但不限于前述的线距154S，第一共电极可以类似但不限于前述的第一共电极160，第一梳状电极可以类似但不限于前述的第一梳状电极164，第一梳状电极的线宽可以类似但不限于前述的线宽164L，第一梳状电极的线距可以类似但不限于前述的线距164S，第二共电极可以类似但不限于前述的第二共电极170，第一面积可以类似但不限于前述的范围R1的第一面积，且第二面积可以类似但不限于前述的范围R2的第二面积。
请参照图3，在第一梳状电极的线宽与线距的比值约为0.3之处，且在第二梳状电极的线宽与线距的比值约为0.3之处，可以通过将第一面积与第二面积的面积比例调整为1:1，以达到显示补偿效果，而可以使通过像素结构所构成的显示面板可以具有较佳的广视角，且提升显示质量。
请参照图3，在第一梳状电极的线宽与线距的比值小于0.3之范围内，弯电效应的对应值波动(fluctuation)较大。其原因很有可能是因为虽然电极之间(如：第一像素电极与第一共电极之间)在切换过程中的正负电荷累积较小，但由于操作电压相对较大，而可能呈现电荷累积差异的反效果。并且，若要使线宽与线距的比值小于0.3，则相对的制程容许度较小，且较容易因为制程中的问题而造成线宽与线距的实际比值有些微偏移，进而影响到其弯电效应的对应值，而使得布线(layout)的设计较难。
请参照图3，在第二梳状电极的线宽与线距的比值小于0.3之范围内，弯电效应的对应值波动较大。其原因很有可能是因为虽然电极之间(如：第二像素电极与第二共电极之间)在切换过程中的正负电荷累积较小，但由于操作电压相对较大，而可能呈现电荷累积差异的反效果。并且，若要使线宽与线距的比值小于0.3，则相对的制程容许度较小，且较容易因为制程中的问题而造成线宽与线距的实际比值有些微偏移，进而影响到其弯电效应的对应值，而使得布线的设计较难。
请参照图3，在第一梳状电极的线宽与线距的比值大于2.0之范围内，由于线宽相对于线距的比较较大，因此可能降低液晶效率。另外，也很有可能因为电极之间(如：第一像素电极与第一共电极之间)在切换过程中的正负电荷累积较大，而使弯电效应的影响提升，而影响到显示质量。
请参照图3，在第二梳状电极的线宽与线距的比值大于2.0之范围内，由于线宽相对于线距的比较较大，因此可能降低液晶效率。另外，虽然弯电效应的影响降低，但由于可能需使第二区的范围提升较多，以降低因为电荷累积所可能造成的影响。因此，仍可能影响到显示质量。
综上所述，在本发明的像素结构中，通过电场方向彼此相反的第一区与第二区，以降低因为电荷累积所可能造成的影响，而可以提升显示质量。进一步，更可以通过使第一梳状电极的线宽与线距的比值为大于或等于0.3且小于2.0，且使第二梳状电极的线宽与线距的比值为大于0.3且小于2.0，而可以降低因弯电效应的影响，以可以进一步降低在低频率操作时产生闪烁的可能，并更进一步地提升显示质量。
前述实施例中，可将前述实施例之主动元件(例如：主动元件T)与另一主动元件(未绘示)与电容(未绘示)电性连接，而可以简称为二个主动元件与一个电容(可表示为2T1C)。于其他实施例中，每个像素结构的主动元件(例如：主动元件T)以及其他的主动元件与电容之个数可依设计变更，而可例如被简称为三个主动元件和一个或两个电容(可表示为3T1C/2C)、四个主动元件和一个或两个电容(可表示为4T1C/2C)、五个主动元件和一个或两个电容(可表示为5T1C/2C)、六个主动元件和一个或两个电容(可表示为6T1C/2C)、或是其他适宜的电路配置。
前述实施例中，主动元件(例如：主动元件T)其中至少一者可采用薄膜晶体管(TFT)，例如底闸型晶体管、顶闸型晶体管、立体型晶体管、或其他适宜的晶体管。底闸型的晶体管之栅极或位于通道(如：通道CH)之下方，顶闸型晶体管之栅极或位于通道(未绘示)之上方，而立体型晶体管之通道(未绘示)延伸非位于一平面。通道(如：通道CH，但不限)可为单层或多层结构，且其材料包含非晶硅、微晶硅、奈米晶硅、多晶硅、单晶硅、有机半导体材料、氧化物半导体材料、奈米碳管/杆、钙钛矿材料、或其他适宜的材料或前述之组合。
前述实施例中，导电层可为单层或多层结构。而若为多层结构的导电层，则前述的多层结构之间可以不具有绝缘材质。
前述实施例中，绝缘层可为单层或多层结构。而若为多层结构的绝缘层，则前述的多层结构之间可以不具有导电材质。
综上所述，虽然本发明以上述实施例公开，但具体实施例仅用以解释本发明，并不用于限定本发明，任何本技术领域技术人员，在不脱离本发明的构思和范围内，可作一些的变更和完善，故本发明的权利保护范围以权利要求书为准。

Claims (10)

1.一种像素结构，其特征在于，包括：
基板；
第一信号线，配置于该基板上；以及
像素单元，配置于该基板上，且具有位于该第一信号线相对两侧的第一区及第二区，该像素单元包括：
第一像素电极，至少位于该第一区；
第一共电极，位于该第一区且于该第一像素电极上；
第二共电极，位于该第二区；
第二像素电极，至少位于该第二区且于该第二共电极上；
绝缘层，位于该第一像素电极与该第一共电极之间以及该第二共电极与该第二像素电极之间；以及
连接孔，位于该第一区与该第二区之间且至少贯穿该绝缘层，该第一像素电极与该第二像素电极经由该连接孔电性连接，其中：
该第一共电极包括透光导电材料；
该第一像素电极包括透光导电材料；
该第二像素电极包括透光导电材料；
该第二共电极包括透光导电材料；
该第一共电极包括多个第一梳状电极；且
该第二像素电极包括多个第二梳状电极。
2.如权利要求1所述的像素结构，其中：
该些第一梳状电极的线宽与线距的比值为大于或等于0.3且小于2.0；且
该些第二梳状电极的线宽与线距的比值为大于或等于0.3且小于2.0。
3.如权利要求1所述的像素结构，还包括：
多条第二信号线，其中该像素单元位于相邻的该些第二信号线之间，且该些第二信号线的延伸方向不同于该第一信号线的延伸方向，其中：
位于该第一区的该第一像素电极与该第一共电极垂直投影于该基板上的范围具有第一面积；
位于该第二区的该第二共电极与该第二像素电极垂直投影于该基板上的范围具有第二面积；且
该第二面积大于或等于该第一面积。
4.如权利要求3所述的像素结构，其中：
该些第一梳状电极的线宽与线距的比值为大于0.3且小于2.0；
该些第二梳状电极的线宽与线距的比值为大于0.3且小于2.0；且
该第二面积为该第一面积的2.4倍至3.5倍。
5.如权利要求1所述的像素结构，还包括：
多条第二信号线，其中该像素单元位于相邻的该些第二信号线之间，且该些第二信号线的延伸方向不同于该第一信号线的延伸方向；以及
连接线，电性连接于该像素单元的该第一共电极且交越该些第二信号线。
6.如权利要求5所述的像素结构，其中该连接线的延伸方向基本上平行于该第一信号线。
7.如权利要求1所述的像素结构，其中：
该第一像素电极包括自该第一区延伸至该第二区的第一凸出部分；
该第二共电极具有内凹部分；
该连接孔位于该内凹部分内；且
该第一凸出部分覆盖该连接孔，以使该第一像素电极与该第二像素电极经由该连接孔电性连接。
8.如权利要求7所述的像素结构，其中该第一像素电极与该第二共电极之间的间距大于5微米。
9.如权利要求1所述的像素结构，其中：
该第二像素电极包括自该第二区延伸至该第一区的第二凸出部分；
该第二共电极具有内凹部分；
该连接孔位于该内凹部分内；且
该第二凸出部分覆盖该连接孔，以使该第一像素电极与该第二像素电极经由该连接孔电性连接。
10.如权利要求1所述的像素结构，还包括：
主动元件，包括栅极、漏极以及源极，其中该栅极与该第一信号线电性连接，该漏极与该第一像素电极及该第二像素电极电性连接。
CN201910530938.7A 2018-08-10 2019-06-19 像素结构 Active CN110231739B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862717260P 2018-08-10 2018-08-10
US62/717,260 2018-08-10
TW108106100A TWI690755B (zh) 2018-08-10 2019-02-22 畫素結構
TW108106100 2019-02-22

Publications (2)

Publication Number Publication Date
CN110231739A true CN110231739A (zh) 2019-09-13
CN110231739B CN110231739B (zh) 2021-10-01

Family

ID=67856125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910530938.7A Active CN110231739B (zh) 2018-08-10 2019-06-19 像素结构

Country Status (1)

Country Link
CN (1) CN110231739B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802599A (zh) * 2003-07-14 2006-07-12 株式会社日立显示器 显示装置
CN101078841A (zh) * 2006-05-22 2007-11-28 三菱电机株式会社 液晶显示装置及其制造方法
KR20080095626A (ko) * 2007-04-25 2008-10-29 실리콘 디스플레이 (주) 이미지 센서가 내장된 디스플레이 장치 및 그 제조 방법
CN101359135A (zh) * 2007-08-03 2009-02-04 株式会社日立显示器 液晶显示装置
CN106932974A (zh) * 2017-03-14 2017-07-07 友达光电股份有限公司 像素结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802599A (zh) * 2003-07-14 2006-07-12 株式会社日立显示器 显示装置
CN101078841A (zh) * 2006-05-22 2007-11-28 三菱电机株式会社 液晶显示装置及其制造方法
KR20080095626A (ko) * 2007-04-25 2008-10-29 실리콘 디스플레이 (주) 이미지 센서가 내장된 디스플레이 장치 및 그 제조 방법
CN101359135A (zh) * 2007-08-03 2009-02-04 株式会社日立显示器 液晶显示装置
CN106932974A (zh) * 2017-03-14 2017-07-07 友达光电股份有限公司 像素结构

Also Published As

Publication number Publication date
CN110231739B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
TWI446079B (zh) 畫素結構及其驅動方法
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
JP4162890B2 (ja) 液晶表示装置
KR101348754B1 (ko) 액정 표시 장치
TW201830109A (zh) 畫素單元、畫素陣列結構與顯示面板
CN105549287B (zh) 像素结构及显示面板
US20140319527A1 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
CN107077807A (zh) 显示装置基板、显示装置基板的制造方法及使用其的显示装置
EP2587306A1 (en) Display panel and display device
US10197870B2 (en) Array substrate and display device
TWI690755B (zh) 畫素結構
EP2728403A1 (en) Array substrate and display device
TWI631402B (zh) 陣列基板與顯示面板
CN106444186A (zh) 显示装置
JP5608505B2 (ja) 液晶表示装置
US20160026051A1 (en) Liquid crystal display apparatus
TWI553877B (zh) 薄膜電晶體基板、顯示面板及顯示裝置
US9691788B2 (en) Display device
US6850304B2 (en) In-plane switching mode liquid crystal display with a compensation electrode structure and method of forming the same
US10175546B2 (en) Array substrate and manufacturing method thereof, and display device
JP6727952B2 (ja) 表示装置
CN1333295C (zh) 适用于广视角液晶显示器的像素结构
US10976843B2 (en) Array substrate and touch display device
CN110231739A (zh) 像素结构
US20240055440A1 (en) Array substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant