CN110223607B - 拼接单元及拼接面板 - Google Patents
拼接单元及拼接面板 Download PDFInfo
- Publication number
- CN110223607B CN110223607B CN201910511826.7A CN201910511826A CN110223607B CN 110223607 B CN110223607 B CN 110223607B CN 201910511826 A CN201910511826 A CN 201910511826A CN 110223607 B CN110223607 B CN 110223607B
- Authority
- CN
- China
- Prior art keywords
- unit
- splicing
- substrate
- panel
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 19
- 238000000034 method Methods 0.000 description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- -1 region Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种拼接单元,包括基材、电路单元以及多个发光单元。基材包括第一部,具有第一底面以及相对第一底面的第一顶面、以及第二部,具有第二底面以及相对于第二底面的第二顶面。第一部的第一底面与第二部的第二底面具有高度差。电路单元设置于第一顶面。发光单元设置于基材的第二部。于垂直基材的法线方向上,基材的第一部不重叠于基材的第二部,且电路单元不重叠发光单元。一种包括拼接单元的拼接面板亦被提出。
Description
技术领域
本发明是有关于一种拼接单元及拼接面板,且特别是有关于一种具有高度差的拼接单元及拼接面板。
背景技术
为满足使用者大面积显示各种共享资讯及综合资讯的需求。具有多个显示面板整合之拼接显示装置已广泛地应用于各领域。举例而言,拼接显示装置常见于公共信息显示领域(例如:大型广告、监控管理屏幕等)或私人信息显示领域(例如:手机等)。
一般而言,发光二极管显示面板包括多个发光二极管(light-emitting diode,LED),例如:微型发光二极管(micro-LEDs),以及驱动发光二极管的驱动电路。然而,随着解析度的需求提升,发光二极管的数量也随着提升,导致驱动电路占用更多显示面板的面积。因此,无法进一步增加发光二极管的密度,导致解析度无法更加地提升。
发明内容
本发明提供一种拼接单元及拼接面板,可以提升解析度以及显示品质。
本发明的拼接单元包括,基材、电路单元以及多个发光单元。基材包括第一部具有第一底面以及相对于第一底面的第一顶面,以及第二部具有第二底面以及相对于第二底面的第二顶面。第一部的第一底面与第二部的第二底面具有高度差。电路单元设置于第一顶面。发光单元设置于基材的第二部。于垂直基材的法线方向上,基材的第一部不重叠于基材的第二部,且电路单元不重叠发光单元。
本发明的拼接面板包括,多个拼接单元以及驱动电路板。每一拼接单元包括基材。基材包括第一部具有第一底面以及第二部具有第二底面。第一部的第一底面与第二部的第二底面具有高度差。拼接单元配置于驱动电路板上,且第一部位于第二部与驱动电路板之间。这些拼接单元包括至少一第一拼接单元以及至少一第二拼接单元。第一拼接单元的第二部与驱动电路板之间具有容置空间,且第二拼接单元的第一部位于容置空间。
基于上述,本发明一实施例的拼接单元及拼接面板,由于拼接单元于剖面上呈阶梯状,可将电路单元与发光单元设置于不同的水平面上,且相同拼接单元上的电路单元与发光单元不重叠。因此,在进行拼接的时候,拼接面板中相邻的第一拼接单元的发光单元可与第二拼接单元中的电路单元重叠。如此,不具有显示功能的电路单元可以位于第二部与驱动电路板之间的容置空间,而不会占用任何显示空间。在上述的设置下,第一拼接单元的第二部可以紧邻第二拼接单元第二部。藉此,可以增加发光单元于拼接面板上的整体密度,进而提升拼接面板的解析度及显示品质。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至图1J绘示为本发明一实施例的拼接单元的制造流程的剖面示意图。
图2绘示为本发明一实施例的拼接单元的上视示意图。
图3A绘示为本发明一实施例的拼接面板的上视示意图。
图3B绘示为图3A沿剖面线B-B’的拼接面板的剖面示意图。
图4绘示为本发明另一实施例的拼接面板的上视示意图。
其中,附图标记:
1、1A:拼接面板
10:拼接单元
10A:第一拼接单元
12:容置空间
20A、20B:第二拼接单元
30:驱动电路板
32:驱动元件
110:临时载板
120:牺牲层
130、130A、230A:基材
130’:光阻材料层
131:第一底面
132、132A、232A、232B:第一部
133:第一顶面
134、134A、234A:连接部
135:第二底面
136、136A、236A:第二部
137:第二顶面
138:连接部的侧壁
139:预置空间
140、140A、240A、240B:电路单元
141:电路单元的侧壁
142、142A、242A:外接垫
144、144A、244A:信号线
146、146A、246A:内接垫
150、150A、250A:发光单元
151、151A:出光面
160:保护层
160’:保护材料层
A-A’、B-B’:剖面线
D1:高度差
L:法线
T1:第一厚度
T2:第二厚度
具体实施方式
在附图中,为了清楚起见,放大了层、膜、面板、区域等的厚度。在整个说明书中,相同的附图标记表示相同的元件。应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件”上”或”连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为”直接在另一元件上”或”直接连接到”另一元件时,不存在中间元件。如本文所使用的,”连接”可以指物理及/或电性连接。再者,”电性连接”或”耦合”系可为二元件间存在其它元件。
应当理解,尽管术语”第一”、”第二”、”第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的”第一元件”、”部件”、”区域”、”层”或”部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
图1A至图1J绘示为本发明一实施例的拼接单元的制造流程的剖面示意图。图2绘示为本发明一实施例的拼接单元的上视示意图,图2为了方便说明及观察,仅示意性地绘示部分构件。请先参考图1J与图2,在本实施例中,拼接单元10包括基材130、电路单元140以及多个发光单元150。基材130包括第一部132具有第一底面131以及相对于第一底面131的第一顶面133,以及第二部136具有第二底面135以及相对于第二底面135的第二顶面137。电路单元140设置于第一顶面133。发光单元150设置于基材130的第二部136。以下将简单的说明拼接单元10的制造流程。
请参考图1A,首先提供一临时载板110。接着,在临时载板110上形成图案化的牺牲层120。在本实施例中,临时载板110的材质可以是玻璃、石英、有机聚合物、不透光/反射材料(例如:晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。牺牲层120的材质可以是无机材料,例如多晶硅(poly-silicon)或氧化硅、或其它可适用材料。在一些实施例中,图案化牺牲层120的方法例如为干式蚀刻或湿式蚀刻。以湿式蚀刻为例,包括选用氢氧化钾(KOH)或氢氧化纳(NaOH)做为蚀刻液对牺牲层120进行图案化,但本发明不以此为限。
接着,请参考图1B,将光阻材料层130’设置于临时载板110上,并覆盖牺牲层120。在本实施例中,光阻材料层130’的材质包括高分子材料或压克力系材料,但本发明不以此为限。
然后,请参考图1B及图1C,对光阻材料层130’进行图案化,以形成具有多个预置空间139的基材130。在本实施例中,形成基材130的方法包括黄光微影蚀刻制程,但本发明不以此为限。举例而言,可先通过具有预定图案的遮罩(未绘示),对光阻材料层130’进行蚀刻、半蚀刻或部分蚀刻,以将多个预置空间139形成于基材130中。具有预定图案的遮罩包括图案化的光阻图案、多灰阶掩膜(gray-tone mask)、或半色调掩膜(half-tone mask),但本发明不以此为限。
接着,请参考图1C及图1D,于这些预置空间130中,分别设置对应的电路单元140以及多个发光单元150。举例而言,于垂直基材130的法线L的方向上,图案化后的基材130包括重叠牺牲层120的第一部132、设置于临时载板110上且不重叠牺牲层120的第二部136以及连接第一部132至第二部136的连接部134。从另一角度来看,于平行临时载板110的长轴的方向上,连接部134位于第一部132与第二部136之间。
基材130的第一部132具有第一底面131以及相对第一底面131的第一顶面133。基材130的第二部136具有第二底面135以及相对第二底面135的第二顶面137。电路单元140设置第一部132中的预置空间139,且设置于第一顶面133上。电路单元140例如为驱动发光单元150的晶片(chip)或集成电路(integrated circuit,IC)。多个发光单元150设置于基材130的第二部136中的预置空间139。在本实施例中,发光单元150例如为发光二极管(light-emitting diode,LED),包括微型发光二极管(micro-LED)、次毫米发光二极管(mini-LED)以及量子点发光二极管(quantum dot)。设置发光单元150的方法包括:先将发光单元150形成于转置(transfer)载板上,再通过取放(pick and place)的制程,将发光单元150设置于第二部136中。在一些实施例中,发光单元150可以正装的方式设置于第二部136中。换句话说,发光单元150的电极(未绘示)靠近第二部136,而发光单元150的出光面151靠近第二底面135或实质上与第二底面135共平面,本发明不以此为限。
值得注意的是,于垂直基材130的法线L方向上,基材130的第一部132的第一底面131与第二部136的第二底面135之间具有高度差D1。举例而言,高度差D1为8微米至11微米。此外,基材130的第一部132不重叠基材130的第二部136,且电路单元140不重叠发光单元150。在上述的设置下,基材130于剖面上呈阶梯状。电路单元140与发光单元150可以分别设置在不同的水平面的第一部132及第二部136上。
接着,请参考图1E及图2,设置多条信号线144于基材130上。基于导电性的考量,信号线144一般是使用金属材料,但本发明不限于此。在其他实施例中,信号线144也可以使用其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层。形成信号线144的方法包括物理气相沉积法(physical vapor deposition,PVD)、化学气相沉积法(chemical vapor deposition,CVD)、电镀法、或其它合适的方法,本发明不以此为限。
信号线144分别自电路单元140沿着连接部134的侧壁138延伸至发光单元150。详细而言,电路单元140包括多个内接垫146(绘示于图2)与多个外接垫142。外接垫142与内接垫146可于形成信号线144的同时,形成于电路单元140上对应的引脚或凸块(未绘示),以电性连接至电路单元140。通过将信号线144连接至内接垫146及发光单元150,使电路单元140电性连接至发光单元150。如此,电路单元140的驱动信号可传递至发光单元150。外接垫142与信号线144电性隔离,以于后续步骤中电性连接至外部电子元件,例如:印刷电路板(printed circuit board,PCB)或薄膜覆晶封装(chip-on-film,COF)。
值得注意的是,于预先形成预置空间139(绘示于图1C)时,可使电路单元140的侧壁141与连接部134的侧壁138切齐。如此,于电路单元140的侧壁141及连接部134的侧壁138上的信号线144可以在齐平的面上延伸,而没有段差。因此,可以减少信号线144的断线的机率,提升整体于电性上的可靠性。在其他实施例中,连接部的侧壁可以向上延伸至电路单元上表面的平面。亦即,电路元件嵌入基材中,基材的侧壁平行于电路元件的侧壁。如此,信号线自电路元件的上表面直接延伸至连接部的侧壁上,并连接至发光单元。
然后,请参考图1F,设置保护材料层160’于基材130上。具体而言,保护材料层160’是整面地设置于基材130上,覆盖电路单元140、外接垫142、信号线144以及发光单元150。在本实施例中,保护材料层160’的材质例如为光阻材料,包括高分子材料或压克力系材料,但本发明不以此为限。
接着,请参考图1F及图1G,移除牺牲层120。移除牺牲层120的方法包括:通过蚀刻液(未绘示),将牺牲层120蚀去。蚀刻液包括选用氢氧化钾(KOH)、氢氧化纳(NaOH)或其它合适的碱性或酸性蚀刻液,本发明不以此为限。
然后,请参考图1G及图1H,对保护材料层160’进行蚀刻及磨平程序(未绘示),以形成保护层160并暴露出外接垫142。举例而言,可通过黄光微影蚀刻制程或化学机械平坦化制程(chemical-mechanical planarization,CMP),将第一部132上的保护材料层160’蚀去,以将保护层160设置于基材130的第一部132、连接部134以及第二部136上。保护层160覆盖部分的电路单元140以及发光单元150。
值得注意的是,保护层160于第一部132上具有第一厚度T1,于第二部136上具有第二厚度T2,且T2大于T1。在上述的设置下,第一部132上的保护层160可被薄化至不覆盖外接垫142,使外接垫142可电性连接至外部电子元件。第二部136上的保护层160则不会被薄化而具有足够的厚度,以保护所覆盖的信号线144以及发光单元150。此外,保护层160更可以做为支撑第二部136及位于第二部136的发光单元150的结构。如此,保护层160还可以提升拼接单元整体的结构强度及可靠性。
最后,请参考图1I及图1J,将基材130与发光单元150分离临时载板110,以完成拼接单元10的制作。在本实施例中,分离出拼接单元10的方法包括雷射剥离制程(laserlift-off)或机械式取下,但本发明不以此为限。
请参考图1J及图2。图1J绘示为图2沿剖面线A-A’的拼接单元的剖面示意图。于结构上,拼接单元10包括基材130、电路单元140以及多个发光单元150。基材130包括第一部132以及第二部136。电路单元140设置于第一部132的第一顶面133。发光单元150设置于第二部136。第一底面131与第二底面135具有高度差D1,且于垂直基材130的法线L方向上,基材130的第一部132不重叠于基材130的第二部136。电路单元140不重叠发光单元150。此外,连接部134连接第一部132至第二部136。电路单元140包括内接垫146及外接垫142。信号线142将内接垫146电性连接至发光单元150。
简言之,在上述的设置下,拼接单元10于剖面上呈阶梯状。电路单元140与发光单元150可以分别设置在不同的水平面的第一部132及第二部136上,且彼此不重叠。因此,在后续进行拼接的时候,相邻的两个拼接单元10中其中一个的电路单元140可与另一个的发光单元150重叠。如此,于同一水平面上,不同拼接单元10的发光单元150之间不会夹有电路单元140。藉此,可以降低相邻拼接单元10上的发光单元150之间的距离,减少电路单元140所占用的显示空间。
此外,电路单元140的侧壁141与连接部134的侧壁138切齐。因此,可以避免段差,减少信号线144的断线的机率,提升整体的可靠性。另外,保护层160除了可以保护发光单元150,更可以做为支撑第二部136的结构。如此,保护层160还可以提升拼接单元10整体的结构强度及可靠性。
下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,关于省略了相同技术内容的部分说明可参考前述实施例,下述实施例中不再重复赘述。
图3A绘示为本发明一实施例的拼接面板的上视示意图,图3A为了方便说明及观察,仅示意性地绘示部分构件。图3B绘示为图3A沿剖面线B-B’的拼接面板的剖面示意图。在此需先说明的是,图3A是拼接面板1的俯视示意图,为了清楚表示,部分于俯视上被覆盖的元件是以实线表示,其中位于两个拼接单元10A、20A重叠部分的元件是以虚线表示。
请参考图3A及图3B,在本实施例中,拼接面板1包括多个拼接单元10以及驱动电路板30。这些拼接单元10配置于驱动电路板30上。驱动电路板30例如是提供驱动信号的印刷电路板,用以提供影像信号,但本发明不以此为限。在一些实施例中,驱动电路板30上设置有驱动元件32,包括晶片或集成电路,但本发明不以此为限。在本实施例中,相邻的拼接单元10可以邻接以拼接出拼接面板1。
在本实施例中,这些拼接单元10包括至少一第一拼接单元10A以及至少一第二拼接单元20A。在本实施例中,拼接面板1是以两个相邻的第一拼接单元10A及第二拼接单元20A进行拼接,为例进行说明。然而,本发明不以此为限。在一些实施例中,拼接面板可以包括更多个第一拼接单元以及第二拼接单元进行拼接。
每一拼接单元10A、20A包括基材130A、230A。基材130A、230A包括第一部132A、232A以及第二部136A、236A。如图1J所示,第一部132具有第一底面131,第二部136具有第二底面135。第一底面131与第二底面135之间具有高度差D1。在本实施例中,是以第一部132A、232A接触驱动电路板30,而发光单元150的出光面151A朝远离驱动电路板30的方向设置。如此,出光面151A可以面向使用者(未绘示)。在上述的设置下,拼接单元10A、20A于剖面上呈阶梯状,因此电路单元140A、240A与发光单元150A、250A可以分别设置在不同的水平面的第一部132A、232A及第二部136A、236A上。在本实施例中,每一拼接单元10A、20A的第一部132A、232A位于第二部136A、236A与驱动电路板30之间。
此外,每一拼接单元10A、20A更包括电路单元140A、240A设置于第一部132A、232A、多个发光单元150A、250A设置于第二部136A、236A、连接部134A、234A分别连接第一部132A、232A至第二部136A、236A、以及多条信号线144A、244A分别将电路单元140A、240A电性连接至发光单元150A、250A。
在本实施例中,电路单元140A、240A更包括多个内接垫146A、246A与多个外接垫142A、242A。内接垫146A、246A分别电性连接至信号线144A、244A。第一部132A、232A接触驱动电路板30,且外接垫142A、242A电性连接至驱动电路板30上的端点(未绘示)。如此,驱动电路板30的驱动信号可以通过外接垫142A、242A传递至电路单元140A、240A。再通过信号线144A、244A将驱动信号传递至发光单元150A、250A。
值得注意的是,第一拼接单元10A的第二部136A与驱动电路板30之间具有容置空间12,且第二拼接单元20A的第一部132A位于容置空间12。举例而言,于垂直基材130A、230A的法线L方向上,第一拼接单元10A的部分第二部136A重叠第二拼接单元20A的第一部232A。如此,第一拼接单元10A的第二部136A中的发光单元150A重叠第二拼接单元20A的第一部232A中的电路单元240A。此外,第一拼接单元10A的第二部136A邻接第二拼接单元20A的第二部236A。在上述的设置下,不具有显示功能的电路单元240A可以重叠发光单元150A,且位于第二部136A与驱动电路板30之间的容置空间12。因此,电路单元240A不会占用任何显示空间。如此,于同一水平面上,第一拼接单元10A的发光单元150A与第二拼接单元20A的发光单元250A之间不会夹有电路单元140A、240A。藉此,可以降低相邻拼接单元10A、20A上的发光单元150A、250A之间的距离,减少电路单元140A、240A所占用的显示空间,增加发光单元150A、250A的整体密度,进而提升拼接面板1的解析度及显示品质。
简言之,由于拼接单元10A、20A于剖面上呈阶梯状,可将电路单元140A、240A与发光单元150A、250A设置于不同的水平面上。因此,在进行拼接的时候,相邻的第一拼接单元10A的发光单元150A可与第二拼接单元20A中的电路单元240A重叠。如此,不具有显示功能的电路单元240A可以位于第二部136A与驱动电路板30之间的容置空间12,而不会占用任何显示空间。在上述的设置下,第一拼接单元10A的第二部136A可以紧邻第二拼接单元20A第二部236A,可以增加发光单元150A、250A于拼接面板1上的整体密度,进而提升拼接面板1的解析度及显示品质。
图4绘示为本发明另一实施例的拼接面板的上视示意图,图4为了方便说明及观察,仅示意性地绘示部分构件。在此需先说明的是,图4是拼接面板1A的俯视示意图,为了清楚表示,部分于俯视上被覆盖的元件是以实线表示,其中位于拼接单元10A、20A、20B重叠部分的元件是以虚线表示。请参考图4及图3A,本实施例的拼接面板1A与图3A的拼接面板1相似,主要的差异在于:第二拼接单元20A、20B为多个。如图4所示,设置于驱动电路板30上的第一拼接单元10A的第二部136A,重叠靠近驱动电路板30上侧的第二拼接单元20A的第一部232A的部分、以及靠近驱动电路板30下侧的第二拼接单元20B的第一部232B的部分。换句话说,第二部136A中的发光单元150A可以重叠第一部232A、232B上的电路单元240A、240B的部分。因此,第二拼接单元20A、20B的第一部232A、232B的部分可以位于对应的容置空间(绘示于图3B)。在上述的设置下,拼接单元10A、20A、20B可依据使用者的需求,调整不同拼接单元10A、20A、20B重叠的位置、或每一第一拼接单元10A对应的第二拼接单元20A、20B的数量。因此,这些拼接单元的拼接方法可以更有弹性,能提升拼接面板1A的品质,更可获致与上述实施例类似的技术功效。
综上所述,本发明一实施例的拼接单元及拼接面板,由于拼接单元于剖面上呈阶梯状,可将电路单元与发光单元设置于不同的水平面上,且相同拼接单元上的电路单元与发光单元不重叠。因此,在进行拼接的时候,拼接面板中相邻的第一拼接单元的发光单元可与第二拼接单元中的电路单元重叠。如此,不具有显示功能的电路单元可以位于第二部与驱动电路板之间的容置空间,而不会占用任何显示空间。在上述的设置下,第一拼接单元的第二部可以紧邻第二拼接单元的第二部。藉此,可以增加发光单元于拼接面板上的整体密度,进而提升拼接面板的解析度及显示品质。另外,连接第一部至第二部的连接部的侧壁与电路单元的侧壁切齐,因此可以减少信号线的断线机率,提升整体于电性上的可靠性。此外,拼接单元更包括保护层,且第一部上的保护层的第一厚度可以暴露外接垫以电性连接驱动电路板,而第二部上的保护层的第二厚度除了可以保护发光单元,更可以支撑第二部及发光单元,提升拼接单元及拼接面板的结构强度及可靠性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (9)
1.一种拼接面板,其特征在于,包括:
多个拼接单元,每一拼接单元包括:
一基材包括一第一部具有一第一底面以及一第二部具有一第二底面,该第一部的该第一底面与该第二部的该第二底面具有一高度差;以及
一驱动电路板,该多个拼接单元配置于该驱动电路板上,且该第一部位于该第二部与该驱动电路板之间,
其中该多个拼接单元包括至少一第一拼接单元以及至少一第二拼接单元,
其中该第一拼接单元的该第二部与该驱动电路板之间具有一容置空间,且该第二拼接单元的该第一部位于该容置空间。
2.如权利要求1所述的拼接面板,其特征在于,于垂直该基材的一法线方向上,该第一拼接单元的该第二部重叠该第二拼接单元的该第一部,且该第一拼接单元的该第二部邻接该第二拼接单元的该第二部。
3.如权利要求1所述的拼接面板,其特征在于,每一该拼接单元更包括:
一电路单元,设置于该第一部;
多个发光单元,设置于该第二部;
一连接部,该连接部连接该第一部至该第二部;以及
多条信号线设置于该基材上,将该电路单元电性连接至该多个发光单元。
4.如权利要求3所述的拼接面板,其特征在于,该电路单元包括多个内接垫与多个外接垫,该多个内接垫电性连接至该多条信号线,且该多个外接垫电性连接至该驱动电路板。
5.如权利要求3所述的拼接面板,其特征在于,于垂直该基材的一法线方向上,该第一拼接单元的该第二部的多个发光单元重叠该第二拼接单元的该第一部的该电路单元。
6.如权利要求1所述的拼接面板,其特征在于,该至少一第二拼接单元为多个,且于垂直该基材的一法线方向上,该第一拼接单元的该第二部重叠该至少一第二拼接单元的该第一部的部分。
7.如权利要求3所述的拼接面板,其特征在于,该电路单元的侧壁与该连接部的侧壁切齐。
8.如权利要求7所述的拼接面板,其特征在于,该些信号线分别自该电路单元沿着该连接部的侧壁延伸,将该电路单元电性连接至该多个发光单元。
9.如权利要求3所述的拼接面板,其特征在于,更包括:
一保护层,设置于该基材的该第一部、该连接部以及该第二部上,并覆盖部分该电路单元以及该多个发光单元,
其中该保护层于该第一部上具有一第一厚度T1,于该第二部上具有一第二厚度T2,T2大于T1。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107141830 | 2018-11-23 | ||
TW107141830A TWI712169B (zh) | 2018-11-23 | 2018-11-23 | 拼接單元及拼接面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110223607A CN110223607A (zh) | 2019-09-10 |
CN110223607B true CN110223607B (zh) | 2021-04-16 |
Family
ID=67816909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910511826.7A Active CN110223607B (zh) | 2018-11-23 | 2019-06-13 | 拼接单元及拼接面板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11011598B2 (zh) |
CN (1) | CN110223607B (zh) |
SG (1) | SG10201910854XA (zh) |
TW (1) | TWI712169B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI726427B (zh) * | 2019-09-27 | 2021-05-01 | 友達光電股份有限公司 | 元件基板 |
CN111627342A (zh) * | 2020-06-18 | 2020-09-04 | 上海天马微电子有限公司 | 发光面板、拼接式面板组件、背光模组及显示装置 |
CN111951697B (zh) * | 2020-08-10 | 2022-02-01 | Tcl华星光电技术有限公司 | 拼接显示屏 |
KR20220049643A (ko) * | 2020-10-14 | 2022-04-22 | 삼성디스플레이 주식회사 | 타일형 표시 장치 |
CN114973977B (zh) * | 2021-02-24 | 2024-05-17 | 常州明耀半导体科技有限公司 | 一种拼接式led透明屏 |
CN113421878B (zh) * | 2021-06-22 | 2023-07-25 | 成都辰显光电有限公司 | 显示面板、显示模组、显示装置及成型方法 |
CN113257963A (zh) * | 2021-07-07 | 2021-08-13 | 苏州芯聚半导体有限公司 | 微led芯片结构、制作方法及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201227945A (en) * | 2010-12-24 | 2012-07-01 | Au Optronics Corp | Pixel structure of active matrix organic electroluminescent display panel and method of making the same |
WO2014135847A2 (en) * | 2013-03-07 | 2014-09-12 | Plastic Logic Limited | Tiled displays |
CN104392670A (zh) * | 2014-12-10 | 2015-03-04 | 京东方科技集团股份有限公司 | 单元显示屏、拼接显示屏及显示装置 |
CN106097902A (zh) * | 2016-04-22 | 2016-11-09 | 友达光电股份有限公司 | 一种显示装置及拼接显示装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4619186B2 (ja) * | 2005-04-19 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
CN101546702B (zh) * | 2009-05-18 | 2010-08-11 | 友达光电股份有限公司 | 等离子体处理装置及其绝缘盖板 |
CN202584602U (zh) * | 2012-02-07 | 2012-12-05 | 山东翔里光电科技有限公司 | 少缝隙易封装全彩显示屏 |
CN102637388B (zh) * | 2012-04-28 | 2013-12-25 | 广东威创视讯科技股份有限公司 | 一种无缝拼接显示屏 |
CN102819987B (zh) * | 2012-08-24 | 2014-12-17 | 西藏贝珠亚电子科技有限公司 | 一种oled无缝拼接显示屏及拼接方法 |
CN102832230B (zh) * | 2012-09-11 | 2015-09-02 | 广东威创视讯科技股份有限公司 | 一种oled显示模块及带该oled显示模块的oled拼接显示屏 |
JP6561399B2 (ja) * | 2013-11-20 | 2019-08-21 | 株式会社Joled | 表示装置、およびその製造方法 |
US9698308B2 (en) | 2014-06-18 | 2017-07-04 | X-Celeprint Limited | Micro assembled LED displays and lighting elements |
US9799719B2 (en) | 2014-09-25 | 2017-10-24 | X-Celeprint Limited | Active-matrix touchscreen |
CN104361865B (zh) * | 2014-12-02 | 2017-07-18 | 广东威创视讯科技股份有限公司 | 一种led拼接屏驱动结构 |
US9478583B2 (en) | 2014-12-08 | 2016-10-25 | Apple Inc. | Wearable display having an array of LEDs on a conformable silicon substrate |
US9845236B2 (en) * | 2015-03-12 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Monolithic MEMS platform for integrated pressure, temperature, and gas sensor |
WO2017156502A1 (en) * | 2016-03-10 | 2017-09-14 | Carnegie Mellon University | Integrated electronic device with flexible and stretchable substrate |
CN106783920B (zh) * | 2016-12-21 | 2019-10-25 | 深圳市华星光电技术有限公司 | 基于柔性oled的显示面板、无缝拼接显示装置及其制作方法 |
CN207233308U (zh) * | 2017-04-21 | 2018-04-13 | 上海鼎晖科技股份有限公司 | 一种阶梯状led数码显示元件 |
TWI646511B (zh) * | 2017-09-19 | 2019-01-01 | 友達光電股份有限公司 | 拼接顯示裝置 |
CN108107978A (zh) * | 2017-12-20 | 2018-06-01 | 李克法 | 多屏一体拼接单元、拼接显示装置和单元电子设备 |
TWI662334B (zh) | 2018-02-06 | 2019-06-11 | 友達光電股份有限公司 | 顯示模組與顯示裝置 |
-
2018
- 2018-11-23 TW TW107141830A patent/TWI712169B/zh active
-
2019
- 2019-06-13 CN CN201910511826.7A patent/CN110223607B/zh active Active
- 2019-06-28 US US16/455,776 patent/US11011598B2/en active Active
- 2019-11-19 SG SG10201910854XA patent/SG10201910854XA/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201227945A (en) * | 2010-12-24 | 2012-07-01 | Au Optronics Corp | Pixel structure of active matrix organic electroluminescent display panel and method of making the same |
WO2014135847A2 (en) * | 2013-03-07 | 2014-09-12 | Plastic Logic Limited | Tiled displays |
CN104392670A (zh) * | 2014-12-10 | 2015-03-04 | 京东方科技集团股份有限公司 | 单元显示屏、拼接显示屏及显示装置 |
CN106097902A (zh) * | 2016-04-22 | 2016-11-09 | 友达光电股份有限公司 | 一种显示装置及拼接显示装置 |
Also Published As
Publication number | Publication date |
---|---|
SG10201910854XA (en) | 2020-06-29 |
TWI712169B (zh) | 2020-12-01 |
US20200168697A1 (en) | 2020-05-28 |
TW202021115A (zh) | 2020-06-01 |
US11011598B2 (en) | 2021-05-18 |
CN110223607A (zh) | 2019-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110223607B (zh) | 拼接单元及拼接面板 | |
CN109545828B (zh) | 拼接用显示面板及其制造方法 | |
CN108597377B (zh) | 显示模块与显示装置 | |
CN110970484B (zh) | 显示基板及显示装置 | |
CN113424323B (zh) | 显示基板、显示面板及拼接屏 | |
US11798958B2 (en) | Driving backplane, manufacturing method thereof, and display apparatus | |
KR100579184B1 (ko) | 유기전계발광표시장치 | |
CN111524927B (zh) | 驱动基板及其制备方法和显示装置 | |
CN105355624A (zh) | 发光器件封装 | |
CN109300932B (zh) | Led显示器及其制作方法 | |
CN212625587U (zh) | 显示基板和显示装置 | |
CN114127942A (zh) | 利用微型led的显示装置以及其制造方法 | |
CN113658518A (zh) | 显示面板及其制备方法、显示装置 | |
TWI712844B (zh) | 元件基板及其製造方法 | |
KR100759896B1 (ko) | 적어도 하나의 발광소자가 장착된 백라이트 모듈 및 그제작 방법 | |
US20220005774A1 (en) | Microdevice cartridge structure | |
KR20180062096A (ko) | 유기 발광 표시 장치 | |
CN114093241B (zh) | 驱动背板及其制作方法、显示装置 | |
CN110277422B (zh) | 电子装置及其制备方法 | |
CN114114762B (zh) | 显示基板及其制作方法、显示装置 | |
CN113990884A (zh) | 驱动基板及其制备方法和显示装置 | |
CN115224072A (zh) | 显示面板及其显示装置 | |
EP3944347A1 (en) | Electronic substrate and electronic device | |
CN113540196B (zh) | 一种可拉伸显示基板及显示装置 | |
CN113258015B (zh) | 一种显示面板及其制备方法、显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |