CN110221644B - 一种芯片及其外置rset电阻开路监测电路 - Google Patents

Abstract

本发明提供一种芯片的外置RSET电阻开路监测电路，将小于预设值的电流作为检测电流，由于小于预设值的电流对输入偏置电流的影响很小，所以本发明可以在芯片的整个运行过程中，通过检测电流注入支路将检测电流输出至芯片的偏置端口，再通过电压检测支路检测偏置端口的电压或运算放大器的输出端电压，进一步再通过逻辑判断支路对偏置端口的电压或运算放大器的输出端电压进行判断，若偏置端口的电压为高电平或运算放大器的输出端电压为低电平，则输出偏置端口外部悬空的监测结果；因而，解决了现有技术中不能在芯片处于正常运行状态时，对芯片偏置端口是否处于悬空状态进行判断和监测的问题。

Description

一种芯片及其外置RSET电阻开路监测电路

技术领域

本发明涉及电路保护技术领域，尤其涉及一种芯片及其外置RSET电阻开路监测电路。

背景技术

通常情况下，采用在芯片外置RSET电阻的方法，实现客户对方便调节输入偏置电流IBIAS的要求。采用此方法后，客户可以通过调节外置的RSET电阻的阻值，来调节输入偏置电流IBIAS，操作十分方便。

但是，此种调节输入偏置电流IBIAS的方法，存在因虚焊或RSET电阻开路损坏造成的芯片连接RSET电阻的端口悬空的问题，当芯片连接RSET电阻的端口悬空时，则整个芯片无法正常工作且很难判断出现故障的原因。所以，目前通过向芯片的偏置电路和RSET电阻输送检测电流，对芯片连接RSET电阻的端口是否处于悬空状态进行判断和监测，其中，芯片连接RSET电阻的端口为芯片的偏置端口。

但是，该方法只能在芯片启动后的短暂时间内，对偏置端口外部是否处于悬空状态进行判断和监测，而在芯片处于正常运行状态时，则此方法无法对偏置端口外部是否处于悬空状态进行判断和监测。

发明内容

有鉴于此，本发明实施例提供芯片及其外置RSET电阻开路监测电路，以解决在芯片处于正常运行状态时，无法对偏置端口是否处于悬空状态进行判断和监测的问题。

为实现上述目的，本发明实施例提供如下技术方案：

本发明一方面提供一种芯片的外置RSET电阻开路监测电路，包括：检测电流注入支路、电压检测支路和逻辑判断支路；其中：

所述检测电流注入支路、所述电压检测支路和所述逻辑判断支路均设置于芯片内部；

所述检测电流注入支路的输出端、所述芯片中偏置电路的输出端以及所述芯片中运算放大器的反相输入端相连，连接点作为所述芯片的偏置端口，所述偏置端口用于通过外置的RSET电阻接地；

所述检测电流注入支路用于输出检测电流至所述偏置端口，所述检测电流小于预设值；

所述电压检测支路的输入端与所述偏置端口或者所述运算放大器的输出端相连；所述电压检测支路用于检测所述偏置端口的电压或者所述运算放大器的输出端电压；

所述逻辑判断支路的输入端与所述电压检测支路的输出端相连，所述逻辑判断支路用于对所述偏置端口的电压或者所述运算放大器的输出端电压进行判断，并在所述偏置端口的电压为高电平或者所述运算放大器的输出端电压为低电平时，生成所述偏置端口外部悬空的监测结果。

可选的，所述检测电流注入支路包括第一电流源；所述第一电流源的输出端为所述检测电流注入支路的输出端，所述第一电流源的输入端为所述检测电流注入支路的输入端。

可选的，所述预设值小于1μA。

可选的，还包括下拉电流引出支路，用于从所述偏置电路中引出一个下拉电流，所述下拉电流小于等于所述检测电流；所述下拉电流引出支路的输出端接地，所述下拉电流引出支路的输入端与所述偏置电路的输入端相连。

可选的，所述下拉电流等于所述检测电流。

可选的，所述下拉电流引出支路包括第二电流源；所述第二电流源的输出端为所述下拉电流引出支路的输出端，所述第二电流源的输入端为所述下拉电流引出支路的输入端。

本发明另一方面提供一种芯片，包括：偏置电路、运算放大器以及如上述任一所述的芯片的外置RSET电阻开路监测电路；其中：

所述运算放大器的同相输入端接收基准电压；

所述运算放大器的反相输入端与所述偏置电路的输出端相连；

所述运算放大器的输出端与所述偏置电路的控制端相连；

所述芯片的偏置端口外接一个接地的RSET电阻。

相对于现有技术，本发明将小于预设值的电流作为检测电流，由于小于预设值的电流对输入偏置电流的影响很小，所以本发明可以在芯片的整个运行过程中，通过检测电流注入支路将检测电流输出至芯片的偏置端口，再通过电压检测支路检测偏置端口的电压或运算放大器的输出端电压，进一步再通过逻辑判断支路对偏置端口的电压或运算放大器的输出端电压进行判断，若偏置端口的电压为高电平或运算放大器的输出端电压为低电平，则输出偏置端口外部悬空的监测结果；因而，解决了现有技术中不能在芯片处于正常运行状态时，对芯片偏置端口是否处于外部悬空状态进行判断和监测的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明现有技术中的芯片的示意图；

图2为本发明现有技术中的监测电路的示意图；

图3为本发明实施例提供的芯片的外置RSET电阻开路监测电路；

图4为本发明另一实施例提供的一种芯片及芯片的外置RSET电阻开路监测电路。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

现有技术，为了能够方便的调节输入偏置电流，通常需要在芯片的偏置端口处外接一个RSET芯片，具体结构如图1。

其中，芯片包括一个运算放大器AMP，其同相输入端接收基准电压VREF，其输出端与偏置电路(包括开关管M)的控制端相连，其反相输入端与偏置电路的输出端相连，连接点A与芯片的偏置端口相连，即偏置端口是连接点A对芯片外部的具体表现形式；偏置电路的输入端接收输入偏置电流；偏置端口通过外置的RSET电阻接地。

由于运算放大器AMP的输出端通过偏置电路与其反相输入端构成负反馈，所以使得芯片的偏置端口的电压等于基准电压VREF，进而输入偏置电流IBIAS＝VREF/RSET。

但是，当芯片外接的RSET电阻处于悬空状态时，即RSET电阻与芯片处于开路，则RSET电阻为无穷大，输入偏置电流IBIAS几乎为零，为了能够及时判断和监测芯片的偏置端口是否处于外部悬空状态，现有技术通常采用向偏置端口输出检测电流IOPEN的方式，具体结构如图2。

将检测电流IOPEN输出至芯片内的连接点A之后，检测并判断偏置端口的电压或运算放大器的输出端电压，若偏置端口的电压为高电平，或者，运算放大器的输出端电压为低电平，则说明芯片的偏置端口处于外部悬空状态，否则，未处于外部悬空状态。

但是，此方式需要在一段时间后，通常几十微秒后，停止向偏置端口输出检测电流IOPEN，以避免对输入偏置电流IBIAS造成影响，因此，现有技术无法在芯片处于正常运行状态时对偏置端口是否处于悬空状态进行判断和监测。

为了解决在芯片处于正常运行状态时，无法对偏置端口是否处于悬空状态进行判断和监测的问题，本发明实施例提供一种芯片的外置RSET电阻开路监测电路，如图3，其具体结构包括：检测电流注入支路110、电压检测支路120和逻辑判断支路130。

其中，RSET电阻设置于芯片外部，其一端接地，其另一端与芯片的偏置端口相连。

而检测电流注入支路110、电压检测支路120和逻辑判断支路130均设置于芯片内部。

其中，检测电流注入支路110的输出端、芯片内部中的偏置电路(包括开关管M)的输出端以及芯片中运算放大器AMP的反相输入端均相连，连接点A作为芯片的偏置端口，电路实现上具体是将连接点A通过连接线以端口的形式引出至芯片边缘，即偏置端口是连接点A对芯片外部的具体表现形式，进而，检测电流注入支路110通过其输出端将检测电流IOPEN输出至偏置端口，并且检测电流IOPEN小于预设值。

可选的，预设值小于1μA，其中，预设值小于1μA是为了降低检测电流IOPEN对偏置电路中的输入偏置电流IBIAS的影响，若芯片对输入偏置电流IBIAS的精度要求更高，则预设值需要设置的更低，以此提高输入偏置电流IBIAS的精度；因而预设值的确定是根据芯片对输入偏置电流IBIAS的精度要求进行确定的；但是，若检测电流IOPEN过小，会出现监测结果错误的情况，因而，预设值通常在几十或几百纳安即可。

其中，电压检测支路120的输入端与偏置端口或者运算放大器的输出端相连(图3中以与偏置端口相连为例进行展示)，用于检测偏置端口的电压或者预算放大器的输出端电压。

逻辑判断支路130的输入端与电压检测支路120的输出端相连，进而使逻辑判断支路130对偏置端口的电压或者运算放大器AMP的输出端电压进行判断；若偏置端口的电压为高电平或运算放大器AMP的输出端电压为低电平，则逻辑判断支路130生成偏置端口外部悬空的监测结果，并通过其输出端进行输出；否则，逻辑判断支路130通过其输出端输出偏置端外部未悬空的监测结果或者无输出。

需要说明的是，在本实施例中，虽然在芯片整个运行过程中都输出检测电流IOPEN至偏置端口，即此时输入偏置电流IBIAS＝VREF/RSET-IOPEN，但是由于检测电流IOPEN小于预设值，而预设值又小于1μA，即检测电流IOPEN对输入偏置电流IBIAS的影响很小，所以输入偏置电流IBIAS≈VREF/RSET。

与现有技术相比，本发明将小于预设值的电流作为检测电流，由于小于预设值的电流对输入偏置电流IBIAS的影响很小，所以本发明可以在芯片的整个运行过程中，通过检测电流注入支路110将检测电流输出至芯片的偏置端口，再通过电压检测支路120检测偏置端口的电压或运算放大器的输出端电压，进一步再通过逻辑判断支路130对偏置端口的电压或运算放大器的输出端电压进行判断，若偏置端口的电压为高电平或运算放大器的输出端电压为低电平，则输出偏置端口外部悬空的监测结果；因而，解决了现有技术中不能在芯片处于正常运行状态时，对芯片偏置端口是否处于外部悬空状态进行判断和监测的问题。

在实际应用中，检测电流注入支路110的一种实施方式，如图3，具体结构包括：第一电流源111；其中，第一电流源111的输出端为检测电流注入支路110的输出端，其输入端为检测电流注入支路110的输入端，用于提供本发明的监测电路在对RSET电阻连接状态进行实时检测时所需的检测电流IOPEN。

需要说明的是，在实际应用中，检测电流IOPEN不仅可以由电流源提供，也可以由其他的芯片或电路提供，此处不做具体限定，视其具体应用环境而定，均在本申请的保护范围内。

当对输入偏置电流IBIAS的精度要求低时，上述实施例中将小于预设值的电流作为检测电流IOPEN输出至偏置端口，对偏置端口是否处于悬空状态进行检测的方式是可以满足要求的，但当对输入偏置电流IBIAS的精度要求较高时，上述实施例中的方式不再适用，因此，本发明另一实施例提供一种芯片的外置RSET电阻开路监测电路，如图4，在上述实施例和图3的基础上，还包括：下拉电流引出支路140。

其中，下拉电流引出支路140的输出端接地，其输入端与偏置电路的输入端相连，进而下拉电流引出支路140从偏置电路中引出一个下拉电流IOPEN_offset，并且，引出的下拉电流IOPEN_offset小于等于检测电流IOPEN。

需要说明的是，此时，输入偏置电流IBIAS＝VREF/RSET-IOPEN+IOPEN_offset，因为IOPEN_offset≦IOPEN，所以在检测电流IOPEN与上述实施例相同的前提下，本实施例中的输入偏置电流IBIAS更加接近于VREF/RSET，即真实的输入偏置电流。

本实施例通过在偏置电路的输入端并联下拉电流引出支路140，使得输入偏置电流IBIAS在相同的检测电流下更接近于真实的输入偏置电流，即提高了输入偏置电流IBIAS的精度；并且，由于下拉电流引出支路140的输入端始终存在下拉电流IOPEN_offset，所以输入偏置电流IBIAS不会为零，能有效确保芯片不会处于不确定状态。

进一步，当下拉电流IOPEN_offset等于检测电流IOPEN时，输入偏置电流IBIAS＝VREF/RSET-IOPEN+IOPEN_offset＝VREF/RSET，与真实的输入偏置电流相同。

在实际应用中，下拉电流引出支路140的一种实施方式，如图4，具体结构包括：第二电流源141；其中，第二电流源141的输出端为下拉电流引出支路140的输出端，其输入端为下拉电流引出支路140的输入端。

需要说明的是，在实际应用中，下拉电流IOPEN_offset不仅可以由电流源提供，也可以由其他的芯片或电路提供，此处不做具体限定，视其具体应用环境而定，均在本申请的保护范围内。

本发明另一实施例中提供一种芯片，如图4，具体结构包括：偏置电路210、运算放大器AMP以及上述实施例提供的芯片的外置RSET电阻开路监测电路220。

其中，运算放大器AMP的同相输入端接收基准电压VREF，反相输入端与偏置电路210的输出端相连，输出端与偏置电路210的控制端相连。

芯片的偏置端口外接一个接地的RSET电阻。

与现有技术相比，本实施例提供芯片可以在芯片的整个运行过程中对偏置端口是否处于外部悬空进行监测，可以及时发现芯片偏置端口处于外部悬空状态，降低工作人员查找芯片故障原因的工作量。

本发明中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种芯片的外置RSET电阻开路监测电路，其特征在于，包括：检测电流注入支路、电压检测支路和逻辑判断支路；其中：

所述检测电流注入支路、所述电压检测支路和所述逻辑判断支路均设置于芯片内部；

所述检测电流注入支路的输出端、所述芯片中偏置电路的输出端以及所述芯片中运算放大器的反相输入端相连，连接点作为所述芯片的偏置端口，所述偏置端口用于通过外置的RSET电阻接地；

所述检测电流注入支路用于输出检测电流至所述偏置端口，所述检测电流小于预设值；

所述电压检测支路的输入端与所述偏置端口或者所述运算放大器的输出端相连；所述电压检测支路用于检测所述偏置端口的电压或者所述运算放大器的输出端电压；

所述逻辑判断支路的输入端与所述电压检测支路的输出端相连，所述逻辑判断支路用于对所述偏置端口的电压或者所述运算放大器的输出端电压进行判断，并在所述偏置端口的电压为高电平或者所述运算放大器的输出端电压为低电平时，生成所述偏置端口外部悬空的监测结果；

下拉电流引出支路，用于从所述偏置电路中引出一个下拉电流，所述下拉电流小于等于所述检测电流；所述下拉电流引出支路的输出端接地，所述下拉电流引出支路的输入端与所述偏置电路的输入端相连。

2.根据权利要求1所述的芯片的外置RSET电阻开路监测电路，其特征在于，所述检测电流注入支路包括第一电流源；所述第一电流源的输出端为所述检测电流注入支路的输出端，所述第一电流源的输入端为所述检测电流注入支路的输入端。

3.根据权利要求1或2所述的芯片的外置RSET电阻开路监测电路，其特征在于，所述预设值小于1μA。

4.根据权利要求1所述的芯片的外置RSET电阻开路监测电路，其特征在于，所述下拉电流等于所述检测电流。

5.根据权利要求1所述的芯片的外置RSET电阻开路监测电路，其特征在于，所述下拉电流引出支路包括第二电流源；所述第二电流源的输出端为所述下拉电流引出支路的输出端，所述第二电流源的输入端为所述下拉电流引出支路的输入端。

6.一种芯片，其特征在于，包括：偏置电路、运算放大器以及如权利要求1-5任一所述的芯片的外置RSET电阻开路监测电路；其中：

所述运算放大器的同相输入端接收基准电压；

所述运算放大器的反相输入端与所述偏置电路的输出端相连；

所述运算放大器的输出端与所述偏置电路的控制端相连；

所述芯片的偏置端口外接一个接地的RSET电阻。

Images