CN110213907A - 一种在印刷电路板上进行埋容的工艺以及埋容电路板 - Google Patents

一种在印刷电路板上进行埋容的工艺以及埋容电路板 Download PDF

Info

Publication number
CN110213907A
CN110213907A CN201910595056.9A CN201910595056A CN110213907A CN 110213907 A CN110213907 A CN 110213907A CN 201910595056 A CN201910595056 A CN 201910595056A CN 110213907 A CN110213907 A CN 110213907A
Authority
CN
China
Prior art keywords
capacitor
buried capacitor
printed circuit
technique
carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910595056.9A
Other languages
English (en)
Inventor
黄大兴
金新
李大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd
Original Assignee
AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd filed Critical AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd
Priority to CN201910595056.9A priority Critical patent/CN110213907A/zh
Publication of CN110213907A publication Critical patent/CN110213907A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种在印刷电路板上进行埋容的工艺以及埋容电路板，其在占用电路板表面面积较小的情况下，实现较大容量埋容设计，包括以下步骤：基底薄膜材料开料；在基底薄膜材料上涂覆陶瓷胚料；在陶瓷胚料上需要制作电容的位置处涂覆导电浆料；重复进行步骤S2和步骤S3以反复涂覆陶瓷胚料和导电浆料；烧结步骤S4得到的中间产物；剥离基底薄膜材料；在步骤S6得到的中间产物上压合PCB所需的增层；在步骤S7得到中间产物的导电浆料位置处钻孔，然后进行孔壁金属化制程使得电容的电极导通到最外层；制作外层线路，形成电容的电极。

Description

一种在印刷电路板上进行埋容的工艺以及埋容电路板
技术领域
本发明涉及印刷电路板技术领域，具体为一种在印刷电路板上进行埋容的工艺以及埋容电路板。
背景技术
由于当今电子产品向短小轻薄的方向发展，对于作为元器件母板——PCB的密度要求也越来越高。被动元件埋入化技术可以大大减小器件数量同时，也提高了电磁性能。而埋入式电容是被动元件中应用最为广泛的一种。将电容元件内置于基板内部的埋入式电容技术是电子***小型化的一种重要的解决方案。它通常被用于麦克风和可穿戴电子产品中，起到滤波、定时、解耦以及电能量存储的作用。它的主要优点是可以提高电子***的稳定性和可靠性，降低产品的成本和缩小产品的物理尺寸。
电容在所有无源器件中所占的比例高达60％，国外已经有多家公司开发了埋容材料，如3M、DuPont、Ohmega等，国内鲜有自主开发的相关产品，埋容材料的开发具有广阔的经济前景。
公开号为CN105392302A的中国发明专利公开了一种埋容电路板的制备方法，然而其制作得到的电容为单层电容，电容的电容值较小，无法满足大电容的需求。
发明内容
针对上述问题，本发明提供了一种在印刷电路板上进行埋容的工艺以及埋容电路板，其在占用电路板表面面积较小的情况下，实现较大容量埋容设计。
其技术方案是这样的：一种在印刷电路板上进行埋容的工艺,其特征在于，包括以下步骤：
步骤S1：基底薄膜材料开料；
步骤S2：在基底薄膜材料上涂覆陶瓷胚料；
步骤S3：在陶瓷胚料上需要制作电容的位置处涂覆导电浆料；
步骤S4：重复进行步骤S2和步骤S3以反复涂覆陶瓷胚料和导电浆料；
步骤S5：烧结步骤S4得到的中间产物；
步骤S6：剥离基底薄膜材料；
步骤S7：在步骤S6得到的中间产物上压合PCB所需的增层；
步骤S8：在步骤S7得到中间产物的导电浆料位置处钻孔，然后进行孔壁金属化制程使得电容的电极导通到最外层；
步骤S9：制作外层线路，形成电容的电极。
进一步的，所述陶瓷胚料包括陶瓷粉、粘合剂以及溶剂。
进一步的，所述陶瓷粉为钛酸钡、钛酸锶、钛酸锶钡、氧化铝、二氧化硅、二氧化钛、钙钛酸钡中的任意一种或至少两种的混合物。
进一步的，所述陶瓷胚料采用丝印、喷印、沉积、流延中的任意一种工艺涂覆。
进一步的，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.1um-25um之间。
进一步的，所述导电浆料包括导电颗粒、溶剂、粘合剂、分散剂。
进一步的，所述导电颗粒包括金属颗粒、碳粉、改性导电粉末，所述金属颗粒包括金粉，银粉，铜粉，银铜合金的任意一种或至少两种的混合物，所述碳粉包括石墨、碳纳米材料的任意一种或两种的混合物。
进一步的，在每次涂覆导电浆料时，控制导电浆料的厚度在0.1um-25um之间。
进一步的，在步骤S5进行烧结时候，控制烧结温度在800℃以上，烧结时间48h以上。
进一步的，增层的材料包括FR4、FR5、BT、RCC中的任意一种。
进一步的，所述导电浆料的图形为任意规则形状或不规则形状。
一种埋容电路板，其特征在于：采用上述的在印刷电路板上进行埋容的工艺制成。
本发明的在印刷电路板上进行埋容的工艺，通过反复涂覆陶瓷胚料和导电浆料来层叠埋容材料，涂覆层数取决于所需电容大小，层数越多，所制作出的电容规格越大，能够在占用电路板表面面积较小的情况下，实现较大容量埋容设计；通过烧结，陶瓷胚料成为具有高机械强度，优良的电气性能的陶瓷体型，同时使得导电浆料成为具有优良电气性能的金属体型；
得到的埋容电路板把电容集成到PCB板内，因而减少了大量用于电容连接焊接的导通孔、导线和连接盘，减少了大量的焊接点的数量，同时，也由于没有PCB板面连接电容的存在，固而在机械振动冲击、受潮、抗污染等方面均有所提升，明显地提高了机械和电气方面的可靠性，达到较高的稳定性。
附图说明
图1为本发明的在印刷电路板上进行埋容的工艺的流程示意图；
图2为导电浆料的图形的示意图；
图3为埋容电路板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
见图1，一种在印刷电路板上进行埋容的工艺,包括以下步骤：
步骤S1：基底薄膜材料1开料；
步骤S2：在基底薄膜材料1上涂覆陶瓷胚料2；
步骤S3：在陶瓷胚料2上需要制作电容的位置处涂覆导电浆料3；
步骤S4：重复进行步骤S2和步骤S3以反复涂覆陶瓷胚料2和导电浆料3；
步骤S5：烧结步骤S4得到的中间产物；
步骤S6：剥离基底薄膜材料1；
步骤S7：在步骤S6得到的中间产物上压合PCB所需的增层4；
步骤S8：在步骤S7得到中间产物的导电浆料位置处钻孔，然后进行孔壁金属化制程使得电容的电极导通到最外层；
步骤S9：制作外层线路，形成电容的电极。
具体的，陶瓷胚料由陶瓷粉、粘合剂以及溶剂混合而成，陶瓷粉为钛酸钡、钛酸锶、钛酸锶钡、氧化铝、二氧化硅、二氧化钛、钙钛酸钡中的任意一种或至少两种的混合物，陶瓷胚料采用丝印、喷印、沉积、流延中的任意一种工艺涂覆，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.1um-25um之间；
导电浆料由导电颗粒、溶剂、粘合剂、分散剂混合而成，导电颗粒包括金属颗粒、碳粉、改性导电粉末，金属颗粒包括金粉，银粉，铜粉，银铜合金的任意一种或至少两种的混合物，碳粉包括石墨、碳纳米材料的任意一种或两种的混合物，在每次涂覆导电浆料时，控制导电浆料的厚度在0.1um-25um之间，见图2，导电浆料的图形为任意规则形状或不规则形状，图2中的导电浆料的图形S1和S2分别为矩形，导电浆料的图形S3为圆形，导电浆料的图形S4为不规则图形。
此外，在步骤S5进行烧结时候，控制烧结温度在800℃以上，烧结时间48h以上，使得陶瓷胚料成为具有高机械强度，优良的电气性能的陶瓷体型；同时使得导电浆料成为具有优良电气性能的金属体型。
增层的材料包括FR4、FR5、BT、RCC中的任意一种，使得整体结构具有一定韧性和可加工性，当需要实现多层PCB，可以多次压合增层材料；基底薄膜材料采用可蚀刻的金属薄膜，表面光滑且具有可分离性。.
具体实施例1：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为钛酸钡；导电浆料采用金属颗粒，包括金粉，银粉，在进行烧结时候，控制烧结温度在800℃1400℃，烧结时间为60h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.1um-1um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在0.1um-1um之间。
具体实施例2：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为氧化铝；导电浆料采用碳粉，在进行烧结时候，控制烧结温度在1000℃-1300℃，烧结时间为50h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.2um-2um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在0.2um-2um之间。
具体实施例3：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为氧化铝、二氧化硅、二氧化钛的混合物；导电浆料采用改性导电粉末，在进行烧结时候，控制烧结温度在950℃-1100℃，烧结时间为55h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.5um-25um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在0.5um-25um之间。
具体实施例4：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为钛酸钡、钛酸锶、钛酸锶钡的混合物；导电浆料采用碳纳米材料，在进行烧结时候，控制烧结温度在1100℃-1300℃，烧结时间为48h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在1um-20um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在1um-20um之间。
具体实施例5：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为二氧化钛、钙钛酸钡的混合物；导电浆料采用金粉、银粉、铜粉的混合物，在进行烧结时候，控制烧结温度在850℃-1020℃，烧结时间为70h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.3um-10um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在0.3um-10um之间。
具体实施例6：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为钛酸钡、二氧化钛、钙钛酸钡的混合物；导电浆料采用碳粉和金粉、银粉的混合物，在进行烧结时候，控制烧结温度在900℃-1000℃，烧结时间为72h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在1um-20um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在1um-20um之间。
具体实施例7：
在本实施例的在印刷电路板上进行埋容的工艺中，采用的陶瓷胚料中的陶瓷粉为钛酸钡、二氧化硅、钛酸锶钡的混合物；导电浆料采用金粉、铜粉的混合物，在进行烧结时候，控制烧结温度在820℃-990℃，烧结时间为80h，在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.5um-5um之间，在每次涂覆导电浆料时，控制导电浆料的厚度在0.5um-5um之间。
本发明还提供了一种埋容电路板，采用上述的在印刷电路板上进行埋容的工艺制成。
图3为通过本发明的在印刷电路板上进行埋容的工艺得到的埋容电路板，埋容电路板上的单个电容的电容值通过如下公式表示：
C＝nεS/d
其中，C为电容大小，n为涂覆层数、ε为陶瓷体介电常数、S为单层导电浆料面积、d为导电浆料厚度，能够通过控制陶瓷体介电常数ε、单层导电浆料面积S、导电浆料厚度d改变电容值的大小，即使当制陶瓷体介电常数ε、单层导电浆料面积S、导电浆料厚度d都确定后，也可以通过涂覆层数n调整电容值大小，可以灵活地根据需要的电容值的来层叠埋陶瓷胚料和导电浆料，此外，在制作外层线路时，还可以将相邻的两个电容串联或并联，以满足电容值需求。
本发明的在印刷电路板上进行埋容的工艺，通过反复涂覆陶瓷胚料和导电浆料来层叠埋容材料，涂覆层数取决于所需电容大小，层数越多，所制作出的电容规格越大，能够在占用电路板表面面积较小的情况下，实现较大容量埋容设计；通过烧结，陶瓷胚料成为具有高机械强度，优良的电气性能的陶瓷体型，同时使得导电浆料成为具有优良电气性能的金属体型；
得到的埋容电路板把电容集成到PCB板内.因而减少了大量用于电容连接焊接的导通孔、导线和连接盘，减少了大量的焊接点的数量，同时，也由于没有PCB板面连接电容的存在，固而在机械振动冲击、受潮、抗污染等方面均有所提升，明显地提高了机械和电气方面的可靠性，达到较高的稳定性，只在有需要设置电容的位置处设置电容，PCB板的其它线路区域未进行埋容，避免对信号传输产生干扰；
埋容电路板可以提高电源的完整性；减小电源平面的噪声影响；降低电源平面的阻抗；降低EMI影响；电容可作用的频率范围更高；击穿电压值更高；减少表贴电容；减小PCB板的面积；降低生产成本。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种在印刷电路板上进行埋容的工艺，其特征在于，包括以下步骤：
步骤S1：基底薄膜材料开料；
步骤S2：在基底薄膜材料上涂覆陶瓷胚料；
步骤S3：在陶瓷胚料上需要制作电容的位置处涂覆导电浆料；
步骤S4：重复进行步骤S2和步骤S3以反复涂覆陶瓷胚料和导电浆料；
步骤S5：烧结步骤S4得到的中间产物；
步骤S6：剥离基底薄膜材料；
步骤S7：在步骤S6得到的中间产物上压合PCB所需的增层；
步骤S8：在步骤S7得到中间产物的导电浆料位置处钻孔，然后进行孔壁金属化制程使得电容的电极导通到最外层；
步骤S9：制作外层线路，形成电容的电极。
2.根据权利要求1所述的一种在印刷电路板上进行埋容的工艺，其特征在于：所述陶瓷胚料包括陶瓷粉、粘合剂以及溶剂。
3.根据权利要2所述的一种在印刷电路板上进行埋容的工艺，其特征在于：所述陶瓷粉为钛酸钡、钛酸锶、钛酸锶钡、氧化铝、二氧化硅、二氧化钛、钙钛酸钡中的任意一种或至少两种的混合物。
4.根据权利要1所述的一种在印刷电路板上进行埋容的工艺，其特征在于：所述陶瓷胚料采用丝印、喷印、沉积、流延中的任意一种工艺涂覆。
5.根据权利要1所述的一种在印刷电路板上进行埋容的工艺，其特征在于：在每次涂覆陶瓷胚料时，控制陶瓷胚料的厚度在0.1um-25um之间。
6.根据权利要1所述的一种在印刷电路板上进行埋容的工艺，其特征在于：所述导电浆料包括导电颗粒、溶剂、粘合剂、分散剂，导电颗粒包括金属颗粒、碳粉、改性导电粉末，所述金属颗粒包括金粉，银粉，铜粉，银铜合金的任意一种或至少两种的混合物，所述碳粉包括石墨、碳纳米材料的任意一种或两种的混合物。
7.根据权利要6所述的一种在印刷电路板上进行埋容的工艺，其特征在于：在每次导电浆料时，控制导电浆料的厚度在0.1um-25um之间。
8.根据权利要1所述的一种在印刷电路板上进行埋容的工艺，其特征在于：在步骤S5进行烧结时候，控制烧结温度在800℃以上，烧结时间48h以上。
9.根据权利要1所述的一种在印刷电路板上进行埋容的工艺，其特征在于：增层的材料包括FR4、FR5、BT、RCC中的任意一种。
10.一种埋容电路板，其特征在于：采用权利要求1所述的在印刷电路板上进行埋容的工艺制成。
CN201910595056.9A 2019-07-03 2019-07-03 一种在印刷电路板上进行埋容的工艺以及埋容电路板 Pending CN110213907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910595056.9A CN110213907A (zh) 2019-07-03 2019-07-03 一种在印刷电路板上进行埋容的工艺以及埋容电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910595056.9A CN110213907A (zh) 2019-07-03 2019-07-03 一种在印刷电路板上进行埋容的工艺以及埋容电路板

Publications (1)

Publication Number Publication Date
CN110213907A true CN110213907A (zh) 2019-09-06

Family

ID=67796066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910595056.9A Pending CN110213907A (zh) 2019-07-03 2019-07-03 一种在印刷电路板上进行埋容的工艺以及埋容电路板

Country Status (1)

Country Link
CN (1) CN110213907A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108156749A (zh) * 2017-12-29 2018-06-12 江苏弘信华印电路科技有限公司 提高自动贴钢片机精确度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
CN101303981A (zh) * 2007-05-07 2008-11-12 日本特殊陶业株式会社 具有内置部件的布线板及其用于制造该布线板的方法
CN101720165A (zh) * 2008-10-08 2010-06-02 日本特殊陶业株式会社 组件内置布线基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
CN101303981A (zh) * 2007-05-07 2008-11-12 日本特殊陶业株式会社 具有内置部件的布线板及其用于制造该布线板的方法
CN101720165A (zh) * 2008-10-08 2010-06-02 日本特殊陶业株式会社 组件内置布线基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108156749A (zh) * 2017-12-29 2018-06-12 江苏弘信华印电路科技有限公司 提高自动贴钢片机精确度的方法

Similar Documents

Publication Publication Date Title
US8232479B2 (en) Electronic apparatus
CN105161300B (zh) 多层陶瓷电容器及其上安装有多层陶瓷电容器的板
CN103456496B (zh) 片式层压电子元件、用于安装该元件的板及其封装单元
JP5056528B2 (ja) 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック
CN104517726B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN104299785B (zh) 多层陶瓷电容器及具有多层陶瓷电容器的板
CN101312095B (zh) 单片陶瓷电容器
CN1765162B (zh) 多层陶瓷基板
CN104299779A (zh) 多层陶瓷电容器及其安装板
CN108400014A (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN104599839B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
JP2013514672A (ja) 表面積の大きな３次元電極を備えるキャパシタ及び製造方法
KR100344923B1 (ko) 하이브리드 적층체 및 이의 제조방법
JPH11103229A (ja) 高周波部品およびその製造方法
KR20090083568A (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
WO2020132022A1 (en) Multilayer filter including a low inductance via assembly
US11756989B2 (en) Capacitor integrated structure
WO2020132025A1 (en) Multilayer filter including a return signal reducing protrusion
TW201342800A (zh) 平衡濾波器
CN110312366A (zh) 埋容材料及其制备工艺、埋容电路板及其制作工艺
CN110213907A (zh) 一种在印刷电路板上进行埋容的工艺以及埋容电路板
CN104578752B (zh) 复合电子组件及其上安装有该复合电子组件的板
TW480773B (en) Chip-type Mianderlan antenna with multi-layered substrates
CN104616889B (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
CN115547689A (zh) 一种多层陶瓷电容器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190906

RJ01 Rejection of invention patent application after publication