CN110189716B - 用于驱动显示面板的设备和方法 - Google Patents

用于驱动显示面板的设备和方法 Download PDF

Info

Publication number
CN110189716B
CN110189716B CN201910133027.0A CN201910133027A CN110189716B CN 110189716 B CN110189716 B CN 110189716B CN 201910133027 A CN201910133027 A CN 201910133027A CN 110189716 B CN110189716 B CN 110189716B
Authority
CN
China
Prior art keywords
source
source amplifier
input terminal
current
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910133027.0A
Other languages
English (en)
Other versions
CN110189716A (zh
Inventor
佐伯穰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019026400A external-priority patent/JP2019144548A/ja
Application filed by Synaptics Inc filed Critical Synaptics Inc
Publication of CN110189716A publication Critical patent/CN110189716A/zh
Application granted granted Critical
Publication of CN110189716B publication Critical patent/CN110189716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

显示驱动器包括数模转换器（DAC），其被配置成输出对应于图像数据的灰度电压。显示驱动器还包括：源极放大器，其被配置成驱动显示面板的源极线；以及缓冲器，其连接在DAC和源极放大器之间。缓冲器包括第一NMOS晶体管，所述第一NMOS晶体管具有供应有灰度电压的栅极和连接到电源的漏极。缓冲器被配置成取决于流过第一NMOS晶体管的第一电流向源极放大器的输入端子供应电流。

Description

用于驱动显示面板的设备和方法
交叉引用
本申请要求2018年2月22日提交的日本专利申请No.2018-29464的优先权，其公开通过引用以其整体并入本文中。
技术领域
本公开涉及显示驱动器和显示设备。
背景技术
配置成驱动诸如液晶显示器（LCD）面板或有机发光二极管（OLED）显示面板之类的显示面板的显示驱动器可以被配置成驱动源极线，其也可以被称为信号线或数据线。显示驱动器通常设计为以高刷新率显示图像。
发明内容
在一个或多个实施例中，显示驱动器包括数模转换器（DAC），其被配置成输出对应于图像数据的灰度电压；源极放大器，其被配置成驱动显示面板的源极线，以及连接在DAC和源极放大器之间的缓冲器。缓冲器包括NMOS晶体管，所述NMOS晶体管具有供应有灰度电压的栅极和连接到电源的漏极。缓冲器被配置成向源极放大器的输入端子供应取决于流过NMOS晶体管的电流的电流。
在一个或多个实施例中，显示设备包括显示面板，该显示面板包括源极线和被配置成驱动显示面板的显示驱动器。显示驱动器包括数模转换器（DAC），其被配置成输出对应于图像数据的灰度电压；源极放大器，其被配置成驱动显示面板的源极线；以及连接在DAC和源极放大器之间的缓冲器。缓冲器包括NMOS晶体管，所述NMOS晶体管具有供应有灰度电压的栅极和连接到电源的漏极。缓冲器被配置成向源极放大器的输入端子供应取决于流过NMOS晶体管的电流的电流。
在一个或多个实施例中，一种驱动显示面板的方法包括：输出对应于图像数据的灰度电压，向源极放大器的输入端子供应取决于流过NMOS晶体管的电流的电流，所述NMOS晶体管具有供应有灰度电压的栅极和连接到电源的漏极，以及利用源极放大器驱动显示面板的源极线。
附图说明
为了以其可以详细理解本公开的以上记载的特征的方式，可参考实施例对以上概述的本公开进行更具体的描述，在附图中图示了所述实施例中的一些。然而要注意的是，附图仅图示本公开的一些实施例，并且因此不要被认为是其范围的限制，因为本公开可容许其它等同有效的实施例。
图1是图示了根据一个或多个实施例的显示设备的示例配置的框图。
图2是图示了根据一个或多个实施例的源极驱动器电路的示例配置的电路图。
图3是图示了根据一个或多个实施例的源极放大器的示例配置的电路图。
图4是图示了根据一个或多个实施例的缓冲器的示例配置的电路图。
图5是图示了根据一个或多个实施例的缓冲器的示例操作的时序图。
图6是图示了根据可替换实施例的缓冲器的示例配置的电路图。
图7是图示了根据可替换实施例的缓冲器的示例配置的电路图。
图8是图示了根据可替换实施例的缓冲器的示例配置的电路图。
具体实施方式
在下文中，参考附图给出了对本公开的实施例的描述。在附图中，相同或相似的部件可以由相同或对应的参考标号表示。可以将后缀附连到参考标号以将相同的部件彼此区分。
在一个或多个实施例中，如图1中图示的那样，显示设备100包括显示面板1和显示驱动器2。在一个或多个实施例中，显示设备100被配置成基于从主机3接收的图像数据DIN来在显示面板1上显示图像。
在一个或多个实施例中，显示面板1包括栅极线4、源极线5、像素电路6和栅极驱动器电路7。在一个或多个实施例中，每个像素电路6设置在对应的栅极线4和源极线5的交叉点处，并且用作显示面板1的像素的子像素。当液晶显示器（LCD）面板用作显示面板1时，每个像素电路6可包括像素电极、选择晶体管和存储电容器。当有机发光二极管（OLED）显示面板用作显示面板1时，每个像素电路6可包括发光元件、选择晶体管和存储电容器。取决于像素电路6的配置，显示面板1可以附加地包括除栅极线4和源极线5之外的各种线。
在一个或多个实施例中，显示驱动器2包括分别连接到显示面板1的源极线5的源极输出S1到S（2n）。在一个或多个实施例中，显示驱动器2被配置成基于从主机3接收的图像数据DIN来驱动源极线5。显示驱动器2可以包括接口11、图像IP核12和源极驱动器电路13。在一个或多个实施例中，接口11被配置成将从主机3接收的图像数据DIN传输到图像IP核12。在一个或多个实施例中，图像IP核12对图像数据DIN执行期望的图像处理。在一个或多个实施例中，源极驱动器电路13被配置成基于从图像IP核12输出的图像数据来驱动显示面板1的源极线5。
在一个或多个实施例中，如图2中图示的那样，源极驱动器电路13包括灰度电压生成器电路21、灰度电压线221至22m、数模转换器（DAC）231至232n和源极放大器241至242m。在图2中，图例“D1”至“D2n”分别表示与源极输出S1至S（2n）相关联的图像数据。
在一个或多个实施例中，灰度电压生成器电路21被配置成生成分别与图像数据D1至D2n的允许的灰度值相关联的灰度电压V1至Vm，并经由灰度电压线221至22m将灰度电压V1至Vm供应给DAC 231至232n。在一个或多个实施例中，灰度电压V1至Vm具有彼此不同的电压电平。
在一个或多个实施例中，DAC 231至232n被配置成基于图像数据D1至D2n中描述的灰度值来选择经由灰度电压线221至22m接收的灰度电压V1至Vm，并输出选择的灰度电压。在一个或多个实施例中，每个DAC 23i被配置成作为选择器操作，该选择器基于图像数据Di中描述的灰度值选择灰度电压线221至22m中的两个并且将所选择的两个灰度电压线22连接至其输出端子。在一个或多个实施例中，每个DAC 23i本身未能具有驱动能力。
源极放大器241至242n被配置成基于由DAC 231至232n选择的灰度电压来驱动源极输出S1至S（2n）。在一个或多个实施例中，每个源极放大器24i具有两个输入，并被配置成基于供应给两个输入的电压来驱动源极输出Si。
如图3中图示的那样，在一个或多个实施例中，每个源极放大器24i可以包括两个输入端子31、32；两个输入级33、34；中间和输出级以及输出端子36。在图3中，中间和输出级总地由标号35表示。
在一个或多个实施例中，输入级33包括PMOS晶体管MP11、MP12；NMOS晶体管MN11、MN12和恒定电流源37和38。在一个或多个实施例中，PMOS晶体管MP11和MP12的源极通常连接到恒定电流源37并且其漏极通常连接到中间级。在一个或多个实施例中，PMOS晶体管MP11具有连接到输入端子31的栅极，并且PMOS晶体管MP12具有连接到输出端子36的栅极。在一个或多个实施例中，输入级34被类似于输入级33配置，除了PMOS晶体管MP11和NMOS晶体管MN11连接到输入端子32。
在一个或多个实施例中，中间和输出级35被配置成基于图像数据Di的较低位Di_low和分别供应给输入端子31和32的输入电压VIN1和VIN2来输出输出电压VOUT。在一个或多个实施例中，供应给输入端子32的输入电压VIN2可以高于供应给输入端子31的输入电压VIN1，并且中间和输出级35可以被配置成基于图像数据Di的较低位Di_low来输出输出电压VOUT，使得输出电压VOUT的范围从输入电压VIN1到输入电压VIN2。
在一个或多个实施例中，每个源极放大器24i的输入端子31的电容近似为输入级33的PMOS晶体管MP11和NMOS晶体管MN11的栅极电容Cp和Cn的加和，以及输入端子32的电容近似为输入级34的PMOS晶体管MP11和NMOS晶体管MN11的栅极电容Cp和Cn的加和。在一个或多个实施例中，因为PMOS晶体管MP11和NMOS晶体管MN11的栅极电容Cp和Cn最小，所以每个源极放大器24i的输入端子31和32的电容显著地小于灰度电压线221到22m的电容。
在一个或多个实施例中，可以通过减小在源极放大器241至242n的输入电压上升和下降中的延迟来增加显示设备100的刷新率。例如，在一个或多个实施例中，减小源极放大器241至242n的有效输入电容减小了在源极放大器241至242n的输入电压上升和下降中的延迟，这增加了显示设备100的刷新率。
在一个实施例中，通过减小密勒（Miller）效应对源极放大器241至242n的影响来减小源极放大器241至242n的有效输入电容。密勒效应可以将每个源极放大器241至242n的有效输入电容增加到每个源极放大器241至242n的相应输入端子的电容的1+A倍，其中A是每个相应源极放大器241至242n的增益。
在一个或多个实施例中，源极驱动器电路13被配置成实现源极放大器241至242n的输入电压的快速上升和下降，从而通过至少最小化每个源极放大器241至242n的密勒效应来增加显示设备100的刷新率。例如，最小化每个源极放大器的密勒效应可以减小源极放大器241至242n的有效输入电容并且减小在源极放大器241至242n的输入电压上升和下降中的延迟。
在一个或多个实施例中，为了减小从灰度电压线221到22m观察的源极放大器241至242n的有效输入电容，将缓冲器251至252n和261至262n插在DAC 231至232n与源极放大器241至242n之间。
图4是图示了根据一个或多个实施例的连接到源极放大器24i的输入端子31的缓冲器25i的一个示例配置的电路图。在图4中，标号41和42表示DAC 23i的两个输出端子。在一个或多个实施例中，DAC 23i被配置成基于图像数据Di中描述的灰度值将两条灰度电压线221至22m连接到输出端子41和42。缓冲器25i具有连接到DAC 23i的输出端子41的输入节点NIN和连接到源极放大器24i的输入端子31的输出节点NOUT。缓冲器26i（其连接到源极放大器24i的输入端子32）的配置和操作类似于缓冲器25i的配置和操作。缓冲器26i的电路配置未在图4中图示。
在一个或多个实施例中，缓冲器25i包括NMOS晶体管MN1、PMOS晶体管MP1和开关43。
在一个或多个实施例中，NMOS晶体管MN1和PMOS晶体管MP1各自被配置成通过源极跟随器操作来驱动源极放大器24i的输入端子31。在一个或多个实施例中，PMOS晶体管MP1和NMOS晶体管MN1的栅极共同连接到输入节点NIN，以从DAC 23i的输出端子41接收灰度电压PVIN1。在一个或多个实施例中，NMOS晶体管MN1具有连接到被配置成供应电源电压VDD的电源的漏极和连接到输出节点NOUT的源极。在一个或多个实施例中，PMOS晶体管MP1具有连接到电路接地的漏极和连接到输出节点NOUT的源极。在一个或多个实施例中，NMOS晶体管MN1操作为上拉晶体管，其配置成上拉源极放大器24i的输入端子31，以及PMOS晶体管MP1操作为下拉晶体管，其配置成下拉输入端子31。
在一个或多个实施例中，基于供应给NMOS晶体管MN1的栅极的灰度电压PVIN1，通过NMOS晶体管MN1生成电流IN1，并且NMOS晶体管MN1被配置成将电流IN1供应给源极放大器24i的输入端子31。类似地，在一个或多个实施例中，基于供应给PMOS晶体管MP1的栅极的灰度电压PVIN1，通过PMOS晶体管MP1生成电流IP1，并且PMOS晶体管MP1被配置成从源极放大器24i的输入端子31汲取电流IP1。
在一个或多个实施例中，开关43包括NMOS晶体管MN2和PMOS晶体管MP2。在一个或多个实施例中，NMOS晶体管MN2和PMOS晶体管MP2形成连接在输入节点NIN和输出节点NOUT之间的传输栅极。在一个或多个实施例中，NMOS晶体管MN2具有连接到输入节点NIN的漏极和连接到输出节点NOUT的源极。在一个或多个实施例中，PMOS晶体管MP2具有连接到输入节点NIN的源极和连接到输出节点NOUT的漏极。在一个或多个实施例中，NMOS晶体管MN2的栅极供应有控制信号VG1，并且PMOS晶体管MP2的栅极供应有控制信号VG2。在一个或多个实施例中，开关43被配置成在控制信号VG1和VG2的控制下将输入节点NIN电连接到输出节点NOUT或从输出节点NOUT断开。
图5图示了根据一个或多个实施例的缓冲器25i的一个示例操作。在一个或多个实施例中，在时刻t0，灰度电压PVIN1是Vmin并且开关43被设定为闭合状态，其中Vmin是允许的最低灰度电压。在图5中图示的操作中，在时刻t0，供应给源极放大器24i的输入端子31的输入电压VIN1是Vmin。
在一个或多个实施例中，供应给DAC 23i的图像数据Di在时刻t1改变，并且从DAC23i供应给缓冲器25i的灰度电压PVIN1也相应地改变。图5图示了根据一个或多个实施例的在其中灰度电压PVIN1在时刻t1从Vmin改变成Vmax的示例操作，其中Vmax是允许的最高灰度电压。
在一个或多个实施例中，在时刻t1，开关43由控制信号VG1和VG2与图像数据Di的改变同步地设定成断开状态。在一个或多个实施例中，当开关43被断开时，NMOS晶体管MN1操作为源极跟随器，以将电流IN1供应给源极放大器24i的输入端子31。在一个或多个实施例中，这增加了输入端子31上的电压电平。在一个或多个实施例中，当NMOS晶体管MN1的阈值电压是VTH_N时，NMOS晶体管MN1将源极放大器24i的输入端子31上拉到Vmax－VTH_N。
在一个或多个实施例中，这后面是在时刻t2通过控制信号VG1和VG2将开关43设定为闭合状态。当开关43被闭合时，在一个或多个实施例中，DAC 23i的输出端子41被电连接到源极放大器24i的输入端子31，并且由此源极放大器24i的输入端子31被上拉到Vmax。
在一个或多个实施例中，当供应给DAC 23i的图像数据Di然后在时刻t3改变时，从DAC 23i供应到缓冲器25i的灰度电压PVIN1也改变。图5图示了根据一个或多个实施例的在其中灰度电压PVIN1在时刻t3从Vmax改变为Vmin的操作。
在一个或多个实施例中，在时刻t3，开关43由控制信号VG1和VG2与图像数据Di的改变同步地设定成断开状态。在一个或多个实施例中，当开关43被断开时，PMOS晶体管MP1操作为源极跟随器，以从源极放大器24i的输入端子31汲取电流IP1。在一个或多个实施例中，这减小了输入端子31上的电压电平。在一个或多个实施例中，当PMOS晶体管MP1的阈值电压是－VTH_P时，PMOS晶体管MP1将源极放大器24i的输入端子31下拉到Vmin+VTH_P。
在一个或多个实施例中，这后面是在时刻t4通过控制信号VG1和VG2将开关43设定为闭合状态。当开关43被闭合时，在一个或多个实施例中，DAC 23i的输出端子41被电连接到源极放大器24i的输入端子31，并且由此源极放大器24i的输入端子31被下拉到Vmin。
DA转换器23i的输出端子41可以在不提供缓冲器25i的情况下直接连接到源极放大器24i的输入端子31，从而增加从DA转换器23i观察的源极放大器24i的有效输入电容，其可以将供应给源极放大器24i的输入端子31的输入电压VIN1的改变从图像数据Di的改变显著地延迟。在图5中，虚线指示在DAC 23i的输出端子41直接连接到源极放大器24i的输入端子31的情况下的输入电压VIN1和输入电流IIN1的示例波形。
图5中图示的电路配置通过缓冲器25i的效应有效地减小了供应给源极放大器24i的输入端子31的输入电压VIN1的上升和下降中的延迟。在一个或多个实施例中，当提供缓冲器25i时，由于缓冲器25i不具有电压放大功能，因此密勒效应被显著地减小。在一个实施例中，当提供缓冲器25i时，由于缓冲器25i不具有电压放大功能，因此不发生密勒效应。这减小了从DAC 23i观察的缓冲器25i的有效输入电容，以及因此缓冲器25i的NMOS晶体管MN1的栅极电压如期望的那样被快速驱动到灰度电压PVIN1。尽管NMOS晶体管MN1和PMOS晶体管MP1不将源极放大器24i的输入端子31驱动到灰度电压PVIN1，但是源极放大器24i的输入端子31可以通过闭合开关43而被驱动到灰度电压PVIN1。在一个或多个实施例中，适当地调整闭合开关43的定时，以将供应给源极放大器24i的输入端子31的输入电压VIN1驱动到灰度电压PVIN1。
类似地，与缓冲器25i类似地配置的缓冲器26i减小了供应给源极放大器24i的输入端子32的输入电压VIN2的上升和下降中的延迟。
在一个或多个实施例中，如图6中图示的那样，除了NMOS晶体管MN1、PMOS晶体管MP1和开关43之外，缓冲器25i还包括电流镜44和45。在一个或多个实施例中， NMOS晶体管MN1的源极和PMOS晶体管MP1的漏极共同连接到源极放大器24i的输出端子36。
在一个或多个实施例中，电流镜44包括PMOS晶体管MP3和MP4。在一个或多个实施例中，PMOS晶体管MP3和MP4的源极共同连接到电源，以及其栅极共同连接到PMOS晶体管MP3的漏极。在一个或多个实施例中，PMOS晶体管MP3具有连接到NMOS晶体管MN1的漏极的漏极，以及PMOS晶体管MP4具有连接到输出节点NOUT的漏极。在一个或多个实施例中，电流镜44被配置成向源极放大器24i的输入端子31供应取决于流过NMOS晶体管MN1的电流IN1的电流IN2。在一个或多个实施例中，电流IN2与电流IN1成比例。
在一个或多个实施例中，电流镜45包括NMOS晶体管MN3和MN4。在一个或多个实施例中，NMOS晶体管MN3和MN4的源极共同连接到电路接地，以及其栅极共同连接到NMOS晶体管MN3的漏极。在一个或多个实施例中，NMOS晶体管MN3具有连接到PMOS晶体管MP1的漏极的漏极，以及NMOS晶体管MN4具有连接到输出节点NOUT的漏极。在一个或多个实施例中，电流镜45被配置成从源极放大器24i的输入端子31汲取取决于流过PMOS晶体管MP1的电流IP1的电流IP2。在一个或多个实施例中，电流IP2与电流IP1成比例。
在一个或多个实施例中，缓冲器26i与缓冲器25i类似地配置。
在一个或多个实施例中，图6中图示的缓冲器25i与图4中图示的缓冲器25i类似地操作。
在一个或多个实施例中，图6中图示的缓冲器25i将源极放大器24i的输入端子31上拉到高于PVIN1－VTH_N的电压电平，其中PVIN1是从DAC 23i供应的灰度电压，并且VTH_N是NMOS晶体管MN1的阈值电压。由于源极放大器24i的延迟，所以源极放大器24i的输出电压VOUT在供应给DAC 23i的图像数据Di的改变之后保持不变达一段时间。因此，在图像数据Di的改变之后，NMOS晶体管MN1的栅极-源极电压对于一段时间而言是足够大的，并且NMOS晶体管MN1保持在闭合状态。在一个或多个实施例中，电流镜44继续将电流IN2供应给源极放大器24i的输入端子31，而NMOS晶体管MN1保持在闭合状态，以及这允许将源极放大器24i的输入端子31上的电压电平上拉到高于PVIN1－VTH_N的电压电平。
通过类似的过程，在一个或多个实施例中，图6中图示的缓冲器25i将源极放大器24i的输入端子31下拉到低于PVIN1+VTH_P的电压电平，其中VTH_P是 PMOS晶体管MP1的阈值电压的绝对值。如上所述，在供应给DAC 23i的图像数据Di的改变之后，源极放大器24i的输出电压VOUT保持不变达一段时间。因此，在图像数据Di改变之后，PMOS晶体管MP1的栅极-源极电压对于一段时间而言是足够大的，并且PMOS晶体管MP1保持在闭合状态。在一个或多个实施例中，电流镜45继续从源极放大器24i的输入端子31汲取电流IP2，而PMOS晶体管MP1保持在闭合状态，以及这允许将源极放大器24i的输入端子31上的电压电平下拉到低于PVIN1+VTH_P的电压电平。
在一个或多个实施例中，如图7中图示的那样，缓冲器25i与图6中图示的配置类似地配置，并且还包括NMOS晶体管MN5、MN6和PMOS晶体管MP5和MP6。在一个或多个实施例中，缓冲器26i与缓冲器25i类似地配置。
在一个或多个实施例中，PMOS晶体管MP5和NMOS晶体管MN5的栅极共同连接到输入节点NIN，以从DAC 23i的输出端子41接收灰度电压PVIN1。在一个或多个实施例中，NMOS晶体管MN5具有连接到电源的漏极和连接到输出节点NOUT的源极，所述电源供应电源电压VDD。在一个或多个实施例中，PMOS晶体管MP5具有连接到电路接地的漏极和连接到输出节点NOUT的源极。
在一个或多个实施例中，PMOS晶体管MP6串联连接到电源和输出节点NOUT之间的电流镜44，并且操作为响应于控制信号VG2而操作的开关。在一个或多个实施例中，PMOS晶体管MP6具有连接到电源的源极、连接到电流镜44的PMOS晶体管MP4的源极的漏极，以及供应有控制信号VG2的栅极。可替换地，PMOS晶体管MP6可以连接在电流镜44和输出节点NOUT之间。
NMOS晶体管MN6串联连接到电路接地和输出节点NOUT之间的电流镜45，并且操作为响应于控制信号VG1而操作的开关。在一个或多个实施例中，NMOS晶体管MN6具有连接到电路接地的源极、连接到电流镜45的NMOS晶体管MN4的源极的漏极，以及供应有控制信号VG1的栅极。可替换地，NMOS晶体管MN6可以连接在电流镜45和输出节点NOUT之间。
图7中图示的缓冲器25i（其以与图6中图示的缓冲器25i类似的方式操作）通过NMOS晶体管MN5和PMOS晶体管MP5的操作有效地抑制了源极放大器24i的输入端子31上的电压电平的过冲。在图6中图示的缓冲器25i的配置中，在输入端子31的上拉期间，电流IN2从电流镜44连续地供应到源极放大器24i的输入端子31，直到源极放大器24i的输出端子36被上拉为止。这可能引起源极放大器24i的输入端子31上的电压电平的过冲。在图7中图示的缓冲器25i的配置中，当源极放大器24i的输入端子31上的电压电平过度增加时，PMOS晶体管MP5导通。这有效地抑制了输入端子31上的电压电平的过冲。类似地，当源极放大器24i的输入端子31上的电压电平过度减少时，NMOS晶体管MN5导通。这有效地抑制了源极放大器24i的输入端子31上的电压电平的下冲。
附加地，在图7中图示的缓冲器25i中，在一个或多个实施例中，当开关43被闭合时，PMOS晶体管MP6和NMOS晶体管MN6截止以停止电流镜44和45的操作。该操作有效地缩短了在其期间电流通过电流镜44和45从电源流到电路接地的时间，从而有效地减少了功耗。
在一个或多个实施例中，如图8中图示的那样，缓冲器25i被适配成“过驱动”操作。在一个或多个实施例中，当源极放大器24i的输出电压VOUT要被大大地改变时，“过驱动”操作涉及快速上拉或下拉源极放大器24i的输出端子36。
在一个或多个实施例中，缓冲器25i响应于过驱动控制信号SON和SOP而执行过驱动操作。在一个或多个实施例中，过驱动控制信号SON是低有效信号，并且过驱动控制信号SOP是高有效信号。在一个或多个实施例中，缓冲器25i被配置成当过驱动控制信号SON被激活时，将源极放大器24i的输入端子31上拉到电源电压VDD或接近电源电压VDD的电压。这实现了快速上拉源极放大器24i的输出端子36。在一个或多个实施例中，缓冲器25i被配置成当过驱动控制信号SOP被激活时，将源极放大器24i的输入端子31下拉到电路接地电平或接近电路接地电平的电压。这实现了快速下拉源极放大器24i的输出端子36。
在一个或多个实施例中，缓冲器25i包括NMOS差分输入级51、PMOS差分输入级52、有源负载电路53和开关54。
在一个或多个实施例中，NMOS差分输入级51包括NMOS晶体管MN1、MN7和MN8。在一个或多个实施例中，NMOS晶体管MN1和MN7的源极共同连接到节点N1。在一个或多个实施例中，NMOS晶体管MN1具有连接到有源负载电路53的节点N3的漏极，以及NMOS晶体管MN7具有连接到有源负载电路53的节点N4的漏极。在一个或多个实施例中，NMOS晶体管MN1具有连接到输入节点NIN的栅极，以及NMOS晶体管MN7具有连接到输出节点NOUT的栅极，所述输出节点NOUT连接到源极放大器24i的输入端子31。在一个或多个实施例中，NMOS晶体管MN8操作为恒定电流源，其被配置成从节点N1汲取恒定电流。在一个或多个实施例中，NMOS晶体管MN8具有连接到节点N1的漏极、连接到电路接地的源极以及供应有偏置电压VBN1的栅极。
PMOS差分输入级52包括PMOS晶体管MP1、MP7和MP8。在一个或多个实施例中，PMOS晶体管MP1和MP7的源极共同连接到节点N2。在一个或多个实施例中，PMOS晶体管MP1具有连接到有源负载电路53的节点N5的漏极，并且PMOS晶体管MP7的漏极具有连接到有源负载电路53的节点N6的漏极。在一个或多个实施例中，PMOS晶体管MP1具有连接到输入节点NIN的栅极，并且PMOS晶体管MP7具有连接到输出节点NOUT的栅极。在一个或多个实施例中，PMOS晶体管MP8操作为恒定电流源，其被配置成向节点N2供应恒定电流。在一个或多个实施例中，PMOS晶体管MP8具有连接到节点N2的漏极、连接到电源的源极以及供应有偏置电压VBP1的栅极。
在一个或多个实施例中，有源负载电路53连接到NMOS晶体管MN1和NMOS晶体管MN7的漏极以及PMOS晶体管MP1和PMOS晶体管MP7的漏极。在一个或多个实施例中，有源负载电路53包括电流镜55、56；浮置恒定电流源57；PMOS晶体管MP6、MP10、MP11以及NMOS晶体管MN6、MN10和MN11。
在一个或多个实施例中，PMOS晶体管MP6和NMOS晶体管MN6被配置成响应于控制信号VG1和VG2而使能电流镜55和56，所述控制信号VG1和VG2也用于控制开关54。在一个或多个实施例中，PMOS晶体管MP6具有连接到电源的源极和连接到电流镜55的漏极。PMOS晶体管MP6具有供应有控制信号VG2的栅极。NMOS晶体管MN6具有连接到电路接地的源极、连接到电流镜56的漏极以及供应有控制信号VG1的栅极。
在一个或多个实施例中，电流镜55连接在PMOS晶体管MP6的漏极与节点N3和N4之间。在一个或多个实施例中，电流镜55包括PMOS晶体管MP3和MP4。在一个或多个实施例中，PMOS晶体管MP3和MP4的源极共同连接到PMOS晶体管MP6的漏极，并且PMOS晶体管MP3和MP4的栅极共同连接到PMOS晶体管MP3的漏极。在一个或多个实施例中，PMOS晶体管MP3和MP4的漏极分别连接到节点N3和N4。
在一个或多个实施例中，电流镜56连接在NMOS晶体管MN6的漏极与节点N5和N6之间。在一个或多个实施例中，电流镜56包括NMOS晶体管MN3和MN4。在一个或多个实施例中，NMOS晶体管MN3和MN4的源极共同连接到NMOS晶体管MN6的漏极，并且NMOS晶体管MN3和MN4的栅极共同连接到NMOS晶体管MN3的漏极。在一个或多个实施例中，NMOS晶体管MN3和MN4的漏极分别连接到节点N5和N6。
在一个或多个实施例中，浮置恒定电流源57被配置成从节点N3汲取恒定电流，并将恒定电流供应给节点N5。在一个或多个实施例中，浮置恒定电流源57包括NMOS晶体管MN9和PMOS晶体管MP9。在一个或多个实施例中，NMOS晶体管MN9的漏极和PMOS晶体管MP9的源极共同连接到节点N3，并且NMOS晶体管MN9的源极和PMOS晶体管MP9的漏极共同连接到节点N5。偏置电压VBN2被供应给NMOS晶体管MN9的栅极，并且偏置电压VBP2被供应给PMOS晶体管MP9的栅极。
在一个或多个实施例中，开关54连接在输入节点NIN和输出节点NOUT之间。在一个或多个实施例中，开关54被配置成响应于控制信号VG1和VG2而电连接和断开输入节点NIN和输出节点NOUT。在一个或多个实施例中，开关54包括NMOS晶体管MN2和PMOS晶体管MP2，其形成传输门电路。在一个或多个实施例中，NMOS晶体管MN2具有连接到输入节点NIN的漏极和连接到输出节点NOUT的源极。在一个或多个实施例中，PMOS晶体管MP2具有连接到输入节点NIN的源极和连接到输出节点NOUT的漏极。在一个或多个实施例中，PMOS晶体管MP2的栅极供应有控制信号VG1，并且NMOS晶体管MN2的栅极供应有控制信号VG2。
在一个或多个实施例中，PMOS晶体管MP10、MP11和NMOS晶体管MN10和MN11用于实现响应于过驱动控制信号SON和SOP的过驱动操作。在一个或多个实施例中，PMOS晶体管MP10和MP11串联连接在PMOS晶体管MP6的漏极和输出节点NOUT之间。在一个或多个实施例中，PMOS晶体管MP10具有连接到PMOS晶体管MP6的漏极的源极和连接到PMOS晶体管MP3和MP4的共同连接的栅极的栅极。在一个或多个实施例中，PMOS晶体管MP11具有连接到PMOS晶体管MP10的漏极的源极和连接到输出节点NOUT的漏极。在一个或多个实施例中，PMOS晶体管MP11具有供应有过驱动控制信号SON的栅极。在一个或多个实施例中，NMOS晶体管MN10和MN11串联连接在NMOS晶体管MN6的漏极和输出节点NOUT之间。在一个或多个实施例中，NMOS晶体管MN10具有连接到NMOS晶体管MN6的漏极的源极和连接到NMOS晶体管MN3和MN4的共同连接的栅极的栅极。在一个或多个实施例中，NMOS晶体管MN11具有连接到NMOS晶体管MN10的漏极的源极、连接到输出节点NOUT的漏极以及供应有过驱动控制信号SOP的栅极。
在一个或多个实施例中，图8中图示的缓冲器25i被配置成在两个过驱动控制信号SON和SOP都被去激活时，通过源极跟随器操作来驱动源极放大器24i的输入端子31。
在一个或多个实施例中，当灰度电压PVIN1被上拉时，取决于供应给NMOS晶体管MN1的栅极的灰度电压PVIN1，通过NMOS晶体管MN1生成电流IN1，以及电流镜55取决于电流IN1将电流IN2供应给源极放大器24i的输入端子31以增加输入电压VIN1。在一个或多个实施例中，这后面是通过控制信号VG1和VG2将开关54设定为闭合状态。当开关54被闭合时，在一个或多个实施例中，DAC 23i的输出端子41电连接到源极放大器24i的输入端子31，以及由此源极放大器24i的输入端子31被上拉到灰度电压PVIN1。
在一个或多个实施例中，当灰度电压PVIN1被下拉时，取决于供应给PMOS晶体管MP1的栅极的灰度电压PVIN1，通过PMOS晶体管MP1生成电流IP1，以及电流镜56从源极放大器24i的输入端子31汲取取决于电流IP1的电流IP2，以降低输入电压VIN1。在一个或多个实施例中，这后面是通过控制信号VG1和VG2将开关54设定为闭合状态。当开关54被闭合时，在一个或多个实施例中，DAC 23i的输出端子41电连接到源极放大器24i的输入端子31，以及由此将源极放大器24i的输入端子31下拉到灰度电压PVIN1。
如图8中图示的NMOS和PMOS差分输入级51和52的使用有效地减少或消除了死区，在所述死区中NMOS晶体管MN1和PMOS晶体管MP1都不操作为源极跟随器。在一个或多个实施例中，NMOS晶体管MN1和PMOS晶体管MP1中的至少一个操作为源极跟随器，以针对灰度电压PVIN1的完整允许范围控制电流IN2和/或电流IP2。
在一个或多个实施例中，当激活过驱动控制信号SON和SOP中的一个时，缓冲器25i操作以实现过驱动操作。在一个或多个实施例中，当激活过驱动控制信号SON时，PMOS晶体管MP11导通。在一个或多个实施例中，这实现了将源极放大器24i的输入端子31驱动到电源电压VDD或接近电源电压VDD的电压，而独立于灰度电压PVIN1。在一个或多个实施例中，当激活过驱动控制信号SOP时，NMOS晶体管MN11导通。在一个或多个实施例中，这实现了将源极放大器24i的输入端子31驱动到电路接地电平或接近电路接地电平的电压，而独立于灰度电压PVIN1。
尽管已经在上文中具体描述了本公开的各种实施例，但是本领域技术人员将理解的是，本公开中公开的技术可以利用各种修改来实现。例如，尽管上述实施例记载了在其中每个源极放大器24i包括两个输入端子31和32的配置，但是每个源极放大器24i的输入端子的数目不限于两个。每个源极放大器24i可以包括单个输入端子，或者三个或更多输入端子。在这种情况下，以与上述缓冲器25i相同的配置来配置的缓冲器连接到源极放大器24i的每个输入端子。

Claims (21)

1.一种显示驱动器，包括：
数模转换器（DAC），其配置成输出对应于图像数据的灰度电压；
源极放大器，其配置成驱动显示面板的源极线；以及
缓冲器，其连接在所述DAC和所述源极放大器之间，
其中所述缓冲器包括第一NMOS晶体管，所述第一NMOS晶体管具有供应有所述灰度电压的栅极和连接到电源的漏极，以及
其中所述缓冲器被配置成将对应于流过所述第一NMOS晶体管的第一电流的电流供应给所述源极放大器的输入端子，
其中所述缓冲器还包括：
第一开关，其连接在电源和所述源极放大器的所述输入端子之间，并且被配置成响应于第一过驱动控制信号而操作；以及
第二开关，其连接在电路接地和所述源极放大器的所述输入端子之间，并且被配置成响应于第二过驱动控制信号而操作。
2.根据权利要求1所述的显示驱动器，其中所述缓冲器还包括连接在所述DAC的输出端子和所述源极放大器的所述输入端子之间的第一开关。
3.根据权利要求1所述的显示驱动器，其中所述源极放大器的输出端子连接到所述第一NMOS晶体管的源极，以及
其中所述缓冲器还包括电流镜，所述电流镜配置成：
生成对应于所述第一电流的第三电流；以及
将所述第三电流供应给所述源极放大器的所述输入端子。
4.根据权利要求3所述的显示驱动器，其中所述缓冲器还包括连接在所述DAC的输出端子和所述源极放大器的所述输入端子之间的第一开关。
5.根据权利要求1所述的显示驱动器，其中所述缓冲器还包括第一PMOS晶体管，所述第一PMOS晶体管具有供应有所述灰度电压的栅极和连接到电路接地的漏极，以及
其中所述缓冲器被配置成从所述源极放大器的所述输入端子汲取对应于流过所述第一PMOS晶体管的第二电流的电流。
6.根据权利要求5所述的显示驱动器，其中所述第一NMOS晶体管的源极和所述第一PMOS晶体管的源极共同连接到所述源极放大器的输出端子，并且
其中所述缓冲器还包括：
第一电流镜，其配置成将对应于所述第一电流的第三电流供应给所述源极放大器的所述输入端子；以及
第二电流镜，其配置成从所述源极放大器的所述输入端子汲取对应于所述第二电流的第四电流。
7.根据权利要求6所述的显示驱动器，其中所述缓冲器还包括：
第二NMOS晶体管，其包括：
供应有所述灰度电压的栅极；
连接到所述电源的漏极；和
连接到所述源极放大器的所述输入端子的源极；以及
第二PMOS晶体管，其包括：
供应有所述灰度电压的栅极；
连接到所述电路接地的漏极；和
连接到所述源极放大器的所述输入端子的源极。
8.根据权利要求6所述的显示驱动器，其中所述缓冲器还包括第二开关，所述第二开关串联连接到所述电源和所述源极放大器的所述输入端子之间的所述第一电流镜。
9.根据权利要求6所述的显示驱动器，其中所述缓冲器还包括：
第二开关，其串联连接到所述电源和所述源极放大器的所述输入端子之间的所述第一电流镜；以及
第三开关，其串联连接到所述电路接地和所述源极放大器的所述输入端子之间的所述第二电流镜。
10.根据权利要求9所述的显示驱动器，其中所述缓冲器还包括连接在所述DAC的输出端子和所述源极放大器的所述输入端子之间的第一开关，并且其中所述第二开关和所述第三开关在所述第一开关被闭合时被断开。
11.根据权利要求9所述的显示驱动器，其中所述缓冲器还包括：
第二NMOS晶体管，其包括：
供应有所述灰度电压的栅极；
连接到所述电源的漏极；和
连接到所述源极放大器的所述输入端子的源极；以及
第二PMOS晶体管，其包括：
供应有所述灰度电压的栅极；
连接到所述电路接地的漏极；和
连接到所述源极放大器的所述输入端子的源极。
12.根据权利要求5所述的显示驱动器，其中所述缓冲器还包括：
第三NMOS晶体管，其包括：
连接到所述第一NMOS晶体管的源极的源极；和
连接到所述源极放大器的所述输入端子的栅极；以及
第三PMOS晶体管，其包括：
连接到所述第一PMOS晶体管的源极的源极；和
连接到所述源极放大器的所述输入端子的栅极。
13.根据权利要求12所述的显示驱动器，其中所述缓冲器还包括：
第一恒定电流源，其配置成从所述第一NMOS晶体管和所述第三NMOS晶体管的所述源极汲取第一恒定电流；以及
第二恒定电流源，其配置成将第二恒定电流供应给所述第一PMOS晶体管和所述第三PMOS晶体管的所述源极。
14.根据权利要求12所述的显示驱动器，其中所述缓冲器还包括有源负载电路，所述有源负载电路连接到所述第一NMOS晶体管和所述第三NMOS晶体管的漏极以及所述第一PMOS晶体管和所述第三PMOS晶体管的漏极，以及
其中所述有源负载电路被配置成：
将对应于所述第一电流的第三电流供应给所述源极放大器的所述输入端子；以及
从所述源极放大器的所述输入端子汲取对应于所述第二电流的第四电流。
15.根据权利要求1所述的显示驱动器，还包括：
灰度电压生成器电路，其配置成在多个灰度电压线上分别生成多个灰度电压，
其中所述DAC还被配置成：
基于所述图像数据选择所述多个所述灰度电压线中的至少一个；以及
将所述多个所述灰度电压线中的所述至少一个连接到所述缓冲器。
16.一种显示设备，包括：
显示面板，其包括源极线；以及
显示驱动器，其包括：
数模转换器（DAC），其配置成输出对应于图像数据的灰度电压；
源极放大器，其配置成驱动所述源极线；和
连接在所述DAC和所述源极放大器之间的缓冲器，
其中所述缓冲器包括第一NMOS晶体管，所述第一NMOS晶体管具有供应有所述灰度电压的栅极和连接到电源的漏极，以及
其中所述缓冲器被配置成将对应于流过所述第一NMOS晶体管的第一电流的电流供应给所述源极放大器的输入端子，
其中所述缓冲器还包括：
第一开关，其连接在电源和所述源极放大器的所述输入端子之间，并且被配置成响应于第一过驱动控制信号而操作；以及
第二开关，其连接在电路接地和所述源极放大器的所述输入端子之间，并且被配置成响应于第二过驱动控制信号而操作。
17.根据权利要求16所述的显示设备，其中所述缓冲器还包括第一PMOS晶体管，所述第一PMOS晶体管包括：
供应有所述灰度电压的栅极；和
连接到电路接地的漏极，并且
其中所述缓冲器还被配置成从所述源极放大器的所述输入端子汲取取决于流过所述第一PMOS晶体管的第二电流的电流。
18.根据权利要求16所述的显示设备，其中所述缓冲器还包括连接在所述DAC的输出端子和所述源极放大器的所述输入端子之间的第一开关。
19.一种驱动显示面板的方法，包括：
输出对应于图像数据的灰度电压；
向源极放大器的输入端子供应对应于流过NMOS晶体管的第一电流的电流，所述NMOS晶体管具有供应有所述灰度电压的栅极和连接到电源的漏极；以及
利用所述源极放大器驱动所述显示面板的源极线，
还包括：
使连接在电源和所述源极放大器的所述输入端子之间的第一开关响应于第一过驱动控制信号而操作；以及
使连接在电路接地和所述源极放大器的所述输入端子之间的第二开关响应于第二过驱动控制信号而操作。
20.根据权利要求19所述的方法，还包括：
从所述源极放大器的所述输入端子汲取对应于流过PMOS晶体管的第二电流的电流，所述PMOS晶体管具有供应有所述灰度电压的栅极和连接到电路接地的漏极。
21.根据权利要求19所述的方法，还包括：
电连接被配置成输出所述灰度电压的数模转换器（DAC）的输出端子和所述源极放大器的输入端子。
CN201910133027.0A 2018-02-22 2019-02-22 用于驱动显示面板的设备和方法 Active CN110189716B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-029464 2018-02-22
JP2018029464 2018-02-22
JP2019026400A JP2019144548A (ja) 2018-02-22 2019-02-18 表示ドライバ、表示装置及び表示パネルの駆動方法
JP2019-026400 2019-02-18

Publications (2)

Publication Number Publication Date
CN110189716A CN110189716A (zh) 2019-08-30
CN110189716B true CN110189716B (zh) 2022-10-04

Family

ID=67616929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910133027.0A Active CN110189716B (zh) 2018-02-22 2019-02-22 用于驱动显示面板的设备和方法

Country Status (2)

Country Link
US (1) US10810922B2 (zh)
CN (1) CN110189716B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113205776B (zh) * 2021-04-28 2022-08-30 北京大学深圳研究生院 数据线驱动单元、显示***及灰度相关远端辅助驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243436A (ja) * 2012-05-18 2013-12-05 Yamaha Corp ディレイ補正回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699829B1 (ko) * 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법
JP2007206531A (ja) * 2006-02-03 2007-08-16 Casio Comput Co Ltd 表示駆動装置及びそれを備えた表示装置
JP4621235B2 (ja) * 2006-12-13 2011-01-26 パナソニック株式会社 駆動電圧制御装置、駆動電圧切替方法および駆動電圧切替装置
CN101471048B (zh) * 2007-12-27 2011-04-20 比亚迪股份有限公司 一种tft-lcd驱动电路及液晶显示装置
KR101640448B1 (ko) * 2008-12-05 2016-07-19 삼성전자주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 컬럼 드라이버
KR101147354B1 (ko) * 2010-07-19 2012-05-23 매그나칩 반도체 유한회사 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
CN106898285B (zh) * 2015-12-18 2021-08-17 硅工厂股份有限公司 输出缓冲器及包括输出缓冲器的源极驱动电路
KR102487518B1 (ko) * 2016-02-17 2023-01-12 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
CN108039146B (zh) * 2018-01-02 2019-08-13 京东方科技集团股份有限公司 一种像素电路的驱动方法、驱动装置及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243436A (ja) * 2012-05-18 2013-12-05 Yamaha Corp ディレイ補正回路

Also Published As

Publication number Publication date
US20190259322A1 (en) 2019-08-22
US10810922B2 (en) 2020-10-20
CN110189716A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
US10777119B2 (en) Semiconductor device
KR101832491B1 (ko) 출력 회로와 데이터 드라이버 및 표시 장치
TWI639993B (zh) 具有強化轉動率之緩衝電路以及具有該電路的源極驅動電路
JP5623883B2 (ja) 差動増幅器及びデータドライバ
US9147361B2 (en) Output circuit, data driver and display device
US8963640B2 (en) Amplifier for output buffer and signal processing apparatus using the same
CN108091307B (zh) 输出电路以及液晶显示装置的数据驱动器
US8184083B2 (en) Source driver in liquid crystal display device, output buffer included in the source driver, and method of operating the output buffer
KR20120009565A (ko) 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
KR20080074689A (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
CN112054772A (zh) 压摆率调节电路、缓冲电路和压摆率调节方法
US10607560B2 (en) Semiconductor device and data driver
CN110189716B (zh) 用于驱动显示面板的设备和方法
US8294653B2 (en) Display panel driving voltage output circuit
US8692618B2 (en) Positive and negative voltage input operational amplifier set
US10673397B2 (en) Operational amplifier
JP6929624B2 (ja) 表示ドライバ及び半導体装置
KR20040066546A (ko) 연산증폭기
JP2019144548A (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法
CN115280672A (zh) 运算放大器、集成电路以及用于操作运算放大器和集成电路的方法
JP2009258237A (ja) 液晶駆動装置
JP5198177B2 (ja) 表示用駆動装置
US20240146263A1 (en) Differential amplifier and a data driving device
CN110473505B (zh) 输出缓冲器与源极驱动器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant