CN110188415B - 一种通用循环冗余校验电路ip核实现方法及*** - Google Patents

一种通用循环冗余校验电路ip核实现方法及*** Download PDF

Info

Publication number
CN110188415B
CN110188415B CN201910395108.8A CN201910395108A CN110188415B CN 110188415 B CN110188415 B CN 110188415B CN 201910395108 A CN201910395108 A CN 201910395108A CN 110188415 B CN110188415 B CN 110188415B
Authority
CN
China
Prior art keywords
cyclic redundancy
redundancy check
check circuit
input data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910395108.8A
Other languages
English (en)
Other versions
CN110188415A (zh
Inventor
余牧溪
刘志哲
赵晨旭
郭广浩
郭婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Remote Sensing Equipment
Original Assignee
Beijing Institute of Remote Sensing Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Remote Sensing Equipment filed Critical Beijing Institute of Remote Sensing Equipment
Priority to CN201910395108.8A priority Critical patent/CN110188415B/zh
Publication of CN110188415A publication Critical patent/CN110188415A/zh
Application granted granted Critical
Publication of CN110188415B publication Critical patent/CN110188415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种通用循环冗余校验电路IP核的实现方法及***，所述方法包括；根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。本发明的优点是：实现简单，通过处理器在线配置参数对数据进行循环冗余校验，简单灵活，在不改***件的基础上能够快速生成所需校验码，并能适应两种常用循环冗余校验电路形式，避免重复设计，节省设计成本；同时相比于软件循环冗余校验显著提升校验效率。

Description

一种通用循环冗余校验电路IP核实现方法及***
技术领域
本发明属于循环冗余校验电路领域，特别涉及一种通用循环冗余校验电路IP核的实现方法及***。
背景技术
在数据存储和数据通讯领域，为了保证数据正确，需采用检错手段，其中，循环冗余码(CRC码)是最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。根据应用环境不同，CRC码分为以下几种标准：CRC_12码，CRC_16码，CRC-32码等。另外在特殊领域，也可制定其他码长的CRC标准。
在实际应用中，数据存储和通讯***存在不同标准、不同形式、不同生成多项式的CRC码。设计人员如果对每一种标准进行设计、验证，将会浪费大量的时间和精力。特别是在ASIC、SOC芯片设计或FPGA相关设计中，如果针对特定的CRC标准和生成多项式设计后，电路结构固定，使用局限性很大。
发明内容
本发明的目的在于提供一种通用循环冗余校验电路IP核的设计实现方法，解决在数据存储和通讯领域不同校验需求下循环冗余校验电路需要重复设计的问题。
有鉴于此，本发明提供的技术方案是：一种通用循环冗余校验电路IP核实现方法，其特征在于，包括：
根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；
根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。
进一步地，还包括：根据应用需求在线对所述循环冗余校验电路通路进行实时更改的步骤。
进一步地，所述配置的信息包括：根据选择循环冗余校验电路形式配置相应校验码长度、生成多项式、移位寄存器初始值。
进一步地，还包括：配置输入数据长度、输入数据从存储器中读取的顺序以及校验码输出的顺序。
进一步地，根据所述配置的信息确定循环冗余校验电路通路包括：按照所配置的信息开始对输入数据进行校验码计算。
进一步地，还包括：计算结束时按配置的输出顺序输出校验码，并发出计算完成中断。
进一步地，所述***的校验需求包括：对不同来源的数据进行不同形式的循环冗余校验需求。
本发明的另一目的在于提供一种通用循环冗余校验电路IP核实现***，其特征在于，包括：
计数模块，用于根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；
移位寄存模块，用于根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。
进一步地，所述循环冗余校验电路形式为：移位寄存器最高比特位先与输入数据异或后，再反馈回生成多项式中参与异或的其它比特位。
进一步地，所述循环冗余校验电路形式为：移位寄存器最高比特位直接反馈到生成多项式中参与异或的其它比特位。
本发明实现了以下显著的有益效果：
实现简单，包括：根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。通过处理器在线配置参数来改变循环冗余校验电路的特性，简单灵活，并且可以在线进行实时更改，在不改***件的基础上能够快速生成需要的循环冗余校验电路，避免重复设计，节省设计成本，使设计的硬件模块具有可重用性。
附图说明
图1为本发明的一种通用循环冗余校验电路IP核的设计方法的结构示意图；
图2为本发明的循环冗余校验电路形式一的第一实施例示意图；
图3为本发明的循环冗余校验电路形式二的第一实施例示意图；
图4为本发明的循环冗余校验电路形式一的第二实施例示意图；
图5为本发明的循环冗余校验电路形式二的第二实施例示意图。
附图标记示意
1.计数模块 2.移位寄存模块
3.循环冗余校验电路形式一 4.循环冗余校验电路形式二
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明，根据下面说明和权利要求书，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均适用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是，为了清楚地说明本发明的内容，本发明特举多个实施例以进一步阐释本发明的不同实现方式，其中，该多个实施例是列举式而非穷举式。此外，为了说明的简洁，前实施例中已提及的内容往往在后实施例中予以省略，因此，后实施例中未提及的内容可相应参考前实施例。
虽然该发明可以以多种形式的修改和替换来扩展，说明书中也列出了一些具体的实施图例并进行详细阐述。应当理解的是，发明者的出发点不是将该发明限于所阐述的特定实施例，正相反，发明者的出发点在于保护所有给予由本权利声明定义的精神或范围内进行的改进、等效替换和修改。同样的元器件号码可能被用于所有附图以代表相同的或类似的部分。
请参照图1，本发明的一种通用循环冗余校验电路IP核实现方法，包括：根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。
优选地，还包括：根据应用需求在线对所述循环冗余校验电路通路进行实时更改的步骤。
优选地，所述配置的信息包括：根据选择循环冗余校验电路形式配置相应校验码长度、生成多项式、移位寄存器初始值。
优选地，还包括：配置输入数据长度、输入数据从存储器中读取的顺序以及校验码输出的顺序。
优选地，根据所述配置的信息确定循环冗余校验电路通路包括：按照所配置的信息开始对输入数据进行校验码计算。
优选地，还包括：计算结束时按配置的输出顺序输出校验码，并发出计算完成中断。
优选地，所述***的校验需求包括：对不同来源的数据进行不同形式的循环冗余校验需求。
作为具体的实施例，本发明的一种通用循环冗余校验电路IP核的实现方法，其具体步骤为：
第一步：构建通用循环冗余校验电路IP核的各个子模块。
通用循环冗余校验电路IP核的各个子模块，包括计数模块和移位寄存模块。
所述计数模块的功能为：产生输入数据读取使能及地址、输入数据比特开端使能等校验过程控制信号；
所述移位寄存模块的功能为：根据配置信息确定循环冗余校验电路通路，并根据控制信号移位寄存，产生输出校验数据和输出中断。
第二步：通过处理器对通用循环冗余校验电路IP核的可配置项进行配置。
在***上电复位之后，处理器要先对通用循环冗余校验电路IP核的可配置项进行配置，首先根据***的校验需求选择循环冗余校验电路形式一3或循环冗余校验电路形式二4；然后根据选定电路形式配置相应校验码长度、生成多项式、移位寄存器初始值；同时可配置输入数据长度、输入数据从存储器中读取的顺序以及校验码输出的顺序等；在处理器配置完所有可配置项后，***可按照所配置的参数开始对输入数据进行校验码计算，计算结束时按配置的输出顺序输出校验码，并发出计算完成中断。
第三步：根据具体需要和应用在线进行实时更改
在***运行的过程中，需要改变循环冗余校验电路的特性时，需要处理器对通用循环冗余校验电路IP核进行重新配置，***会根据新配置开始工作。
至此，实现了通用循环冗余校验电路IP核的设计。
请参照图1至图5，本发明的通用循环冗余校验电路IP核实现***，包括：计数模块1，用于根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；移位寄存模块2，用于根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。
优选地，所述循环冗余校验电路形式为：移位寄存器最高比特位先与输入数据异或后，再反馈回生成多项式中参与异或的其它比特位。
优选地，所述循环冗余校验电路形式为：移位寄存器最高比特位直接反馈到生成多项式中参与异或的其它比特位。
在一个实施例中，本发明的一种通用循环冗余校验电路IP核的设计实现方法的具体步骤为：
第一步：构建通用循环冗余校验电路IP核的各个子模块
如附图1所示，通用循环冗余校验电路IP核的各个子模块，包括计数模块1、移位寄存模块2。
所述计数模块1的功能为：根据外部配置的输入数据长度产生输入数据读取使能及地址、输入数据比特开端使能等校验过程控制信号；比如对长度64bit的输入数据进行校验，外部存储器每个地址存储32bit数据，则通过IP核内部计数器级联共产生两个数据读取使能和相应地址，从外部存储器读取两个32bit数据；进一步通过计数值将所述两个32bit数据按位输出形成64bit串行待校验数据，并在第一位串行待校验数据输出时产生输入数据比特开端使能信号。
所述移位寄存模块2的功能为：根据配置信息确定循环冗余校验电路通路，并根据控制信号移位寄存，产生输出校验数据和输出中断；比如外部配置选择循环冗余校验电路形式一3的电路形式，根据所述计数模块产生的开端使能信号，逐一将64bit串行待校验数据按照所述循环冗余校验电路形式一3的电路形式进行移位寄存，产生输出校验数据和输出中断。所述循环冗余校验电路形式一3和所述循环冗余校验电路形式二4的主要区别在于：所述循环冗余校验电路形式一3中移位寄存器最高比特位先与输入数据异或后，再反馈回生成多项式中参与异或的其它比特位；而所述循环冗余校验电路形式二4移位寄存器最高比特位直接反馈到生成多项式中参与异或的其它比特位。
第二步：通过处理器对通用循环冗余校验电路IP核的可配置项进行配置
如图2至图5所示，其中，图2循环冗余校验电路形式一的第一实施例示意图，以生成多项式G(x)＝X16+X12+X5+1为例。图3循环冗余校验电路形式二的第一实施例示意图，以生成多项式G(x)＝X16+X12+X5+1为例。图4循环冗余校验电路形式一的第二实施例示意图，以生成多项式G(x)＝X8+X7+X6+X4+X2+1为例。图5循环冗余校验电路形式二的第二实施例示意图，以生成多项式G(x)＝X8+X7+X6+X4+X2+1为例。
在***上电复位之后，处理器要先对通用循环冗余校验电路IP核的可配置项进行配置，首先根据***的校验需求选择循环冗余校验电路形式一3或循环冗余校验电路形式二4，如附图2和图3所示，其中处理器配置校验电路形式选择信号为1’b1代表选择所述循环冗余校验电路形式一3，处理器配置校验电路形式选择信号为1’b0代表选择所述循环冗余校验电路形式二4；然后根据选定电路形式配置其它配置项，比如配置校验码长度为16bit，配置生成多项式为G(x)＝X16+X12+X5+1、配置移位寄存器初始值为16’hABCD,配置输入数据长度为64bit，配置输入数据从存储器中读取的顺序以及校验码输出的顺序均为从高位到低位；在处理器配置完所有可配置项后，***会根据第一步中所述计数模块1和所述移位寄存模块2的协同工作，逐一将串行待校验数据按照与配置相应的循环冗余校验电路形式进行移位寄存，产生输出校验数据和输出中断。
第三步：根据具体需要和应用在线进行实时更改
在***运行的过程中，需要改变循环冗余校验电路的特性时，需要处理器对通用循环冗余校验电路IP核进行重新配置，***会根据新配置开始工作。比如***第一次做校验时配置输入数据长度为64bit，配置校验电路形式为所述循环冗余校验电路形式一3；第二次需对另一组长度为128bit的输入数据，按照所述循环冗余校验电路形式二4进行校验，则重新将该IP核的输入数据长度配置为128bit，并配置校验电路形式为所述循环冗余校验电路形式二4即可。再比如，***第三次需要修改CRC码长度为8bit，相应配置生成多项式为G(x)＝X8+X7+X6+X4+X2+1，配置移位寄存器初始值为8’h5A，并根据需求配置校验电路形式为所述循环冗余校验电路形式一3或所述循环冗余校验电路形式二4，如附图四和附图五所示，即可按新的配置开始工作。
至此，完成了通用循环冗余校验电路IP核的具体实现。
本发明实现了以下显著的有益效果：
实现简单，包括：根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；根据所述配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断。通过处理器在线配置参数来改变循环冗余校验电路的特性，简单灵活，并且可以在线进行实时更改，在不改***件的基础上能够快速生成需要的循环冗余校验电路，避免重复设计，节省设计成本，使设计的硬件模块具有可重用性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并部用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种通用循环冗余校验电路IP核实现方法，其特征在于，包括：
根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；
根据配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断；
在***上电复位之后，处理器要先对通用循环冗余校验电路IP核的可配置项进行配置，首先根据***的校验需求选择循环冗余校验电路形式一3或循环冗余校验电路形式二4；所述***的校验需求包括：对不同来源的数据进行不同形式的循环冗余校验需求；然后根据选定电路形式配置相应校验码长度、生成多项式、移位寄存器初始值；同时可配置输入数据长度、输入数据从存储器中读取的顺序以及校验码输出的顺序；在处理器配置完所有可配置项后，根据所述配置的信息确定循环冗余校验电路通路包括：***可按照所配置的参数开始对输入数据进行校验码计算；计算结束时按配置的输出顺序输出校验码，并发出计算完成中断；所述循环冗余校验电路形式为：移位寄存器最高比特位先与输入数据异或后，再反馈回生成多项式中参与异或的其它比特位；移位寄存器最高比特位直接反馈到生成多项式中参与异或的其它比特位；
在***运行的过程中，需要改变循环冗余校验电路的特性时，需要处理器对通用循环冗余校验电路IP核进行重新配置，***会根据新配置开始工作。
2.一种通用循环冗余校验电路IP核实现***，其特征在于，包括：
计数模块，用于根据外部配置的待校验数据长度进行地址计数与数据位计数，并产生输入数据读取使能及地址、输入数据比特开端使能校验过程控制信号；
移位寄存模块，用于根据配置的信息确定循环冗余校验电路形式，并根据控制信号移位寄存，产生输出校验数据和输出中断；
在***上电复位之后，处理器要先对通用循环冗余校验电路IP核的可配置项进行配置，首先根据***的校验需求选择循环冗余校验电路形式一3或循环冗余校验电路形式二4；所述***的校验需求包括：对不同来源的数据进行不同形式的循环冗余校验需求；然后根据选定电路形式配置相应校验码长度、生成多项式、移位寄存器初始值；同时可配置输入数据长度、输入数据从存储器中读取的顺序以及校验码输出的顺序；在处理器配置完所有可配置项后，根据所述配置的信息确定循环冗余校验电路通路包括：***可按照所配置的参数开始对输入数据进行校验码计算；计算结束时按配置的输出顺序输出校验码，并发出计算完成中断；所述循环冗余校验电路形式为：移位寄存器最高比特位先与输入数据异或后，再反馈回生成多项式中参与异或的其它比特位；移位寄存器最高比特位直接反馈到生成多项式中参与异或的其它比特位；
在***运行的过程中，需要改变循环冗余校验电路的特性时，需要处理器对通用循环冗余校验电路IP核进行重新配置，***会根据新配置开始工作。
CN201910395108.8A 2019-05-13 2019-05-13 一种通用循环冗余校验电路ip核实现方法及*** Active CN110188415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910395108.8A CN110188415B (zh) 2019-05-13 2019-05-13 一种通用循环冗余校验电路ip核实现方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910395108.8A CN110188415B (zh) 2019-05-13 2019-05-13 一种通用循环冗余校验电路ip核实现方法及***

Publications (2)

Publication Number Publication Date
CN110188415A CN110188415A (zh) 2019-08-30
CN110188415B true CN110188415B (zh) 2023-05-26

Family

ID=67716083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910395108.8A Active CN110188415B (zh) 2019-05-13 2019-05-13 一种通用循环冗余校验电路ip核实现方法及***

Country Status (1)

Country Link
CN (1) CN110188415B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111897674B (zh) * 2020-08-07 2024-07-19 上海富瀚微电子股份有限公司 一种循环冗余校验电路ip核实现***及方法
CN115549854B (zh) * 2021-06-30 2024-07-12 上海寒武纪信息科技有限公司 循环冗余校验方法、装置、存储介质以及电子设备
CN116756082B (zh) * 2023-08-16 2023-10-27 沐曦集成电路(上海)有限公司 一种可配置的功能模块文件的生成方法及***
CN117271201B (zh) * 2023-11-22 2024-03-19 北京紫光芯能科技有限公司 循环冗余校验装置及循环冗余校验方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080029634A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 순환 잉여 검사 회로
CN101527615A (zh) * 2009-04-07 2009-09-09 华为技术有限公司 一种循环冗余校验crc码的实现方法和装置
CN102546089A (zh) * 2011-01-04 2012-07-04 中兴通讯股份有限公司 循环冗余校验crc码的实现方法及装置
CN108880562A (zh) * 2017-05-11 2018-11-23 珠海格力电器股份有限公司 循环冗余校验电路及其方法、装置以及芯片、电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080029634A (ko) * 2006-09-29 2008-04-03 주식회사 하이닉스반도체 순환 잉여 검사 회로
CN101527615A (zh) * 2009-04-07 2009-09-09 华为技术有限公司 一种循环冗余校验crc码的实现方法和装置
CN102546089A (zh) * 2011-01-04 2012-07-04 中兴通讯股份有限公司 循环冗余校验crc码的实现方法及装置
CN108880562A (zh) * 2017-05-11 2018-11-23 珠海格力电器股份有限公司 循环冗余校验电路及其方法、装置以及芯片、电子设备

Also Published As

Publication number Publication date
CN110188415A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
CN110188415B (zh) 一种通用循环冗余校验电路ip核实现方法及***
US6385751B1 (en) Programmable, reconfigurable DSP implementation of a Reed-Solomon encoder/decoder
US9071275B2 (en) Method and device for implementing cyclic redundancy check codes
CN107154836B (zh) 一种基于fpga的并行循环冗余crc校验方法
CN112214349B (zh) 一种数据循环冗余校验装置和方法
CN101223700A (zh) 用于配置循环冗余校验（crc）产生电路以对数据流执行crc的方法和设备
CN108880562A (zh) 循环冗余校验电路及其方法、装置以及芯片、电子设备
US6442729B1 (en) Convolution code generator and digital signal processor which includes the same
JP2001298370A (ja) 符号化装置
CN113300716A (zh) 循环冗余校验码的生成方法、设备以及计算机可读介质
JP2007174312A (ja) 符号化回路およびデジタル信号処理回路
CN103840835A (zh) 一种数据解压缩方法及装置
CN113452381B (zh) 基于fpga的crc实现***
El-Medany FPGA implementation of CRC with error correction
CN103399727A (zh) 硬件整数饱和侦测器、侦测饱和的方法及其硬件装置
KR102058495B1 (ko) 오류 검출 회로 및 이를 이용하는 반도체 집적회로
CN114448565B (zh) 循环冗余校验计算方法、装置、电子设备及存储介质
CN107819621B (zh) 一种网关的配置方法、装置及网关
CN116016296B (zh) 一种基于json的二进制数据处理方法、***及设备
CN114944889B (zh) 一种基于可参数化配置的多功能通信数据校验***和方法
JP4219655B2 (ja) デバイス間結線チェック方法
El-Medany Reconfigurable CRC IP core design on xilinx spartan 3AN FPGA
CN115765975B (zh) Sha-256算法的低功耗实现方法、芯片、服务器及存储介质
US7043502B1 (en) Methodology for JEDEC file repair through compression field techniques
CN114520710A (zh) Usb2.0协议五比特循环冗余校验方法、装置和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant