CN110515292B - 基于双向运行环形进位链的tdc电路及测量方法 - Google Patents

Abstract

本发明公开了一种基于双向运行环形进位链的TDC电路及测量方法。该电路包括标准、非标准两个延时线通道和时间分析模块，其中两个延时线通道分别包括时间提取、粗计时、细计时和时间戳组合四个子模块。方法为：在标准延时线通道中，被测信号沿慢延时线传播，粗计时时钟信号沿快延时线传播，细计时模块计算出二者的时间间隔传递到时间戳组合模块；在非标准延时线通道中，被测信号沿快延时线传播，粗计时时钟信号沿慢延时线传播，细计时模块计算出二者的时间间隔传递到时间戳组合模块；时间分析模块接收两个通道的结果，取细计数值小的延时线对应的时间戳作为输出结果。本发明降低了均方根误差，提高了TDC分辨率，节省了资源成本。

Description

基于双向运行环形进位链的TDC电路及测量方法

技术领域

本发明属于时间量的数字化测量技术领域，特别是一种基于双向运行环形进位链的TDC电路及测量方法。

背景技术

在许多高能核实验中，需要高分辨率时间-数字转换器(TDC)来帮助确定粒子类型。TDC还可以应用于许多与精确计时相关的场合，如医用飞行正电子发射断层扫描(PET)、激光雷达、自动测试设备(ATE)和全数字锁相环(PLL)电路。与专用集成电路(ASIC)相比，基于FPG的TDC具有成本低、可重构性强、灵活性强、开发周期短的优点。

TDC通常包含两个时间测量步骤：一个粗计时模块用于扩大整个测量范围，一个细计时模块用于提高分辨率。细计时模块用于测量粗计时模块整个周期的时间范围。粗计时计数器(由粗计时模块给出)和细计时计数器(由细计时模块给出)组合在一起生成表示事件发生时刻的时间戳，通过建立两个这样的TDC通道来测量一个精密的时间间隔。

对于FPGA平台，构建细计时模块的主要技术是抽头延时线。但是为了构建高分辨率的TDC，使用抽头延时线时进位链的长度必须相当长，在现代设计中至少要超过100个延时单元，这将花费大量的资源成本，且其微分非线性(DNL)误差和积分非线性(INL)误差相对较大。在以往的方案中，有提出组织成环状的进位链，形成环形振荡器(ROs)的TDC电路，这种TDC的DNL和INL要小得多，大多小于1LSB，且需要的延时线相对较少，花费的成本资源较少，这种方法虽然能够通过调整振荡周期获得低于10ps的分辨率，但累积的振荡抖动次数最终限制了可达到的分辨率。由于ROs的延时没有得到补偿，其均方根误差随振荡次数的平方根成比例增加，但是又不能选择太小的分辨率来避免较大的均方根误差。

发明内容

本发明的目的在于提供一种分辨率高、均方根误差低的基于双向运行环形进位链的TDC电路及测量方法。

实现本发明目的的技术解决方案为：一种基于双向运行环形进位链的TDC电路，包括标准延时线通道、非标准延时线通道和时间分析模块，其中标准延时线通道和非标准延时线通道结构相同，包括时间提取模块、粗计时模块、细计时模块和时间戳组合模块；所述时间提取模块、细计时模块、时间戳组合模块和时间分析模块依次相连，粗计时模块与时间戳组合模块相连；

所述时间提取模块，用于寻找和搜索出现于被测信号后且距离被测信号最近的粗时钟信号，并将分别经过不同延时的被测信号和粗计时时钟信号传递到细计时模块；

所述细计时模块，用于测量被测信号和粗计时时钟信号之间的时间间隔，产生时间戳结果中的细计时部分；

所述粗计时模块，用于产生时间戳结果中的粗计时部分；

所述时间戳组合模块，用于输出完整的时间戳结果；

所述时间分析模块，用于将两种延时线通道产生的时间戳结果进行分析，选用细计数值相对小的延时线对应的时间戳作为最终输出结果。

进一步地，所述标准延时线通道将被测信号传递到慢延时线上，粗计时时钟信号传递到快延时线上；非标准延时线通道则是将被测信号传递到快延时线上，粗计时时钟信号传递到慢延时线上。

进一步地，所述细计时模块包括第一延时线、第二延时线、鉴相器、细计数器和第一～第四脉冲整形模块；

所述第一延时线的输入端连接第一脉冲整形模块；第一延时线的输出端与鉴相器的数据端口相连，并通过第二脉冲整形模块与细计数器的时钟端口、2选1的Mux相连，2选1的Mux通过或门与第一延时线的输入端相连从而形成第一振荡环形进位链；

所述第二延时线的输入端连接第三脉冲整形模块；第二延时线的输出端与鉴相器的时钟端口相连，并通过第四脉冲整形模块、一个2选1的Mux、或门与第二延时线的输入端相连形成第二振荡环形进位链；

所述鉴相器的输出端口与细计数器的使能端口相连，用于判断领先信号与落后信号的相对时间关系，并控制细计数器的使能端口；

所述细计数器，用于输出时间戳结果中的细计时部分；

所述第一～第四脉冲整形模块，用于控制振荡环路中传播信号的高电平持续时间，使细计数测量范围能够覆盖粗计数时钟周期。

进一步地，所述第一延时线包括n₁个延时单元和具有n₁个输入端口的第一多路复用器，其中n₁的值根据PC端输送的sel₁值确定；第i个延时单元输出端与第一多路复用器的第i个输入端相连，并与第i+1个延时单元输入端相连，其中1≤i≤n₁-1；

所述第二延时线包括n₂个延时单元和n₂个输入的第二多路复用器，其中n₂的值根据PC端输送的sel₂值确定；第j个延时单元输出端与第二多路复用器的第j个输入端相连，并与第j+1个延时单元输入端相连，其中1≤j≤n₂-1；

n个输入多路复用器分别对应进位链的n个延时单元，延时单元的第p输出端连接到多路复用器的第p个输入端，同时，根据由PC端设置的SEL的信道选择值，只有一个连接是有效的，因此该电路具有N个不同的进位链环，通过PC机程序进行动态切换和控制；在两个长度分别为n₁、n₂的进位链中，可能的组合元素(sel₁,sel₂)的数目是n₁×n₂，对应每个(sel₁,sel₂)，计算分辨率：T_cyc1-T_cyc2，其中T_cyc1表示第一延时线构成进位链的振荡周期，T_cyc2代表第二延时线进位链的振荡周期；通过独立地从1到n枚举sel₁和sel₂，并记录相应的T_cyc1和T_cyc2，就能覆盖整个组合集，并且只需要n₁+n₂次操作；通过在多路复用器的输出端接收振荡信号，利用外部示波器观察获得T_cyc1和T_cyc2，最后通过选择(sel₁,sel₂)组合来得到TDC的目标分辨率。

进一步地，在标准延时线通道、非标准延时线通道的时间提取模块和细计时模块之间分别***一个级联反相器纵向可调链，分别对τ_up和τ_null进行调整，通过对逆变器的数量进行修改，使τ_up和τ_null都为正，并趋近于0；其中τ_up为被测信号和时钟信号的前端信号的额外延迟，τ_null为被测信号和时钟信号的后端信号的额外延迟。

一种基于双向运行环形进位链的TDC测量方法，包括以下步骤：

步骤1、在标准延时线通道中，被测信号作为领先信号经时间提取模块沿慢延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿快延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔并传递到时间戳组合模块；

步骤2、在非标准延时线通道中，被测信号作为领先信号经时间提取模块沿快延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿慢延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔并传递到时间戳组合模块；

步骤3、时间分析模块接收步骤1和步骤2中时间戳组合模块传递来的结果，分析两个通道的细计数值，取细计数值相对小的延时线对应的时间戳作为输出结果。

本发明与现有技术相比，其显著优点在于：(1)能够将最大振荡周期数或细计数值降低一半，提高了分辨率，降低了RMS误差；(2)拥有较好的积分非线性和微分非线性；(3)使用Vernier测量原理，缩短了延时线长度，减少了所需资源消耗。

附图说明

图1为本发明基于双向运行环形进位链的TDC电路的结构示意图。

图2为本发明中TDC电路单通道的结构示意图。

图3为本发明中TDC电路中细计时模块的结构示意图。

图4为本发明中细计时模块中动态延时可变环形振荡器RO的结构示意图。

图5为本发明中采用双向延时线的工作原理示意图。

图6为本发明中级联反相器的长度可调链的原理示意图。

图7为本发明实施例中标准延时线通道的微分非线性DNL曲线图。

图8为本发明实施例中标准延时线通道的积分非线性INL曲线图。

图9为本发明实施例中非标准延时线通道的微分非线性DNL曲线图。

图10为本发明实施例中非标准延时线通道的积分非线性INL曲线图。

图11为本发明实施例中时间延时在3444ps处未改进的测量时间分布直方图。

图12为本发明实施例中时间延时在3444ps处改进后的测量时间分布直方图。

图13为本发明实施例中时间延时在23371ps处未改进的测量时间分布直方图。

图14为本发明实施例中时间延时在23371ps处改进后的测量时间分布直方图。

具体实施方式

本发明基于双向运行环形进位链的TDC电路，包括标准延时线通道、非标准延时线通道和时间分析模块，其中标准延时线通道和非标准延时线通道结构相同，包括时间提取模块、粗计时模块、细计时模块和时间戳组合模块；所述时间提取模块、细计时模块、时间戳组合模块和时间分析模块依次相连，粗计时模块与时间戳组合模块相连；

所述时间提取模块，用于寻找和搜索出现于被测信号后且距离被测信号最近的粗时钟信号，并将分别经过不同延时的被测信号和粗计时时钟信号传递到细计时模块；

所述细计时模块，用于测量被测信号和粗计时时钟信号之间的时间间隔，产生时间戳结果中的细计时部分；

所述粗计时模块，用于产生时间戳结果中的粗计时部分；

所述时间戳组合模块，用于输出完整的时间戳结果；

所述时间分析模块，用于将两种延时线通道产生的时间戳结果进行分析，选用细计数值相对小的延时线对应的时间戳作为最终输出结果。

进一步地，所述标准延时线通道将被测信号传递到慢延时线上，粗计时时钟信号传递到快延时线上；非标准延时线通道则是将被测信号传递到快延时线上，粗计时时钟信号传递到慢延时线上。

进一步地，所述细计时模块包括第一延时线、第二延时线、鉴相器、细计数器和第一～第四脉冲整形模块；

所述第一延时线的输入端连接第一脉冲整形模块；第一延时线的输出端与鉴相器的数据端口相连，并通过第二脉冲整形模块与细计数器的时钟端口、2选1的Mux相连，2选1的Mux通过或门与第一延时线的输入端相连从而形成第一振荡环形进位链；

所述第二延时线的输入端连接第三脉冲整形模块；第二延时线的输出端与鉴相器的时钟端口相连，并通过第四脉冲整形模块、一个2选1的Mux、或门与第二延时线的输入端相连形成第二振荡环形进位链；

所述鉴相器的输出端口与细计数器的使能端口相连，用于判断领先信号与落后信号的相对时间关系，并控制细计数器的使能端口；

所述细计数器，用于输出时间戳结果中的细计时部分；

所述第一～第四脉冲整形模块，用于控制振荡环路中传播信号的高电平持续时间，使细计数测量范围能够覆盖粗计数时钟周期。

进一步地，所述第一延时线包括n₁个延时单元和具有n₁个输入端口的第一多路复用器，其中n₁的值根据PC端输送的sel₁值确定；第i个延时单元输出端与第一多路复用器的第i个输入端相连，并与第i+1个延时单元输入端相连，其中1≤i≤n₁-1；

所述第二延时线包括n₂个延时单元和n₂个输入的第二多路复用器，其中n₂的值根据PC端输送的sel₂值确定；第j个延时单元输出端与第二多路复用器的第j个输入端相连，并与第j+1个延时单元输入端相连，其中1≤j≤n₂-1；

n个输入多路复用器分别对应进位链的n个延时单元，延时单元的第p输出端连接到多路复用器的第p个输入端，同时，根据由PC端设置的SEL的信道选择值，只有一个连接是有效的，因此该电路具有N个不同的进位链环，通过PC机程序进行动态切换和控制；在两个长度分别为n₁、n₂的进位链中，可能的组合元素(sel₁,sel₂)的数目是n₁×n₂，对应每个(sel₁,sel₂)，计算分辨率：T_cyc1-T_cyc2，其中T_cyc1表示第一延时线构成进位链的振荡周期，T_cyc2代表第二延时线进位链的振荡周期；通过独立地从1到n枚举sel₁和sel₂，并记录相应的T_cyc1和T_cyc2，就能覆盖整个组合集，并且只需要n₁+n₂次操作；通过在多路复用器的输出端接收振荡信号，利用外部示波器观察获得T_cyc1和T_cyc2，最后通过选择(sel₁,sel₂)组合来得到TDC的目标分辨率。

进一步地，在标准延时线通道、非标准延时线通道的时间提取模块和细计时模块之间分别***一个级联反相器纵向可调链，分别对τ_up和τ_null进行调整，通过对逆变器的数量进行修改，使τ_up和τ_null都为正，并趋近于0；其中τ_up为被测信号和时钟信号的前端信号的额外延迟，τ_null为被测信号和时钟信号的后端信号的额外延迟。

一种基于双向运行环形进位链的TDC测量方法，包括以下步骤：

步骤1、在标准延时线通道中，被测信号作为领先信号经时间提取模块沿慢延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿快延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔并传递到时间戳组合模块；

步骤2、在非标准延时线通道中，被测信号作为领先信号经时间提取模块沿快延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿慢延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔并传递到时间戳组合模块；

步骤3、时间分析模块接收步骤1和步骤2中时间戳组合模块传递来的结果，分析两个通道的细计数值，取细计数值相对小的延时线对应的时间戳作为输出结果。

下面结合附图和具体实施例对本发明作进一步详细说明。

结合图1、图2，本发明一种基于双向运行环形进位链的TDC电路，包括标准延时线通道、非标准延时线通道和时间分析模块，其中标准延时线通道和非标准延时线通道结构相同，包括时间提取模块、粗计时模块、细计时模块和时间戳组合模块；所述时间提取模块、细计时模块、时间戳组合模块和时间分析模块依次相连，粗计时模块与时间戳组合模块相连；

所述时间提取模块，用于寻找和搜索出现于被测信号后且距离被测信号最近的粗时钟信号，并将分别经过不同延迟的被测信号和粗计时时钟信号传递到细计时模块；

所述细计时模块，用于测量被测信号和粗计时时钟信号之间的时间间隔，产生时间戳结果中的细计时部分；细计时模块由两个环状进位链构成的环形振荡器组成，通过将最后一个延时单元连接到第一个延时单元，形成环形进位链。通过分配不同数量的延时单元，两个环形振荡器的振荡周期差别很小，而环形振荡器的振荡周期决定了分辨率；细计时模块的工作原理是基于Vernier模式，在标准的延时线结构中，是将超前的被测信号馈送到慢速环形振荡器和延时时钟信号到快速环形振荡器，利用D型触发器识别滞后信号超过超前信号的时刻，并用计数器记录超越时刻的振荡数，最后根据计数器值，得到高分辨率的时间戳结果；

所述粗计时模块，用于产生时间戳结果中的粗计时部分，使用粗计数器记录时钟周期T的数目；

所述时间戳组合模块，用于输出完整的时间戳结果；

所述时间分析模块，用于将两种延时线通道产生的时间戳结果进行分析，选用细计数值相对较小延时线对应的时间戳作为最终输出结果。

进一步地，结合图3，细计时模块包括第一延时线、第二延时线、鉴相器、细计数器和第一～第四脉冲整形模块；

所述第一延时线的输入端连接第一脉冲整形模块；第一延时线的输出端与鉴相器的数据端口相连，并通过第二脉冲整形模块与细计数器的时钟端口、2选1的Mux相连，2选1的Mux通过或门与第一延时线的输入端相连从而形成第一振荡环形进位链；

所述第二延时线的输入端连接第三脉冲整形模块；第二延时线的输出端与鉴相器的时钟端口相连，并通过第四脉冲整形模块、一个2选1的Mux、或门与第二延时线的输入端相连形成第二振荡环形进位链；

所述鉴相器的输出端口与细计数器的使能端口相连，用于判断领先信号与落后信号的相对时间关系，并控制细计数器的使能端口；

所述细计数器，用于输出时间戳结果中的细计时部分；

所述第一～第四脉冲整形模块，用于控制振荡环路中传播信号的高电平持续时间，使细计数测量范围能够覆盖粗计数时钟周期。

进一步地，结合图4，所述第一延时线包括n₁个延时单元和具有n₁个输入端口的第一多路复用器，其中n₁的值根据PC端输送的sel₁值确定；第i个延时单元输出端与第一多路复用器的第i个输入端相连，并与第i+1个延时单元输入端相连，其中1≤i≤n₁-1；

所述第二延时线包括n₂个延时单元和n₂个输入的第二多路复用器，其中n₂的值根据PC端输送的sel₂值确定；第j个延时单元输出端与第二多路复用器的第j个输入端相连，并与第j+1个延时单元输入端相连，其中1≤j≤n₂-1；

n个输入多路复用器分别对应进位链的n个延时单元，延时单元的第p输出连接到多路复用器的第p个输入端；同一时间，根据由信息解析模块PC端设置的SEL的信道选择值，只有一个连接是有效的，因此该电路具有N个不同的进位链环，可以通过PC机程序进行动态切换和控制；在两个长度分别为n₁、n₂的进位链中，可能的组合元素(sel₁,sel₂)的数目是n₁×n₂，对应每个(sel₁,sel₂)，可以计算分辨率：T_cyc1-T_cyc2，其中T_cyc1表示第一延时线构成进位链的振荡周期，T_cyc2代表第二延时线进位链的振荡周期；通过独立地从1到n枚举sel₁和sel₂，并记录相应的T_cyc1和T_cyc2，就能覆盖整个组合集，并且只需要n₁+n₂次操作；通过在多路复用器的输出端接收振荡信号，利用外部示波器观察获得T_cyc1和T_cyc2，最后通过选用(sel₁,sel₂)组合来得到TDC的目标分辨率。

进一步地，结合图5，标准延时线通道的时间戳组合模块得到的时间戳结果是领先的被测信号沿正方向追上滞后时钟信号时的时刻，非标准延时线通道的时间戳组合模块得到的时间戳结果是滞后的时钟信号沿反方向追上领先的被测信号时的时刻，最后两种延时线通道的时间戳结果传递到时间分析模块，分析两个通道细计数值，用细计数值相对较小延时线对应的时间戳作为最终输出结果。

进一步地，结合图6，在标准延时线通道、非标准延时线通道的时间提取模块和细计时模块之间分别***一个级联反相器纵向可调链，分别对τ_up和τ_null进行调整，通过对逆变器的数量进行修改，使τ_up和τ_null都为正，并尽可能趋近于0；其中τ_up为被测信号和时钟信号的前端信号的额外延迟，τ_null为被测信号和时钟信号的后端信号的额外延迟。

一种基于双向运行环形进位链的TDC转换方法，包括以下步骤：

步骤1、在标准延时线通道中，被测信号作为领先信号经时间提取模块沿慢延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿快延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔传递到时间戳组合模块；

步骤2、在非标准延时线通道中，被测信号作为领先信号经时间提取模块沿快延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿慢延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔传递到时间戳组合模块；

步骤3、时间分析模块接收步骤1和步骤2中时间戳组合模块传递来的结果，分析两个通道的细计数值，取细计数值相对较小延时线对应的时间戳作为最终输出结果。

进一步地，使用双向运行环形进位链可提高TDC分辨率的原因如下：

其中，σ表示均方根误差RMS，k为电路相关常数因子，主要受电路整体噪声影响，T_cyc为环形振荡器(ROs)的振荡周期，n为振荡次数，r为细计时模块的分辨率，ΔT为需要测量的细时间间隔；

由公式可以看出，均方根误差σ正比于总振荡数n的平方根。本电路使一个事件同时触发两种不同类型的延时线结构，生成两个不同数值的细计时值结果，选用细计数值较小的延时线对应的时间戳作为最终输出结果，这样可使振荡次数n减小一半，有效地降低均方根误差σ，从而提高TDC分辨率。

实施例

在本实施例中，设定粗计时计数器的宽度为9位，在600Mhz的时钟速率下运行；细计时计数器宽度7位，这样可以支持较高的分辨率(可以达到1667/2⁷＝13ps)；被测信号由函数发生器(Tektronix Co.的AFG3251)生成，重复频率为200.1KHz；考虑到被测信号与TDC的时钟信号是异步的，先要通过代码密度测试来确定其分辨率、DNL和INL性能；实验是在标准电压1100mv，环境温度20℃下进行的。

结合图7、图8可知，标准延时线通道测得的时间戳结果，DNL在-0.17LSB～0.10LSB范围内，INL在-0.04LSB～0.19LSB范围内；结合图9，图10可知，非标准延时线通道测得的时间戳结果，DNL在-0.20LSB～0.25LSB范围内，INL在0.03LSB～0.82LSB范围内，由此可以看出，采用本发明所得到的细计时结果的DNL和INL相对较低。

接着采用细计时间隔检验对均方根误差进行评估。如图11、图12给出的时间分布直方图所示，时间延时在3444ps左右处最终的测量结果，未改进的RMS误差结果为38ps，采用双向延时法得出的结果是27ps，改进效果显著；如图13、图14给出时间分布直方图所示，时间延时在23371ps左右处最终的测量结果，未改进的RMS误差结果为39ps，采用本发明得出的结果是28ps，改进效果显著，由此可以看出，采用本发明可以将TDC分辨率从30～40ps量级提高到20～30ps量级。

本发明提出的基于双向运行环形进位链的TDC电路及测量方法，可以有效地减少细计时测量过程中的振荡次数，从而显著降低RMS误差，提高分辨率。从实验结果可以看出，该方法可以将最大振荡周期数或细计数值降低一半，使得分辨率从30～40ps量级提高到20～30ps量级；拥有较好的积分非线性和微分非线性；使用Vernier测量原理，缩短了延时线长度，减少了所需资源消耗。

Claims (4)

1.一种基于双向运行环形进位链的TDC电路，其特征在于，包括标准延时线通道、非标准延时线通道和时间分析模块，其中标准延时线通道和非标准延时线通道结构相同，包括时间提取模块、粗计时模块、细计时模块和时间戳组合模块；所述时间提取模块、细计时模块、时间戳组合模块和时间分析模块依次相连，粗计时模块与时间戳组合模块相连；

所述时间提取模块，用于寻找和搜索出现于被测信号后且距离被测信号最近的粗时钟信号，并将分别经过不同延时的被测信号和粗计时时钟信号传递到细计时模块；

所述细计时模块，用于测量被测信号和粗计时时钟信号之间的时间间隔，产生时间戳结果中的细计时部分；

所述粗计时模块，用于产生时间戳结果中的粗计时部分；

所述时间戳组合模块，用于输出完整的时间戳结果；

所述时间分析模块，用于将两种延时线通道产生的时间戳结果进行分析，选用细计数值相对小的延时线对应的时间戳作为最终输出结果；

所述细计时模块包括第一延时线、第二延时线、鉴相器、细计数器和第一～第四脉冲整形模块；

所述第一延时线的输入端连接第一脉冲整形模块；第一延时线的输出端与鉴相器的数据端口相连，并通过第二脉冲整形模块与细计数器的时钟端口、2选1的Mux相连，2选1的Mux通过或门与第一延时线的输入端相连从而形成第一振荡环形进位链；

所述第二延时线的输入端连接第三脉冲整形模块；第二延时线的输出端与鉴相器的时钟端口相连，并通过第四脉冲整形模块、一个2选1的Mux、或门与第二延时线的输入端相连形成第二振荡环形进位链；

所述鉴相器的输出端口与细计数器的使能端口相连，用于判断领先信号与落后信号的相对时间关系，并控制细计数器的使能端口；

所述细计数器，用于输出时间戳结果中的细计时部分；

所述第一～第四脉冲整形模块，用于控制振荡环路中传播信号的高电平持续时间，使细计数测量范围能够覆盖粗计数时钟周期；

所述第一延时线包括n₁个延时单元和具有n₁个输入端口的第一多路复用器，其中n₁的值根据PC端输送的sel₁值确定；第i个延时单元输出端与第一多路复用器的第i个输入端相连，并与第i+1个延时单元输入端相连，其中1≤i≤n₁-1；

所述第二延时线包括n₂个延时单元和n₂个输入的第二多路复用器，其中n₂的值根据PC端输送的sel₂值确定；第j个延时单元输出端与第二多路复用器的第j个输入端相连，并与第j+1个延时单元输入端相连，其中1≤j≤n₂-1；

n个输入多路复用器分别对应进位链的n个延时单元，延时单元的第p输出端连接到多路复用器的第p个输入端，同时，根据由PC端设置的SEL的信道选择值，只有一个连接是有效的，因此该电路具有N个不同的进位链环，通过PC机程序进行动态切换和控制；在两个长度分别为n₁、n₂的进位链中，组合元素(sel₁,sel₂)的数目是n₁×n₂，对应每个(sel₁,sel₂)，计算分辨率：T_cyc1-T_cyc2，其中T_cyc1表示第一延时线构成进位链的振荡周期，T_cyc2代表第二延时线进位链的振荡周期；通过独立地从1到n枚举sel₁和sel₂，并记录相应的T_cyc1和T_cyc2，就能覆盖整个组合集，并且只需要n₁+n₂次操作；通过在多路复用器的输出端接收振荡信号，利用外部示波器观察获得T_cyc1和T_cyc2，最后通过选择(sel₁,sel₂)组合来得到TDC的目标分辨率。

2.根据权利要求1所述的基于双向运行环形进位链的TDC电路，其特征在于，所述标准延时线通道将被测信号传递到慢延时线上，粗计时时钟信号传递到快延时线上；非标准延时线通道则是将被测信号传递到快延时线上，粗计时时钟信号传递到慢延时线上。

3.根据权利要求1所述的基于双向运行环形进位链的TDC电路，其特征在于，在标准延时线通道、非标准延时线通道的时间提取模块和细计时模块之间分别***一个级联反相器纵向可调链，分别对τ_up和τ_null进行调整，通过对逆变器的数量进行修改，使τ_up和τ_null都为正，并趋近于0；其中τ_up为被测信号和时钟信号的前端信号的额外延迟，τ_null为被测信号和时钟信号的后端信号的额外延迟。

4.一种基于双向运行环形进位链的TDC测量方法，其特征在于，该方法基于权利要求1～3任一项所述的双向运行环形进位链的TDC电路，包括以下步骤：

步骤1、在标准延时线通道中，被测信号作为领先信号经时间提取模块沿慢延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿快延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔并传递到时间戳组合模块；

步骤2、在非标准延时线通道中，被测信号作为领先信号经时间提取模块沿快延时线传播，粗计时时钟信号作为落后信号经时间提取模块沿慢延时线传播，细计时模块计算出被测信号与粗计时时钟信号的时间间隔并传递到时间戳组合模块；

步骤3、时间分析模块接收步骤1和步骤2中时间戳组合模块传递来的结果，分析两个通道的细计数值，取细计数值相对小的延时线对应的时间戳作为输出结果。

Images