CN110166040B - 一种io复用电路、集成电路和控制方法 - Google Patents

Abstract

本发明公开了一种IO复用电路、集成电路和控制方法，所述IO复用电路包括第一与非门、第二与非门、非门、推挽电路、第一开关管和第二开关管，所述第一与非门的第三输入端与所述第二与非门的输出端连接，所述第二与非门的第一输入端与所述第一与非门的第二输入端连接，所述第二与非门的输出端分别与所述第一与非门的第三输入端以及所述非门的输入端连接。本发明实施例中的IO复用电路可以通过接收开漏‑推挽选择信号、输入‑输出选择信号、上拉控制信号和下拉控制信号，分别实现推挽输出、开漏输出、高阻态输出、上拉输入和下拉输入等功能，只需要一组电路就可以实现多组电路的功能，节约硬件成本。本发明广泛应用于电子电路技术领域。

Description

一种IO复用电路、集成电路和控制方法

技术领域

本发明涉及电子电路技术领域，尤其是一种IO复用电路、集成电路和控制方法。

背景技术

IO是输出和输出(Input/Output)的英文缩写。IO电路是电子电路尤其是集成电路的重要组成部分，在集成电路中，IO电路将集成电路内核与***电路连接起来，起到电平匹配、阻抗变换、功率放大和保护等的作用。在实际应用中，集成电路所连接的***电路具有不同的性质，例如有的***电路属于负载，有的***电路属于功放电路等，不同的***电路分别适用于推挽输出、开漏输出、上拉输入和下拉输入等IO方式。但现有的IO电路尤其是集成电路内部的电路，其功能已由其硬件结构决定，如果要使集成电路可以实现推挽输出、开漏输出、上拉输入和下拉输入等多种不同的IO方式，就要设置多组不同的IO电路，从而增加硬件成本。尤其是在集成电路设计和生产过程中，IO电路需要占用较大的版图面积，如果设计多组IO电路，将会大幅增加设计难度和制造成本。

发明内容

为了解决上述技术问题，本发明的目的在于提供一种IO复用电路、集成电路和控制方法。

一方面，本发明实施例包括一种IO复用电路，包括第一与非门、第二与非门、非门、推挽电路、第一开关管和第二开关管；

所述第一与非门上设有第一输入端、第二输入端和第三输入端；所述第一与非门的第三输入端与所述第二与非门的输出端连接；

所述第二与非门上设有第一输入端和第二输入端；所述第二与非门的第一输入端与所述第一与非门的第二输入端连接，所述第二与非门的输出端分别与所述第一与非门的第三输入端以及所述非门的输入端连接；

所述推挽电路上设有第一输入端和第二输入端；所述推挽电路的第一输入端与所述第一与非门的输出端连接；所述推挽电路的第二输入端与所述非门的输出端连接；

所述推挽电路的输出端分别与所述第一开关管的第二端和所述第二开关管的第一端连接；所述第一开关管的第一端连接到第一供电电源，所述第二开关管的第二端接地。

进一步地，所述推挽电路包括第三开关管和第四开关管；

所述第三开关管的控制端用作推挽电路的第一输入端，所述第三开关管的第一端连接到第一供电电源，所述第三开关管的第二端用作推挽电路的输出端；

所述第四开关管的控制端用作推挽电路的第二输入端；所述第四开关管的第一端与第三开关管的第二端连接，所述第四开关管的第二端接地。

进一步地，所述IO复用电路还包括第五开关管和第六开关管；所述第五开关管的控制端和第一端均连接到第一供电电源，所述第五开关管的第二端和所述第六开关管的第一端连接，所述第六开关管的控制端和第二端均接地。

进一步地，所述IO复用电路还包括第一电平转换模块和第二电平转换模块；所述第一电平转换模块串接在所述第一与非门的输出端与所述推挽电路的第一输入端之间，所述第二电平转换模块串接在所述非门的输出端与所述推挽电路的第二输入端之间。

进一步地，所述IO复用电路还包括第三电平转换模块和第四电平转换模块；所述第三电平转换模块的输出端与所述第一开关管的控制端连接，所述第四电平转换模块的输出端与所述第二开关管的控制端连接。

进一步地，所述IO复用电路还包括第五电平转换模块和反相模块；所述第五电平转换模块的输入端与所述推挽电路的输出端连接，所述第五电平转换模块的输出端与所述反相模块的输入端连接。

进一步地，所述第五电平转换模块包括第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管和第十二开关管；

所述第七开关管的第一端连接到第二供电电源，所述第七开关管的第二端分别与所述第八开关管的第一端和所述第九开关管的控制端连接，所述第七开关管的控制端与所述第九开关管的第二端连接；

所述第八开关管的控制端分别与所述第十一开关管的第二端和所述第十二开关管的第一端连接；所述第八开关管的第二端接地；

所述第九开关管的第一端连接到第二供电电源，所述第九开关管的第二端与所述第十开关管的第一端连接，所述第九开关管的第二端用作所述第五电平转换模块的输出端；

所述第十开关管的控制端分别与所述第十一开关管的控制端和所述第十二开关管的控制端连接，所述第十开关管的控制端用作所述第五电平转换模块的输入端；

所述第十一开关管的第一端连接到第一供电电源；

所述第十二开关管的第二端接地。

进一步地，所述反相模块包括第十三开关管和第十四开关管；

所述第十三开关管的第一端连接到第二供电电源，所述第十三开关管的控制端与所述第十四开关管的控制端连接，所述第十三开关管的第二端与所述第十四开关管的第一端连接；

所述第十四开关管的第二端接地；

所述第十三开关管的控制端用作所述反相模块的输入端，所述第十三开关管的第二端用作所述反相模块的输出端。

另一方面，本发明实施例还包括一种集成电路，集成有本发明实施例中的IO复用电路。

另一方面，本发明实施例还包括一种控制方法，包括以下至少一个步骤：

将所述第一与非门的第二输入端、第二与非门的第一输入端和第一与非门的第一输入端置为低电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端置为低电平，将所述第一与非门的第一输入端置为高电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端置为高电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端、第一开关管的控制端和第二开关管的控制端置为高电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端置为高电平，将所述第一开关管的控制端和第二开关管的控制端置为低电平。

本发明的有益效果是：本发明实施例中的IO复用电路可以通过接收开漏-推挽选择信号、输入-输出选择信号、上拉控制信号和下拉控制信号，分别实现推挽输出、开漏输出、高阻态输出、上拉输入和下拉输入等功能，只需要一组电路就可以实现多组电路的功能，节约硬件成本。进一步地，针对IO复用电路集成在集成电路内部的情况，本发明实施例中的IO复用电路提供静电保护功能，可以保护集成电路内核免受***电路的静电破坏；通过设置多个电平转换模块，还可以在集成电路内核和***电路使用不同的工作电压的情况下依然能够匹配使用，提高集成电路的使用的灵活性。

附图说明

图1为本发明实施例中IO复用电路的基本电路结构图；

图2为本发明实施例中IO复用电路设置了静电保护电路后的电路结构图；

图3为本发明实施例中IO复用电路设置了电平转换模块后的电路结构图；

图4为本发明实施例中第五电平转换模块的电路图；

图5为本发明实施例中反相模块的电路图；

图6为本发明实施例中第一电平转换模块、第二电平转换模块、第三电平转换模块或第四电平转换模块的电路图。

具体实施方式

实施例1

本实施例中，所述“第一输入端”、“第二输入端”、“第一端”和“第二端”等指示性说明均与附图中相应器件的引脚上所标注的***数字对应。例如，第一与非门中标记“1”的端口为第一与非门的第一输入端，第一开关管中标记“2”的端口为第一开关管的第二端。

本实施例中，参照图1，一种IO复用电路，包括第一与非门NAND1、第二与非门NAND2、非门NOT、推挽电路、第一开关管P1和第二开关管N2；

所述第一与非门NAND1上设有第一输入端、第二输入端和第三输入端；所述第一与非门NAND1的第三输入端与所述第二与非门NAND2的输出端连接；

所述第二与非门NAND2上设有第一输入端和第二输入端；所述第二与非门NAND2的第一输入端与所述第一与非门NAND1的第二输入端连接，所述第二与非门NAND2的输出端分别与所述第一与非门NAND1的第三输入端以及所述非门NOT的输入端连接；

所述推挽电路上设有第一输入端和第二输入端；所述推挽电路的第一输入端与所述第一与非门NAND1的输出端连接；所述推挽电路的第二输入端与所述非门NOT的输出端连接；

所述推挽电路的输出端分别与所述第一开关管P1的第二端和所述第二开关管N2的第一端连接；所述第一开关管P1的第一端连接到第一供电电源VO，所述第二开关管N2的第二端接地。

本实施例中所使用的第一与非门NAND1是一个三输入器件，第一与非门NAND1设有三个输入端，第一与非门NAND1的输出端所输出的电平高低是其三个输入端电平高低进行与非运算的结果。本实施例中所使用的第二与非门NAND2是一个二输入器件，第二与非门NAND2设有两个输入端，第二与非门NAND2的输出端所输出的电平高低是其两个输入端电平高低进行与非运算的结果。

本实施例中，所述第一与非门NAND1的第一输入端用于接收开漏-推挽选择信号ODEN，所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端用于接收输入-输出选择信号IOEN，所述第一开关管P1的控制端用于接收上拉控制信号PUEN，所述第二开关管N2的控制端用于接收下拉控制信号PDEN。

所述第二与非门NAND2的第二输入端用于接收数据总线的输出信号。数据总线的输出信号通过所述第二与非门NAND2的第二输入端输入后，如图1所示，所述第一与非门NAND1的输出和所述非门NOT的输出形成一对互补信号，这对互补信号分别通过所述推挽电路的第一输入端和第二输入端进入推挽电路，最终从推挽电路的输出端输出至复用引脚，该复用引脚连接到***电路，此时该复用引脚相对于图1所示的IO复用电路整体来说是一个输出端。

如图1所示，当需要接收***电路发出的信号时，复用引脚相对于图1所示的IO复用电路整体来说是一个输入端，通过复用引脚接收到的***电路发出的信号相对于数据总线来说是输入信号，所述输入信号到达推挽电路的输出端后被引出一路至数据总线。

进一步作为优选的实施方式，参照图1，所述推挽电路包括第三开关管P3和第四开关管N4；

所述第三开关管P3的控制端用作推挽电路的第一输入端，所述第三开关管P3的第一端连接到第一供电电源VO，所述第三开关管P3的第二端用作推挽电路的输出端；

所述第四开关管N4的控制端用作推挽电路的第二输入端；所述第四开关管N4的第一端与第三开关管P3的第二端连接，所述第四开关管N4的第二端接地。

本实施例中，所述第一开关管P1和第三开关管P3均为PMOS管，所述第二开关管N2和第四开关管N4均为NMOS管。所述第一开关管P1/第三开关管P3的第一端是指第一开关管P1/第三开关管P3的源极，所述第一开关管P1/第三开关管P3的第二端是指第一开关管P1/第三开关管P3的漏极，所述第一开关管P1/第三开关管P3的控制端是指第一开关管P1/第三开关管P3的栅极。所述第二开关管N2/第四开关管N4的第一端是指第二开关管N2/第四开关管N4的漏极，所述第二开关管N2/第四开关管N4的第二端是指第二开关管N2/第四开关管N4的源极，所述第二开关管N2/第四开关管N4的控制端是指第二开关管N2/第四开关管N4的栅极。由于PMOS管和NMOS管在生产工艺上具有一定对称性，即同一PMOS管和NMOS管上的源极和漏极相对于栅极的电气特性是相似的，因此本实施例中，各所述开关管的第一端也可以指开关管的漏极，各所述开关管的第二端也可以指开关管的源极。

本实施例中，所述第一供电电源VO是指专用于为图1所示的IO复用电路供电的电源端VO，所述“接地”中的“地”是指公共连接端VSS。

本实施例中，图1所示的IO复用电路的工作原理如下：

(1)当所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端所接收的输入-输出选择信号IOEN为低电平0、所述第一与非门NAND1的第一输入端所接收的接收开漏-推挽选择信号ODEN为低电平0时，根据相关真值表可知，数据总线的输出信号通过所述第二与非门NAND2的第二输入端输入后，所述第一与非门NAND1的输出和所述非门NOT的输出形成一对互补信号，这对互补信号分别通过所述推挽电路的第一输入端和第二输入端进入推挽电路，最终从推挽电路的输出端输出至复用引脚，即此时图1所示的IO复用电路可用作推挽输出；

(2)当所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端所接收的输入-输出选择信号IOEN为低电平0、所述第一与非门NAND1的第一输入端所接收的接收开漏-推挽选择信号ODEN为高电平1时，根据相关真值表可知，此时推挽电路中的第三开关管P3处于截止状态，第四开关管N4的漏极开漏输出，即此时图1所示的IO复用电路可用作开漏输出；在开漏输出状态下，需要在图1所示的复用引脚处设置一个上拉电阻，从而使得图1所示的IO复用电路能够实现高电平输出，该上拉电阻可以作为图1所示的IO复用电路的一部分，也可以作为***电路的一部分；所述上拉电阻的一端连接至复用引脚，另一端连接至第一供电电源VO；在所述开漏输出状态下，图1所示的IO复用电路具有较强的吸收电流能力，适合用作电流型驱动器；

(3)当所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端所接收的输入-输出选择信号IOEN为高电平1时，根据相关真值表以及NMOS管的性质可知，此时推挽电路中的第四开关管N4处于导通状态，因此此时图1所示的IO复用电路可用作高阻态输出；同时图1所示的IO复用电路也可以用作接收***电路的输入；

(4)当所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端所接收的输入-输出选择信号IOEN为高电平1、所述第一开关管P1的控制端所接收的上拉控制信号PUEN为低电平0、所述第二开关管N2的控制端所接收的下拉控制信号PDEN为高电平1时，所述第一开关管P1和第二开关管N2都处于截止状态，所述第一开关管P1和第二开关管N2对复用引脚从***电路接收到的信号不起作用；

(5)当所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端所接收的输入-输出选择信号IOEN为高电平1、所述第一开关管P1的控制端所接收的上拉控制信号PUEN为高电平1、所述第二开关管N2的控制端所接收的下拉控制信号PDEN为高电平1时，所述第一开关管P1处于导通状态、所述第二开关管N2处于截止状态，所述第一开关管P1对复用引脚从***电路接收到的信号起上拉作用，此时图1所示的IO复用电路可用作上拉输入；

(6)当所述第一与非门NAND1的第二输入端以及所述第二与非门NAND2的第一输入端所接收的输入-输出选择信号IOEN为高电平1、所述第一开关管P1的控制端所接收的上拉控制信号PUEN为低电平0、所述第二开关管N2的控制端所接收的下拉控制信号PDEN为低电平0时，所述第一开关管P1处于截止状态、所述第二开关管N2处于导通状态，所述第二开关管N2对复用引脚从***电路接收到的信号起下拉作用，此时图1所示的IO复用电路可用作下拉输入。

进一步作为优选的实施方式，参照图2，本实施例中所述IO复用电路还包括第五开关管P5和第六开关管N6；所述第五开关管P5的控制端和第一端均连接到第一供电电源VO，所述第五开关管P5的第二端和所述第六开关管N6的第一端连接，所述第六开关管N6的控制端和第二端均接地。

本实施例中，所述第五开关管P5为PMOS管，所述第六开关管N6为NMOS管。所述第五开关管P5的第一端是指第五开关管P5的源极，所述第五开关管P5的第二端是指第五开关管P5的漏极，所述第五开关管P5的控制端是指第五开关管P5的栅极。所述第六开关管N6的第一端是指第五开关管P5的漏极，所述第六开关管N6的第二端是指第六开关管N6的源极，所述第六开关管N6的控制端是指第六开关管N6的栅极。由于PMOS管和NMOS管在生产工艺上具有一定对称性，即同一PMOS管和NMOS管上的源极和漏极相对于栅极的电气特性是相似的，因此本实施例中，各所述开关管的第一端也可以指开关管的漏极，各所述开关管的第二端也可以指开关管的源极。

通过按照图2的方式设置第五开关管P5和第六开关管N6，可以对复用引脚处的电压进行静电释放(Electro-Static discharge，ESD)，防止外界的静电通过复用引脚直接窜入至数据总线中造成破坏。

进一步作为优选的实施方式，参照图3，本实施例中所述IO复用电路还包括第一电平转换模块和第二电平转换模块；所述第一电平转换模块串接在所述第一与非门NAND1的输出端与所述推挽电路的第一输入端之间，所述第二电平转换模块串接在所述非门NOT的输出端与所述推挽电路的第二输入端之间。

本实施例中，所述第一电平转换模块串接在所述第一与非门NAND1的输出端与所述推挽电路的第一输入端之间，是指所述第一电平转换模块的输入端与所述第一与非门NAND1的输出端连接，所述第一电平转换模块的输出端与所述推挽电路的第一输入端连接。所述第二电平转换模块串接在所述非门NOT的输出端与所述推挽电路的第二输入端之间，是指所述第二电平转换模块的输入端与所述非门NOT的输出端连接，所述第二电平转换模块的输出端与所述推挽电路的第二输入端连接。

本实施例中，所述第一与非门NAND1和第二与非门NAND2所接收的输入-输出选择信号IOEN和开漏-推挽选择信号ODEN来自控制总线，所接收的输出信号来自数据总线，因此第一与非门NAND1、第二与非门NAND2和非门NOT的工作电压与控制总线和数据总线是匹配的。而对于推挽电路，可以使用独立的第一供电电源VO进行供电，即推挽电路的供电方式与控制总线和数据总线的供电方式是相互独立的，这样就会造成推挽电路对应的“高电平”与第一与非门NAND1以及非门NOT所输出的“高电平”不匹配，例如相对于推挽电路的“高电平”是5V，相对于第一与非门NAND1的“高电平”是1.1V。本实施例中，所述第一电平转换模块和第二电平转换模块用于进行电平转换，例如，当第一电平转换模块的输入端电平为1.1V时，第一电平转换模块的输出端电平为5V，从而保持数字逻辑的一致。

进一步作为优选的实施方式，参照图3，本实施例中所述IO复用电路还包括第三电平转换模块和第四电平转换模块；所述第三电平转换模块的输出端与所述第一开关管P1的控制端连接，所述第四电平转换模块的输出端与所述第二开关管N2的控制端连接。

本实施例中，所述第一开关管P1所接收的上拉控制信号PUEN和所述第二开关管N2所接收的下拉控制信号PDEN来自控制总线，而对于第一开关管P1和第二开关管N2，可以使用独立的第一供电电源VO进行供电，这样就会造成控制总线对应的“高电平”与第一开关管P1以及第二开关管N2对应的“高电平”不匹配。通过设置第三电平转换模块和第四电平转换模块，可以将控制总线对应的“高电平”转换为第一开关管P1以及第二开关管N2对应的“高电平”，从而保持数字逻辑的一致。

进一步作为优选的实施方式，参照图3，本实施例中所述IO复用电路还包括第五电平转换模块和反相模块；所述第五电平转换模块的输入端与所述推挽电路的输出端连接，所述第五电平转换模块的输出端与所述反相模块的输入端连接。

参照图1，通过复用引脚接收到的***电路将被引出至数据总线，而***电路的工作电压与数据总线的工作电压一般是不同的，这样就会造成数据总线对应的“高电平”与***电路对应的“高电平”不匹配。参照图3，通过设置第五电平转换模块，可以将***电路的“高电平”转换为数据总线对应的“高电平”，从而保持数字逻辑的一致。

由于第五电平转换模块在实现电平转换功能时一般会对输入信号产生反相效果，因此设置反相模块对第五电平转换模块的输出进行反相，使得最终的输入信号与复用引脚中接收到的信号的数字逻辑相一致。

进一步作为优选的实施方式，参照图4，所述第五电平转换模块包括第七开关管P7、第八开关管N8、第九开关管P9、第十开关管N10、第十一开关管P11和第十二开关管N12；

所述第七开关管P7的第一端连接到第二供电电源TVDD，所述第七开关管P7的第二端分别与所述第八开关管N8的第一端和所述第九开关管P9的控制端连接，所述第七开关管P7的控制端与所述第九开关管P9的第二端连接；

所述第八开关管N8的控制端分别与所述第十一开关管P11的第二端和所述第十二开关管N12的第一端连接；所述第八开关管N8的第二端接地；

所述第九开关管P9的第一端连接到第二供电电源TVDD，所述第九开关管P9的第二端与所述第十开关管N10的第一端连接，所述第九开关管P9的第二端用作所述第五电平转换模块的输出端；

所述第十开关管N10的控制端分别与所述第十一开关管P11的控制端和所述第十二开关管N12的控制端连接，所述第十开关管N10的控制端用作所述第五电平转换模块的输入端；

所述第十一开关管P11的第一端连接到第一供电电源VO；

所述第十二开关管N12的第二端接地。

本实施例中，所述第七开关管P7、第九开关管P9和第十一开关管P11均为PMOS管，所述第八开关管N8、第十开关管N10和第十二开关管N12均为NMOS管。所述第七开关管P7/第九开关管P9/第十一开关管P11的第一端是指第七开关管P7/第九开关管P9/第十一开关管P11的源极，所述第七开关管P7/第九开关管P9/第十一开关管P11的第二端是指第七开关管P7/第九开关管P9/第十一开关管P11的漏极，所述第七开关管P7/第九开关管P9/第十一开关管P11的控制端是指第七开关管P7/第九开关管P9/第十一开关管P11的栅极。所述第八开关管N8/第十开关管N10/第十二开关管N12的第一端是指第八开关管N8/第十开关管N10/第十二开关管N12的漏极，所述第八开关管N8/第十开关管N10/第十二开关管N12的第二端是指第八开关管N8/第十开关管N10/第十二开关管N12的源极，所述第八开关管N8/第十开关管N10/第十二开关管N12的控制端是指第八开关管N8/第十开关管N10/第十二开关管N12的栅极。由于PMOS管和NMOS管在生产工艺上具有一定对称性，即同一PMOS管和NMOS管上的源极和漏极相对于栅极的电气特性是相似的，因此本实施例中，各所述开关管的第一端也可以指开关管的漏极，各所述开关管的第二端也可以指开关管的源极。

本实施例中，所述第二供电电源TVDD是指IO复用电路所连接的数据总线和控制总线所使用的电源端TVDD。当所述数据总线和控制总线被集成在芯片内核时，TVDD就是芯片内核所使用的供电电源。

图4所示的第五电平转换模块的工作原理为：第十一开关管P11和第十二开关管N12组成了一个反相器结构，该反相器结构由第一供电电源VO供电，因此能够与***电路发送到输入端IN处的电平匹配。当***电路输入的信号为低电平(此处的低电平是相对于第一供电电源VO而言)时，第十开关管N10的栅极为低电平，第八开关管N8的栅极为高电平，第十开关管N10截止，第八开关管N8导通，使得第九开关管P9的栅极被拉到低电平，第九开关管P9导通，第七开关管P7的栅极为高电平，第七开关管P7截止，从第五电平转换模块的输出端OUT(即第九开关管P9的漏极)输出的信号为高电平(此处的高电平是相对于第二供电电源TVDD而言，即在不考虑压降的情况下此处的高电平就是第二供电电源TVDD的电压)；当***电路输入的信号为高电平(此处的高电平是相对于第一供电电源VO而言，即在不考虑压降的情况下此处的高电平就是第一供电电源VO的电压)时，第十开关管N10的栅极为高电平，第八开关管N8的栅极为低电平，第十开关管N10导通，第八开关管N8截止，使得第九开关管P9的栅极被拉到高电平，第九开关管P9截止，第七开关管P7的栅极为低电平，第七开关管P7导通，从第五电平转换模块的输出端OUT(即第九开关管P9的漏极)输出的信号为低电平(此处的低电平是相对于第二供电电源TVDD而言)。因此，第五电平转换模块可以实现数字逻辑所对应的电平的数值的转换，在各电路的接地部分统一接入VSS的情况下，第五电平转换模块接收的或输出的“低电平”均为VSS的电压，而第五电平转换模块接收的“高电平”为第一供电电源VO端的电压，第五电平转换模块输出的“高电平”为第二供电电源TVDD端的电压。同时，由于第五电平转换模块中设置的第十一开关管P11和第十二开关管N12组成的结构具有反相作用，因此第五电平转换模块的输入端IN和输出端OUT的电平是反相的，从而图3所示的电路中还设置了反相模块，以抵消第五电平转换模块本身的反相作用。

进一步作为优选的实施方式，参照图5，所述反相模块包括第十三开关管P13和第十四开关管N14；

所述第十三开关管P13的第一端连接到第二供电电源TVDD，所述第十三开关管P13的控制端与所述第十四开关管N14的控制端连接，所述第十三开关管P13的第二端与所述第十四开关管N14的第一端连接；

所述第十四开关管N14的第二端接地；

所述第十三开关管P13的控制端用作所述反相模块的输入端，所述第十三开关管P13的第二端用作所述反相模块的输出端。

本实施例中，第一电平转换模块、第二电平转换模块、第三电平转换模块、第四电平转换模块和第五电平转换模块的电路结构是完全相同的，但由于第一电平转换模块、第二电平转换模块、第三电平转换模块和第四电平转换模块的输入端接收的是数据总线和控制总线适配的电平，而输出端输出的是与第一开关管P1和第二开关管N2等IO复用电路组成部分适配的电平，所以第一电平转换模块、第二电平转换模块、第三电平转换模块和第四电平转换模块使用的是如图6所示的电路，即第七开关管P7和第九开关管P9所连接的是与IO复用电路组成部分匹配的第一供电电源VO，第十一开关管P11所连接的是与数据总线和控制总线匹配的第二供电电源TVDD。

在各电路的接地部分统一接入VSS的情况下，第一电平转换模块、第二电平转换模块、第三电平转换模块和第四电平转换模块接收的或输出的“低电平”均为VSS的电压，而接收的“高电平”为第二供电电源TVDD端的电压，输出的“高电平”为第一供电电源VO端的电压，从而实现电平转换。

实施例2

本实施例中包括一种集成电路，所述集成电路包括有数据总线和控制总线。所述控制总线可以在编程指令的控制下输出各种电平组合作为控制信号。所述集成电路还集成有实施例1所述的IO复用电路，所述IO复用电路中第一与非门的第一输入端、第一与非门的第二输入端、第二与非门的第一输入端、第三电平转换模块的输入端和第四电平转换模块的输入端分别与控制总线中的不同端口连接，所述第二与非门的第二输入端和反相模块的输出端分别与数据总线连接。

实施例3

本实施例中包括一种用于控制实施例1所述IO复用电路的控制方法，所述方法包括以下至少一个步骤：

S1.当检测到推挽模式请求，将所述第一与非门的第二输入端、第二与非门的第一输入端和第一与非门的第一输入端置为低电平；

S2.当检测到开漏输出模式请求，将所述第一与非门的第二输入端、第二与非门的第一输入端置为低电平，将所述第一与非门的第一输入端置为高电平；

S3.当检测到高阻态输出模式请求，将所述第一与非门的第二输入端、第二与非门的第一输入端置为高电平；

S4.当检测到上拉输入模式请求，将所述第一与非门的第二输入端、第二与非门的第一输入端、第一开关管的控制端和第二开关管的控制端置为高电平；

S5.当检测到下拉输入模式请求，将所述第一与非门的第二输入端、第二与非门的第一输入端置为高电平，将所述第一开关管的控制端和第二开关管的控制端置为低电平。

根据实施例1中的说明可知，当执行步骤S1，所述IO复用电路可用作推挽输出；当执行步骤S2，所述IO复用电路进入开漏输出状态；当执行步骤S3，所述IO复用电路可用作高阻态输出，也可以用作接收***电路的输入；当执行步骤S4，所述IO复用电路可用作上拉输入；当执行步骤S5，所述IO复用电路可用作下拉输入。

将图1-图3所示的IO复用电路中第一与非门的第一输入端、第一与非门的第二输入端、第二与非门的第一输入端、第三电平转换模块的输入端和第四电平转换模块的输入端分别与控制总线连接后，通过输出不同的控制电平，可以使IO复用电路分别实现推挽输出、开漏输出、高阻态输出、上拉输入和下拉输入等功能。

以上是对本发明的较佳实施进行了具体说明，但对本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本公开中所使用的上、下、左、右等描述仅仅是相对于附图中本公开各组成部分的相互位置关系来说的。在本公开中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。此外，除非另有定义，本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本文说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本公开范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。本文所提供的任何以及所有实例或示例性语言(“例如”、“如”等)的使用仅意图更好地说明本发明的实施例，并且除非另外要求，否则不会对本发明的范围施加限制。

以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。在本发明的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。

Claims (10)

1.一种IO复用电路，其特征在于，包括第一与非门、第二与非门、非门、推挽电路、第一开关管和第二开关管；

所述第一与非门上设有第一输入端、第二输入端和第三输入端；所述第一与非门的第三输入端与所述第二与非门的输出端连接；所述第一与非门的第一输入端用于接收开漏-推挽选择信号；

所述第二与非门上设有第一输入端和第二输入端；所述第二与非门的第一输入端与所述第一与非门的第二输入端连接，所述第二与非门的输出端分别与所述第一与非门的第三输入端以及所述非门的输入端连接；所述第一与非门的第二输入端以及所述第二与非门的第一输入端用于接收输入-输出选择信号；

所述推挽电路上设有第一输入端和第二输入端；所述推挽电路的第一输入端与所述第一与非门的输出端连接；所述推挽电路的第二输入端与所述非门的输出端连接；

所述推挽电路的输出端分别与所述第一开关管的第二端和所述第二开关管的第一端连接；所述第一开关管的第一端连接到第一供电电源，所述第二开关管的第二端接地。

2.根据权利要求1所述的一种IO复用电路，其特征在于，所述推挽电路包括第三开关管和第四开关管；

所述第三开关管的控制端用作推挽电路的第一输入端，所述第三开关管的第一端连接到第一供电电源，所述第三开关管的第二端用作推挽电路的输出端；

所述第四开关管的控制端用作推挽电路的第二输入端；所述第四开关管的第一端与第三开关管的第二端连接，所述第四开关管的第二端接地。

3.根据权利要求1所述的一种IO复用电路，其特征在于，还包括第五开关管和第六开关管；所述第五开关管的控制端和第一端均连接到第一供电电源，所述第五开关管的第二端和所述第六开关管的第一端连接，所述第六开关管的控制端和第二端均接地。

4.根据权利要求1所述的一种IO复用电路，其特征在于，还包括第一电平转换模块和第二电平转换模块；所述第一电平转换模块串接在所述第一与非门的输出端与所述推挽电路的第一输入端之间，所述第二电平转换模块串接在所述非门的输出端与所述推挽电路的第二输入端之间。

5.根据权利要求1所述的一种IO复用电路，其特征在于，还包括第三电平转换模块和第四电平转换模块；所述第三电平转换模块的输出端与所述第一开关管的控制端连接，所述第四电平转换模块的输出端与所述第二开关管的控制端连接。

6.根据权利要求1所述的一种IO复用电路，其特征在于，还包括第五电平转换模块和反相模块；所述第五电平转换模块的输入端与所述推挽电路的输出端连接，所述第五电平转换模块的输出端与所述反相模块的输入端连接。

7.根据权利要求6所述的一种IO复用电路，其特征在于，所述第五电平转换模块包括第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管和第十二开关管；

所述第七开关管的第一端连接到第二供电电源，所述第七开关管的第二端分别与所述第八开关管的第一端和所述第九开关管的控制端连接，所述第七开关管的控制端与所述第九开关管的第二端连接；

所述第八开关管的控制端分别与所述第十一开关管的第二端和所述第十二开关管的第一端连接；所述第八开关管的第二端接地；

所述第九开关管的第一端连接到第二供电电源，所述第九开关管的第二端与所述第十开关管的第一端连接，所述第九开关管的第二端用作所述第五电平转换模块的输出端；

所述第十开关管的控制端分别与所述第十一开关管的控制端和所述第十二开关管的控制端连接，所述第十开关管的控制端用作所述第五电平转换模块的输入端；

所述第十一开关管的第一端连接到第一供电电源；

所述第十二开关管的第二端接地。

8.根据权利要求6所述的一种IO复用电路，其特征在于，所述反相模块包括第十三开关管和第十四开关管；

所述第十三开关管的第一端连接到第二供电电源，所述第十三开关管的控制端与所述第十四开关管的控制端连接，所述第十三开关管的第二端与所述第十四开关管的第一端连接；

所述第十四开关管的第二端接地；

所述第十三开关管的控制端用作所述反相模块的输入端，所述第十三开关管的第二端用作所述反相模块的输出端。

9.一种集成电路，其特征在于，集成有如权利要求1-8任一项所述的IO复用电路。

10.一种控制方法，用于对如权利要求1-8任一项所述的IO复用电路进行控制，其特征在于，包括以下至少一个步骤：

将所述第一与非门的第二输入端、第二与非门的第一输入端和第一与非门的第一输入端置为低电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端置为低电平，将所述第一与非门的第一输入端置为高电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端置为高电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端、第一开关管的控制端和第二开关管的控制端置为高电平；

将所述第一与非门的第二输入端、第二与非门的第一输入端置为高电平，将所述第一开关管的控制端和第二开关管的控制端置为低电平。

Images