CN110164894A - 一种键合方法 - Google Patents

一种键合方法 Download PDF

Info

Publication number
CN110164894A
CN110164894A CN201910450592.XA CN201910450592A CN110164894A CN 110164894 A CN110164894 A CN 110164894A CN 201910450592 A CN201910450592 A CN 201910450592A CN 110164894 A CN110164894 A CN 110164894A
Authority
CN
China
Prior art keywords
coating
oxide skin
substrate
layer
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910450592.XA
Other languages
English (en)
Inventor
王平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910450592.XA priority Critical patent/CN110164894A/zh
Publication of CN110164894A publication Critical patent/CN110164894A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83375Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83379Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种键合方法,包括:提供第一衬底作为承载片,在所述第一衬底上沉积第一氧化物层;提供第二衬底,并在所述第二衬底表面沉积第二氧化物层,并通过化学机械研磨工艺进行表面抛光;在所述第二氧化物层上沉积一层钝化介质层;在所述钝化介质层上沉积第三氧化物层;采用等离子体照射所述第一氧化物层和所述第三氧化物层表面,并且将所述第一氧化物层和所述第三氧化物层贴合到一起;将所述第一衬底、第一氧化物层、第二衬底、第二氧化物层、钝化介质层和第三氧化物层进行退火工艺。使得在后续退火过程中不会与晶圆反应而产生聚集在键合界面处的水汽,从而达到减少背照式CMOS光学传感器键合工艺中残余气孔数量,提高键合强度。

Description

一种键合方法
技术领域
本发明涉及半导体技术领域,尤其是涉及一种键合方法。
背景技术
随着CMOS工艺水平的提高,CMOS光学传感器凭借功耗低、成本低、体积小、可随机读取等一系列优点,实现了在平板电脑、智能手机等消费类电子领域的广泛应用。背面照射技术(BSI)是帮助CMOS光学传感器实现性能突破的关键因素之一。在传统的正照式(FSI)结构中,入射光要达到光电二极管并被其吸收,首先需要穿过至少2~3层绝缘介质组成的光路“隧道”及金属布线层。在此期间,部分入射光子将受到正面绝缘层和金属布线层的反射而返回空气中,造成填充因子的降低及低光照下灵敏度的减弱。BSI技术正是相对于FSI结构而提出的。该结构通过将正照结构中器件层与金属层整体翻转,将原本阻碍光路的金属布线层挪至光路另一侧,入射光可通过基板的背面直接到达光电二极管,如此大幅降低了金属布线层对光子的衍射与串扰,这些性能的改善使得BSI日益成为CMOS光学传感器中的主流像素结构。
然而BSI结构的工艺步骤比较复杂,其中一个步骤就是将具有光电二极管的器件晶圆片翻转后,与光板承载片合二为一的键合工艺,以保障器件晶圆片在后继减薄工艺中的机械强度。该工艺是把两片镜面抛光硅晶圆片(氧化或未氧化均可)经表面清洗和预处理后,在室温下直接贴合,再经过退火处理提高键合强度,进而将两片晶圆结合成为一个整体的技术。其工艺性能指标包括两大方面:一.键合强度接近硅母材的断裂能(2.5J/m2);二.晶圆的键合界面间无残余气泡(孔洞),这两方面指标将直接影响器件成品的最终性能。
目前晶圆键合最为主流的工艺方法是室温等离子体活化键合法,该方法的特点是在上述两片镜面抛光晶圆片表面清洗后,利用等离子体照射晶圆表面(或称之为活化),而后将两晶圆再预键合到一起,经过低温退火后达到足够高的键合强度。由于等离子体的产生和全部的键合过程都可在低真空度环境或大气下进行,不需要高真空***,操作方便且成本相对较低,受到了研究者和工业界的重视。但该工艺存在的问题是在低温退火过程中,两晶圆的键合界面中间往往出现大量的气泡,这些退火气泡严重降低了器件的质量和可靠性。
发明内容
本发明的目的在于提供一种键合方法,可以提供键合性能,从而提高CMOS光学传感器的质量和可靠性。
为了达到上述目的,本发明提供了一种键合方法,包括:
提供第一衬底作为承载片,在所述第一衬底上沉积第一氧化物层;
提供第二衬底,并在所述第二衬底表面沉积第二氧化物层,并通过化学机械研磨工艺进行表面抛光;
在所述第二氧化物层上沉积一层钝化介质层;
在所述钝化介质层上沉积第三氧化物层;
采用等离子体照射所述第一氧化物层和所述第三氧化物层表面,并且将所述第一氧化物层和所述第三氧化物层贴合到一起;
将所述第一衬底、第一氧化物层、第二衬底、第二氧化物层、钝化介质层和第三氧化物层进行退火工艺。
可选的,在所述的键合方法中,所述钝化介质层为具有疏水性的介质膜层。
可选的,在所述的键合方法中,所述钝化介质层的材料包括掺杂碳化硅薄膜。
可选的,在所述的键合方法中,所述钝化介质层的厚度为5nm~50nm。
可选的,在所述的键合方法中,所述等离子体可以是O2、N2、H2或Ar等气体电离所产生的等离子体。
可选的,在所述的键合方法中,所述第二衬底为已形成探测像素点功能结构的晶圆。
可选的,在所述的键合方法中,所述第一衬底为具有对准图形的晶圆。
可选的,在所述的键合方法中,所述退火工艺的温度为200℃~400℃。
可选的,在所述的键合方法中,所述第一氧化物层和所述第二氧化物层贴合的温度为16℃~26℃。
可选的,在所述的键合方法中,所述第一氧化物层、所述第二氧化物层和所述第三氧化物层均为二氧化硅层。
本发明提供的键合方法中,在第二衬底的第二氧化物层和第三氧化物层之间增加一层具有疏水性的钝化介质层,将等离子体照射所述第二氧化物层和所述第三氧化物层表面时产生的多余水分子隔绝于第一衬底(晶圆)之外,使得在后续退火过程中不会与晶圆反应而产生聚集在键合界面处的水汽,从而达到减少背照式CMOS光学传感器键合工艺中残余气孔数量,提高键合强度。
附图说明
图1是本发明实施例的键合方法的流程图;
图2至图4是本发明实施例的键合方法的剖面示意图;
图中:110-第一衬底、120-第一二氧化硅层、210-第二衬底、220-第二二氧化硅层、230-钝化介质层、240-第三二氧化硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
目前在做的键合工艺,其键合界面为TEOS和Oxide,由于TEOS薄膜容易吸收水汽,在键合工艺完成后中,会在键合界面释放出来,从而影响键合的效果。
参照图1,本发明提供了一种键合方法,包括:
S11:提供第一衬底作为承载片,在所述第一衬底上沉积第一氧化物层;
S12:提供第二衬底,并在所述第二衬底表面沉积第二氧化物层,并通过化学机械研磨工艺进行表面抛光;
S13:在所述第二氧化物层上沉积一层钝化介质层;
S14:在所述钝化介质层上沉积第三氧化物层;
S15:采用等离子体照射所述第一氧化物层和所述第三氧化物层表面,并且将所述第一氧化物层和所述第三氧化物层贴合到一起;
S16:将所述第一衬底、第一氧化物层、第二衬底、第二氧化物层、钝化介质层和第三氧化物层进行退火工艺。
参照图2,提供一第一衬底110,第一衬底110可以是一个有对准图形的晶圆,在所述第一衬底110上形成一第一二氧化硅层120。
参照图3,提供一第二衬底210,第二衬底210可以是一个已经在表面形成了探测像素点功能结构的CIS器件的晶圆,在第二衬底210上形成第二氧化物层220,并通过化学机械研磨工艺对第二二氧化硅层220进行表面抛光,在所述第二二氧化硅层220上沉积一层钝化介质层230,所述钝化介质层220的材料为掺杂碳化硅薄膜,钝化介质层的厚度为5nm~50nm,所述钝化介质层230具有疏水性,在所述钝化介质层230上形成第三二氧化硅层240。
参照图4,采用等离子体照射所述第一二氧化硅层120和所述第三二氧化硅层240表面,等离子体可以为O2、N2、H2或Ar等气体电离所产生的等离子体。将第一二氧化硅层120和第三二氧化硅层240相对贴合在一起,这样第一二氧化层120和第三二氧化层240键合后,就可以将第一衬底110、第一二氧化硅层120、第二衬底210、第二二氧化硅层220、钝化介质层230和第三二氧化硅层240结合在一起。现有技术中,等离子体照射所述第一二氧化硅层和所述第三二氧化硅层表面中,会产生多余的水分在后续退火过程中继续渗透并与晶圆反应,产生的大量水汽聚集形成键合界面气泡,影响键合强度,最终影响产品的质量和可靠性。
在发明实施例添加一层具有疏水性的钝化介质层230,将等离子体照射所述第一二氧化硅层120和所述第三二氧化硅层240表面时产生的多余水分子吸收,使得在后续退火过程中不会与晶圆反应而产生聚集在键合界面处的水汽,从而达到减少背照式CMOS光学传感器键合工艺中残余气孔数量,提高键合强度。
综上,在本发明实施例提供的键合方法中,在第二衬底的第二二氧化硅层和第三二氧化硅层之间增加一层具有疏水性的钝化介质层,将等离子体照射所述第一二氧化硅层和所述第三二氧化硅层表面时产生的多余水分子隔绝于第一衬底(晶圆)之外,使得在后续退火过程中不会与晶圆反应而产生聚集在键合界面处的水汽,从而达到减少背照式CMOS光学传感器键合工艺中残余气孔数量,提高键合强度。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (10)

1.一种键合方法,其特征在于,包括:
提供第一衬底作为承载片,在所述第一衬底上沉积第一氧化物层;
提供第二衬底,并在所述第二衬底表面沉积第二氧化物层,并通过化学机械研磨工艺进行表面抛光;
在所述第二氧化物层上沉积一层钝化介质层;
在所述钝化介质层上沉积第三氧化物层;
采用等离子体照射所述第一氧化物层和所述第三氧化物层表面,并且将所述第一氧化物层和所述第三氧化物层贴合到一起;
将所述第一衬底、第一氧化物层、第二衬底、第二氧化物层、钝化介质层和第三氧化物层进行退火工艺。
2.如权利要求1所述的键合方法,其特征在于,所述钝化介质层为具有疏水性的介质膜层。
3.如权利要求2所述的键合方法,其特征在于,所述钝化介质层的材料包括掺杂碳化硅薄膜。
4.如权利要求2所述的键合方法,其特征在于,所述钝化介质层的厚度为5nm~50nm。
5.如权利要求1所述的键合方法,其特征在于,所述等离子体可以是O2、N2、H2或Ar等气体电离所产生的等离子体。
6.如权利要求1所述的键合方法,其特征在于,所述第二衬底为已形成探测像素点功能结构的晶圆。
7.如权利要求1所述的键合方法,其特征在于,所述第一衬底为具有对准图形的晶圆。
8.如权利要求1所述的键合方法,其特征在于,所述退火工艺的温度为200℃~400℃。
9.如权利要求1所述的键合方法,其特征在于,所述第一氧化物层和所述第二氧化物层贴合的温度为16℃~26℃。
10.如权利要求1所述的键合方法,其特征在于,所述第一氧化物层、所述第二氧化物层和所述第三氧化物层均为二氧化硅层。
CN201910450592.XA 2019-05-28 2019-05-28 一种键合方法 Pending CN110164894A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910450592.XA CN110164894A (zh) 2019-05-28 2019-05-28 一种键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910450592.XA CN110164894A (zh) 2019-05-28 2019-05-28 一种键合方法

Publications (1)

Publication Number Publication Date
CN110164894A true CN110164894A (zh) 2019-08-23

Family

ID=67629391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910450592.XA Pending CN110164894A (zh) 2019-05-28 2019-05-28 一种键合方法

Country Status (1)

Country Link
CN (1) CN110164894A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065945A (zh) * 2013-01-14 2013-04-24 陆伟 一种影像传感器晶圆的键合方法
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法
CN105448645A (zh) * 2014-07-07 2016-03-30 中芯国际集成电路制造(上海)有限公司 焊垫的处理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法
CN103065945A (zh) * 2013-01-14 2013-04-24 陆伟 一种影像传感器晶圆的键合方法
CN105448645A (zh) * 2014-07-07 2016-03-30 中芯国际集成电路制造(上海)有限公司 焊垫的处理方法

Similar Documents

Publication Publication Date Title
CN102272931B (zh) 固态摄像元件及其制造方法、摄像装置
JP6218776B2 (ja) Bsiイメージセンサー用半導体装置とその形成方法
TWI410703B (zh) 光學感測元件、其製作方法及光學式觸控裝置
KR101739823B1 (ko) 적층 요소 및 상기 적층 요소를 포함하는 광기전 장치
US8288176B2 (en) Method for manufacturing a photovoltaic cell
CN101482662A (zh) 显示装置及其制造方法
US20130105928A1 (en) BACKSIDE-THINNED IMAGE SENSOR USING Al2O3 SURFACE PASSIVATION
EP2533305A2 (en) Method for blister-free passivation of a silicon surface
CN102884638A (zh) 用于太阳能电池的背侧反射器的氧化物-氮化物堆栈
CN101593785B (zh) 光学感测元件、其制作方法及光学式触控装置
TW200950107A (en) Optical sensor and method of making the same
CN100585800C (zh) 粘结的晶片的制造方法
WO2016005456A1 (fr) Encapsulation d'un composant optoelectronique organique
CN107742606A (zh) 一种键合晶圆的结构及其制备方法
US20160049365A1 (en) Interconnect structure
CN101419092A (zh) 平面化热绝缘结构的热释电红外探测器及其制备方法
US20090071535A1 (en) Antireflective coating on solar cells and method for the production of such an antireflective coating
CN110164894A (zh) 一种键合方法
TW201140867A (en) Method of manufacturing solar cell and solar cell
CN103413868A (zh) 一种晶硅太阳能电池多层膜制备工艺
CN110148603A (zh) 背照式cmos光学传感器的制造方法
CN102044472B (zh) 介质层的减薄方法
CN103872183B (zh) 一种单面抛光方法
CN102403324A (zh) 半导体器件的制造方法、半导体器件及相机组件
KR20160075761A (ko) 금속산화막의 제조 방법 및 금속산화막

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190823

RJ01 Rejection of invention patent application after publication