CN110164355B - 控制信号输出电路及方法、阵列基板、显示装置 - Google Patents

Abstract

本发明提供一种控制信号输出电路及方法、阵列基板、显示装置，属于显示技术领域，本发明的控制信号输出电路包括：时序单元，用于根据预设扫描时序，分别为第一栅极驱动电路和第二栅极驱动电路提供时序信号；其中，时序信号包括：第一控制信号和第二控制信号；判断单元，用于根据时序单元提供的时序信号，判断第一栅极驱动电路和第二栅极电路中的哪一者即将进行工作，并输出判断结果；选择单元，用于根据判断单元输出的判断结果，将第一控制信号或第二控制信号进行输出。

Description

控制信号输出电路及方法、阵列基板、显示装置

技术领域

本发明属于显示技术领域，具体涉及一种控制信号输出电路及方法、阵列基板、显示装置。

背景技术

随着显示技术的不断发展，全面屏越来越得到普及，然而，屏幕顶端需要安装摄像头、听筒及面部识别传感器等非显示器件，需要占用屏幕顶端的区域，目前还不能做到真正的全面屏。针对于此，目前比较流行的方式是在屏幕顶端的位置设置缺口，用来安装上述非显示器件。为了避免缺口对显示画面的影响，在屏幕顶端显示区基本上固定显示特定的图标画面，例如时钟、应用图标、电量及运营商信息等。这些固定的图标画面不需要以常规的60赫兹频率来刷新，然而在实际应用中，普遍将屏幕顶端显示区域与正常显示区当成一块屏幕来实时刷新。

发明人发现现有技术中至少存在如下问题：将屏幕顶端显示区域与正常显示区当成一块屏幕，以常规的60赫兹频率来实时刷新，造成了驱动芯片单位时间内的处理量过大，以致功耗增大，整块屏幕中单行数据电压写入时间过短，容易引起屏幕显示异常。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种控制信号输出电路及方法、阵列基板、显示装置。

解决本发明技术问题所采用的技术方案是一种控制信号输出电路，用于为第一栅极驱动电路输出第一控制信号，以及为第二栅极驱动电路输出第二控制信号；其中，所述第一栅极驱动电路所连接的像素行中的像素数量少于所述第二栅极驱动电路所连接的像素行中的像素数量；所述控制信号输出电路包括：

时序单元，用于根据预设扫描时序，分别为所述第一栅极驱动电路和所述第二栅极驱动电路提供时序信号；其中，所述时序信号包括：第一控制信号和第二控制信号；

判断单元，用于根据所述时序单元提供的所述时序信号，判断所述第一栅极驱动电路和第二栅极电路中的哪一者即将进行工作，并输出判断结果；

选择单元，用于根据所述判断单元输出的所述判断结果，将所述第一控制信号或所述第二控制信号进行输出。

可选地，所述选择单元包括：第一晶体管和第二晶体管；所述第一晶体管和所述第二晶体管的开关特性相反；其中，

所述第一晶体管的第一极连接所述时序单元，第二极连接所述第一栅极驱动电路，控制极连接所述判断单元；

第二晶体管的第一极连接所述时序单元，第二极连接所述第二栅极驱动电路，控制极连接所述判断单元。

可选地，所述第一控制信号和所述第二控制信号均包括：帧开启信号；或者，

所述第一控制信号和所述第二控制信号均包括：时钟控制信号。

可选地，所述第一控制信号的输出频率小于所述第二控制信号的输出频率。

解决本发明技术问题所采用的技术方案是一种阵列基板，该阵列基板包括如上述提供的控制信号输出电路。

可选地，该阵列基板还包括：第一栅极驱动电路和第二栅极驱动电路，二者均与所述选择单元连接。

可选地，该阵列基板具有第一显示区和第二显示区；其特征在于，所述阵列基板包括交叉设置的栅线和数据线；其中，位于所述第一显示区中的栅线与所述第一栅极驱动电路的输出端连接；位于所述第二显示区中的栅线与所述第二栅极驱动电路的输出端连接；所述数据线贯穿所述第一显示区和所述第二显示区。

可选地，所述第一显示区的图像刷新频率低于所述第二显示区的图像刷新频率。

解决本发明技术问题所采用的技术方案是一种显示装置，该显示装置包括如上述提供的阵列基板。

解决本发明技术问题所采用的技术方案是一种控制信号输出方法，用于为第一栅极驱动电路输出第一控制信号，以及为第二栅极驱动电路输出第二控制信号；其中，所述第一栅极驱动电路所连接的像素行中的像素数量少于所述第二栅极驱动电路所连接的像素行中的像素数量；所述控制信号输出方法包括：

根据预设扫描时序，分别为所述第一栅极驱动电路和所述第二栅极驱动电路提供时序信号；其中，所述时序信号包括：第一控制信号和第二控制信号；

根据所述时序信号，判断所述第一栅极驱动电路和第二栅极电路中的哪一者即将进行工作，并输出判断结果；

根据所述判断结果，将所述第一控制信号或所述第二控制信号进行输出。

附图说明

图1为本发明实施例提供的一种控制信号输出电路的示意图；

图2为本发明实施例提供的一种选择单元单元的结构示意图；

图3为本发明实施例提供的一种阵列基板的结构示意图；

图4为本发明实施例提供的一种控制信号输出方法的流程图；

图5为本发明实施例提供的一种预设的扫描时序图。

附图标记说明：

10-控制信号输出电路、101-时序单元、102-判断单元、103-选择单元、201-第一栅极驱动电路、202-第二栅极驱动电路、1031-第一晶体管、1032-第二晶体管、301-第一显示区、302-第二显示区、401-栅线、和402-数据线。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

目前为了实现全面屏的显示效果，显示终端中一般包括两个行像素数量不同的显示区域，在以下的实施例中可以称之为：第一显示区和第二显示区。第一显示区基本上固定显示特定的画面，例如时钟、应用图标、电量及运营商信息等。第二显示区为正常的显示区，可以显示用户需要的画面。由于在第一显示区设置有缺口，因此第一显示区和第二显示区的行像素数量是不同的。实际应用中，普遍将第一显示区与第二显示区当成一块屏幕来实时刷新，这样，容易造成驱动芯片单位时间内的处理量过大，以致功耗增大，整块屏幕中单行数据电压写入时间过短，容易引起屏幕显示异常。针对现有技术存在的问题，本发明实施例提供了一种控制信号输出电路及方法、阵列基板、显示装置。该阵列基板中的第一栅极驱动电路与第一显示区的栅线连接，第二栅极驱动电路与第二显示区的栅线连接。该控制信号输出电路提供的控制信号可以为帧开启信号，也可以为时钟信号。当然，输出的控制信号也可以为驱动第一栅极驱动电路和第二栅极驱动电路的其他信号，在以下的实施例中将以帧开启信号进行说明。

实施例一

本发明实施例提供了一种控制信号输出电路，该控制信号输出电路为第一栅极驱动电路输出第一控制信号，以及为第二栅极驱动电路输出第二控制信号；其中，第一栅极驱动电路所连接的像素行中的像素数量少于第二栅极驱动电路所连接的像素行中的像素数量。图1为本发明实施例提供的一种控制信号输出电路的示意图，如图1所示，该控制信号输出电路10包括：时序单元101、判断单元102和选择单元103。

时序单元101用于根据预设扫描时序，分别为第一栅极驱动电路201和第二栅极驱动电路202提供时序信号；其中，时序信号包括：第一控制信号和第二控制信号。判断单元102用于根据时序单元101提供的时序信号，判断第一栅极驱动电路201和第二栅极电路202中的哪一者即将进行工作，并输出判断结果。选择单元103用于根据判断单元102输出的判断结果，将第一控制信号或第二控制信号进行输出。

需要说明的是，时序单元101提供的时序信号可以为第一控制信号和第二控制信号，也可以为其他用于可以判断第一栅极驱动电路201和第二栅极驱动电路202哪一者即将开始工作的信号，在此不再一一列举。

本发明实施例提供的控制信号输出电路中，由于时序单元101可以为第一栅极驱动电路201和第二栅极驱动电路202输出不同的时序信号。判断单元102可以根据该时序信号，判断出第一栅极驱动电路201和第二栅极驱动电路202哪一者即将开始工作。当判断出第一栅极驱动电路201即将开始工作时，选择单元103输出第一控制信号给第一栅极驱动电路201，对应于，显示终端中的第一显示区的画面开始进行刷新。当判断出第二栅极驱动电路202即将开始工作时，选择单元103输出第二控制信号给第二栅极驱动电路，对应于显示终端中的第二显示区的画面开始进行刷新。这样，可以使得第一栅极驱动电路201和第二栅极驱动电路202单独输入不同的控制信号，保证显示终端中的第一显示区和第二显示区显示的画面以不同的频率刷新，因此屏幕顶端显示固定图标画面的第一显示区图像可以以较低频率进行刷新，从而减少驱动芯片的单位时间的处理量以减少能耗，并且保证屏幕中单行数据电压的写入时间，提高显示效果。

基于上述实施例提供的控制信号输出电路，下面将结合附图对该控制信号输出电路进行进一步详细说明。

实施例二

图2为本发明实施例提供的一种选择单元的结构示意图，如图2所示，该选择单元103包括：第一晶体管1031和第二晶体管1032；第一晶体管1031和第二晶体管1032的开关特性相反；其中，第一晶体管1031的第一极连接时序单元101，第二极连接第一栅极驱动电路201，控制极连接判断单元102；第二晶体管1032的第一极连接时序单元101，第二极连接第二栅极驱动电路202，控制极连接判断单元102。

需要说明的是，第一晶体管1031和第二晶体管1032的开关特性相反，在本发明实施例中以第一晶体管1031为P型晶体管，第二晶体管1032为N型晶体管为例进行说明的。由于第一晶体管1031的工作电平为低电平，第一晶体管1031的控制极为低电平信号时，第一晶体管1031的第一极和第二极之间导通，将第一控制信号从第一极输入至第二极，进而输出至第一栅极驱动电路201。由于第二晶体管1032的工作电平为高电平，第二晶体管1032的控制极为高电平信号时，第二晶体管1032的第一极和第二极之间导通，将第二控制信号从第一极输入至第二极，进而输出至第二栅极驱动电路202。本发明实施例提供的选择单元103可以根据判断结果决定输出高电平或者低电平，从而控制第一晶体管1031导通还是第二晶体管1032导通，进而实现对第一栅极电路201和第二栅极电路202的单独控制，保证第一栅极电路201所连接的像素和第二栅极电路202所连接的像素以不同的频率进行刷新，因此屏幕顶端显示固定图标画面的第一显示区图像可以以较低频率进行刷新，从而减少驱动芯片的单位时间的处理量以减少能耗，并且保证屏幕中单行数据电压的写入时间，提高显示效果。

可以理解的是，图2所示的选择单元103的结构仅为一种示例，在本发明实施例提供的选择单元103中，判断结果可以利用高低电平信号来决定第一栅极电路201或者第二栅极电路202即将开始工作，也可以通过输出指示信号，来指示第一栅极驱动电路201或者第二栅极驱动电路即将开始工作。因此，本发明实施例提供的选择结构103也可以采用其他的可以实现选择功能的电路结构实现，在此不再一一列举。

可选地，第一控制信号和第二控制信号均包括：帧开启信号；或者，第一控制信号和第二控制信号均包括：时钟控制信号。

需要说明的是，帧开启信号或者时钟控制信号按照预设的时序，在一定周期内单独输入第一栅极驱动电路201或第二栅极驱动电路202，从而实现对第一栅极驱动电路201和第二栅极驱动电路202的单独控制，保证第一栅极电路201所连接的像素和第二栅极电路202所连接的像素以不同的频率进行刷新，因此屏幕顶端显示固定图标画面的显示区域可以以较低频率进行刷新，从而减少驱动芯片的单位时间的处理量以减少能耗，并且保证屏幕中单行数据电压的写入时间，提高显示效果。

可选地，第一控制信号的输出频率小于第二控制信号的输出频率。

需要说明的是，由于第一控制信号输入的第一栅极驱动电路所连接的像素行中的像素数量少于第二控制信号输入的第二栅极驱动电路所连接的像素行中的像素数量，因此第一控制信号不必与第二控制信号以同样的常规频率进行输出，可以以较低的频率输出第一控制信号，以常规频率输出第二控制信号。对应的，以以较低的频率对显示固定图标画面的第一显示区图像进行刷新，从而节约能耗，提高显示效果。

实施例三

基于同一发明构思，本发明实施例提供了一种阵列基板，该阵列基板包括如上述实施例提供的控制信号输出电路。图3为本发明实施例提供的一种阵列基板的结构示意图，如图3所示，该阵列基板除了包括上述实施例提供的控制信号输出电路10，还包括：第一栅极驱动电路201和第二栅极驱动电路202，并且，第一栅极驱动电路201和第二栅极驱动电路202均与选择单元103连接。该阵列基板具有第一显示区301和第二显示区302；并且，该阵列基板包括交叉设置的栅线401和数据线402；其中，位于第一显示区301中的栅线401与第一栅极驱动电路201的输出端连接；位于第二显示区302中的栅线401与第二栅极驱动电路202的输出端连接；数据线402贯穿第一显示区301和第二显示区302。

本发明实施例提供的阵列基板，通过控制信号输出电路10，根据预设时序，输出第一控制信号和第二控制信号，分别控制第一栅极驱动电路201和第二栅极驱动电路202，可以实现显示固定图标画面的第一显示区301和正常显示的第二显示区302单独控制，并且，第一显示区301和第二显示区302可以共用数据线402，从而可以减少布线，降低了工艺难度，节约制作成本。

可选地，第一显示区301的图像刷新频率低于第二显示区302的图像刷新频率。

本发明实施例提供的阵列基板，由于控制信号输出电路10可以根据预设的时序，为第一栅极电路201和第二栅极电路202提供时序信号，并对第一栅极电路201和第二栅极电路202哪一者将进行工作进行判断，对应的输出第一控制信号或第二控制信号，可以实现对第一栅极电路201和第二栅极电路202的单独控制，保证第一栅极电路所连接的像素和第二栅极电路所连接的像素以不同的频率进行刷新，因此，屏幕顶端显示固定图标画面的第一显示区301可以较正常显示的第二显示区302以较低频率进行刷新，从而减少驱动芯片的单位时间的处理量以减少能耗，并且保证屏幕中单行数据电压的写入时间，提高显示效果。

实施例四

基于同一发明构思，本发明实施例提供了一种显示装置，该显示装置包括如上述实施例提供的阵列基板。可以理解的是，本发明实施例提供的显示装置可以为智能手机，也可以为笔记本电脑等。本发明实施例提供的显示装置与上述实施例提供的控制信号输出电路的实现原理类似，在此不再赘述。

实施例五

基于同一发明构思，本发明实施例提供了一种控制信号输出方法，该控制信号输出方法可以应用于上述实施例提供的控制信号输出电路，用于为第一栅极驱动电路输出第一控制信号，以及为第二栅极驱动电路输出第二控制信号；其中，第一栅极驱动电路所连接的像素行中的像素数量少于第二栅极驱动电路所连接的像素行中的像素数量。图4为本发明实施例提供的一种控制信号输出方法的流程图，如图4所示，该控制信号输出方法包括：

S401，根据预设扫描时序，分别为第一栅极驱动电路和第二栅极驱动电路提供时序信号；其中，时序信号包括：第一控制信号和第二控制信号。

S402，根据时序信号，判断第一栅极驱动电路和第二栅极电路中的哪一者即将进行工作，并输出判断结果。

S403，根据判断结果，将第一控制信号或第二控制信号进行输出。

需要说明的是，上述的时序信号包括但不局限于第一控制信号和第二控制信号，也可以为其他用于可以判断第一栅极驱动电路和第二栅极驱动电路哪一者即将开始工作的信号，在此不再一一列举。

在一个具体的例子中，图5为本发明实施例提供的一种预设的扫描时序图，时序单元可以按照如图5所示预设扫描时序图提供时序信号，将第一控制信号和第二控制信号输入第一栅极驱动电路和第二栅极驱动电路，进而开启第一显示区和第二显示区的扫描信号。具体的，在两个周期内，判断单元可以根据时序单元输出的时序信号判断出第二栅极驱动电路即将开始工作。选择单元根据输入的一个高电平信号，将第二控制信号输出至第二栅极驱动电路，该控制信号包括帧开启信号和时钟控制信号。此时，在这两个周期内，第二栅极驱动电路连接的第二显示区的画面进行刷新，第一栅极驱动电路连接的第一显示区的画面处于正常发光状态。在之后的一个周期内，判断单元可以根据时序单元输出的时序信号判断出第一栅极驱动电路即将开始工作。选择单元根据输入的一个低电平信号，将第一控制信号输出至第一栅极驱动电路，该控制信号包括帧开启信号和时钟控制信号。此时，在这一个周期内，第一栅极驱动电路连接的第一显示区的画面进行刷新，第二栅极驱动电路连接的第二显示区的画面处于正常发光状态。

以第一显示区的像素为200行，屏幕分辨率为2880*1440为例，通过本发明实施例提供的控制信号输出方法，数据处理量每帧减少了200*1000*2比特，每行的充电时间可以由5.7微秒(μs)增加到6.2μs。通过上述具体的例子可以看出，第二显示区的画面刷新两次之后，第一显示区的画面才进行刷新一次，因此，第一显示区的画面刷新频率低于第二显示区的画面刷新频率，从而减少了驱动芯片的单位时间的处理量以减少能耗，并且保证屏幕中单行数据电压的写入时间，提高显示效果。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种控制信号输出电路，用于为第一栅极驱动电路输出第一控制信号，以及为第二栅极驱动电路输出第二控制信号；其中，所述第一栅极驱动电路所连接的像素行中的像素数量少于所述第二栅极驱动电路所连接的像素行中的像素数量；其特征在于，所述控制信号输出电路包括：

时序单元，用于根据预设扫描时序，分别为所述第一栅极驱动电路和所述第二栅极驱动电路提供时序信号；其中，所述时序信号包括：第一控制信号和第二控制信号；所述预设扫描时序为第一控制信号和第二控制信号的输出顺序；所述第一控制信号的输出频率小于所述第二控制信号的输出频率；

判断单元，用于根据所述时序单元提供的所述时序信号，判断所述第一栅极驱动电路和第二栅极电路中的哪一者即将进行工作，并输出判断结果；

选择单元，用于根据所述判断单元输出的所述判断结果，将所述第一控制信号或所述第二控制信号进行输出。

2.根据权利要求1所述的控制信号输出电路，其特征在于，所述选择单元包括：第一晶体管和第二晶体管；所述第一晶体管和所述第二晶体管的开关特性相反；其中，

所述第一晶体管的第一极连接所述时序单元，第二极连接所述第一栅极驱动电路，控制极连接所述判断单元；

所述第二晶体管的第一极连接所述时序单元，第二极连接所述第二栅极驱动电路，控制极连接所述判断单元。

3.根据权利要求1所述的控制信号输出电路，其特征在于，

所述第一控制信号和所述第二控制信号均包括：帧开启信号；或者，

所述第一控制信号和所述第二控制信号均包括：时钟控制信号。

4.一种阵列基板，其特征在于，包括：权利要求1-3任一项所述的控制信号输出电路。

5.根据权利要求4所述的阵列基板，其特征在于，还包括：第一栅极驱动电路和第二栅极驱动电路，二者均与所述选择单元连接。

6.根据权利要求5所述的阵列基板，具有第一显示区和第二显示区；其特征在于，所述阵列基板包括交叉设置的栅线和数据线；其中，位于所述第一显示区中的栅线与所述第一栅极驱动电路的输出端连接；位于所述第二显示区中的栅线与所述第二栅极驱动电路的输出端连接；所述数据线贯穿所述第一显示区和所述第二显示区。

7.根据权利要求6所述的阵列基板，其特征在于，所述第一显示区的图像刷新频率低于所述第二显示区的图像刷新频率。

8.一种显示装置，其特征在于，包括如权利要求4-7任一项所述的阵列基板。

9.一种控制信号输出方法，用于为第一栅极驱动电路输出第一控制信号，以及为第二栅极驱动电路输出第二控制信号；其中，所述第一栅极驱动电路所连接的像素行中的像素数量少于所述第二栅极驱动电路所连接的像素行中的像素数量；其特征在于，所述控制信号输出方法包括：

根据预设扫描时序，分别为所述第一栅极驱动电路和所述第二栅极驱动电路提供时序信号；其中，所述时序信号包括：第一控制信号和第二控制信号；所述预设扫描时序为第一控制信号和第二控制信号的输出顺序；所述第一控制信号的输出频率小于所述第二控制信号的输出频率；

根据所述时序信号，判断所述第一栅极驱动电路和第二栅极电路中的哪一者即将进行工作，并输出判断结果；

根据所述判断结果，将所述第一控制信号或所述第二控制信号进行输出。

Images