CN110148574A - 一种芯片压接结构及半导体封装结构 - Google Patents

一种芯片压接结构及半导体封装结构 Download PDF

Info

Publication number
CN110148574A
CN110148574A CN201910424721.8A CN201910424721A CN110148574A CN 110148574 A CN110148574 A CN 110148574A CN 201910424721 A CN201910424721 A CN 201910424721A CN 110148574 A CN110148574 A CN 110148574A
Authority
CN
China
Prior art keywords
chip
pressure spring
crimping structure
bottom plate
guide rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910424721.8A
Other languages
English (en)
Inventor
张雷
杜玉杰
李翠
刘颖含
李金元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201910424721.8A priority Critical patent/CN110148574A/zh
Publication of CN110148574A publication Critical patent/CN110148574A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明通过提供一种芯片压接结构及半导体封装结构,该压接结构包括汇流底板,具有至少一个导向通孔;至少一个顶压导杆,分别与所述导向通孔一一对应设置,通过导电压簧与所述汇流底板导电连接,在外部压力和所述导电压簧的弹力的压力差作用下,具有穿入所述导向通孔的第一状态和复位的第二状态;所述导电压簧连接端面为平面。本发明提供了一种芯片压接结构及半导体封装结构,通过设置导电压簧,补偿了芯片厚度不一致及结构加工引起的尺寸误差,使各芯片压力基本一致,提高了封装可靠性。

Description

一种芯片压接结构及半导体封装结构
技术领域
本发明涉及半导体器件领域,具体涉及到一种芯片压接结构及半导体封装结构。
背景技术
目前压接型封装中采用较多的是刚性压接方法,即芯片两侧均为单一金属柱体压接,这种形式虽然结构简单,但对芯片厚度及金属柱体尺寸加工精度要求苛刻,特别是芯片数量增多时,如果尺寸偏差较大的话,压接时芯片内部、不同芯片间的压力将出现严重偏差,压力集中的芯片会被压碎破坏,压力小的芯片可能会出现放电或者较高接触电阻和热阻引起的高温烧毁。
发明内容
由于刚性压接结构会导致芯片内部和芯片间产生压力偏差。因此,本发明通过提供一种芯片压接结构及半导体封装结构,以解决上述的技术问题。
为实现上述目的,本发明实施例提供了一种芯片压接结构,其特征在于,包括:汇流底板,具有至少一个导向通孔;至少一个顶压导杆,分别与所述导向通孔一一对应设置,通过导电压簧与所述汇流底板导电连接,在外部压力和所述导电压簧的弹力的压力差作用下,具有穿入所述导向通孔的第一状态和复位的第二状态;所述导电压簧连接端面为平面。
可选地,还包括,调节套,设置在所述汇流底板上,与所述导向通孔一一对应设置,并套设在所述顶压导杆上。
可选地,所述导电压簧设置在所述顶压导杆与所述调节套之间。
可选地,所述导电压簧设置在所述顶压导杆与所述汇流底板之间,并套设在所述调节套外侧。
可选地,所述导电压簧的材料包括:铍铜。
可选地,所述顶压导杆、所述调节套和所述汇流底板表面具有保护镀层。
本发明实施例还提供一种半导体封装结构,包括依次层叠设置的电极板、至少一个芯片和上述的任一项芯片压接结构。
可选地,所述芯片与所述顶压导杆背离所述汇流底板的一端连接。
可选地,还包括绝缘外壳,用于固定所述电极板、所述芯片和所述芯片压接结构。
与现有技术相比,本发明的有益效果是:
本发明提供了一种芯片压接结构及半导体封装结构,通过设置导电压簧,补偿了芯片厚度不一致及结构加工引起的尺寸误差,使各芯片压力基本一致,提高了封装可靠性。导电压簧不会出现层间错位现象,进而与导向零件摩擦很小或者无摩擦。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实施例芯片压接结构的剖视图;
图2是本实施例芯片压接结构的示意图;
图3是本实施例半导体封装结构的示意图;
图4是本实施例导电压簧的示意图;
图5是本实施例导电压簧的剖视图;
图6是另一种实施例芯片压接结构的剖视图。
附图标记说明:
1-芯片压接结构;2-顶压导杆;3-导电压簧;31-第一线带;311-第一线带端面;32-第二线带;321-第二线带端面;4-调节套;5-汇流底板;6-芯片;7-电极板;8-绝缘外壳。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为解决刚性压接结构带来的芯片内部和芯片间的压力偏差,发明人在压接型封装形式内部增加了弹性结构,通过弹性结构的变形来补偿芯片厚度不一致及结构加工引起的尺寸偏差。由于螺旋线簧、圆柱弹簧等常规承压弹簧一般无法满足高压力载荷和小体积尺寸的要求,这种结构中都采用碟形弹簧作为弹性零件,通过多片同规格碟形弹簧组合配合碟簧垫圈提供相应的芯片压力。
然而,该弹性结构需要单独设置可随碟形弹簧一起变形的导电连接片来实现通流,导致压接结构复杂,体积较大,热特性较差。因此,发明人提出了一种芯片压接结构,如图1-图5,该芯片压接结构1,可以包括:
顶压导杆2、导电压簧3、调节套4和汇流底板5。
导电压簧3与调节套4依次安装在顶压导杆2上,顶压导杆2下端穿过导电压簧3并***调节套4。调节套4连接在汇流底板5上。汇流底板5上还设置有与顶压导杆2一一对应的导向通孔。在外部压力和导电压簧3弹力的压力差作用下,顶压导杆2具有穿入导向通孔的第一状态和复位的第二状态。导电压簧3为双螺旋导电压簧,两端端面为平面,且第一线带31和第二线带32相互旋绞,第一线带31和第二线带32矩形截面相同。导电压簧3可以采用铍铜材质,顶压导杆2、调节套4和汇流底板5可以采用铜材质,并且表面做镀银处理,顶压导杆2的尺寸与芯片6相匹配。
由于现有技术中碟形弹簧之间的配合为线接触,且由于线接触会导致弹簧所连接的零件间电阻变大,所以弹簧本身不能作为芯片与外电极间的导流载体,需要单独设置可随碟形弹簧一起变形的导电连接片来实现通流。本实施例中,通过将导电压簧3的连接端面设置为平面,可以将线接触变为面接触,从而大大减少与顶压导杆2和调节套4之间的接触面电阻,不再需要单独设置可随弹簧一起变形的导电连接片,构成无可随弹簧一起变形的导电连接片的芯片压接结构。因此该芯片压接结构结构简单,体积较小。
在实际加工过程中,各结构零件尺寸存在加工误差,使得不同芯片所受到的压力不一致。在本实施例中,芯片6在工作压力下,使导电压簧3发生一定的压缩形变,顶压导杆2在芯片6的工作压力下呈现穿入导向通孔的第一状态,从而使各芯片所受到的压力大致相等,起到弥补压力的作用。芯片6在没有受到工作压力时,顶压导杆2也就不会受到芯片6的工作压力,呈现复位的第二状态。在实际应用中,本领域技术人员可根据芯片6数量调节芯片压接结构1的数量设置多组独立芯片压接结构1,从而补偿了各结构零件的尺寸误差,使各芯片6压力基本一致,提高了封装可靠性,同时降低了零件的加工难度。
本实施例中,在保持其他零件不变的情况下,可根据封装要求在制作过程中调节调节套4的高度,提高结构零件的通用性。导电压簧3可采用高强铍铜材质,其具有弱磁性、高强度、良好导电导热性能,并且还降低了封装引起的寄生参数。
由于现有技术中普通碟形弹簧多层叠加,一般都会出现层间错位现象,与内外导向机构产生摩擦失效断裂等问题,进而与导向零件之间产生摩擦。本实施例中,通过将顶压导杆2穿过导电压簧3,可以为导电压簧3提供导向作用,防止导电压簧3在承受压力时发生偏移,保证导电压簧3不会出现层间错位现象,进而与顶压导杆2摩擦很小或者无摩擦。
导电压簧3包括两条相互旋绞的第一线带31和第二线带32,第一线带31和第二线带32有相同的矩形截面。第一线带31和第二线带32的截面相对倾斜。如此设置,可使导电压簧3具有同碟形弹簧一样刚度大、缓冲能力强、大载荷小变形等的优点。第一线带31和第二线带32相互旋绞到预设圈数,例如可以为5~8圈,具体圈数本领域技术人员可根据实际情况确定。
顶压导杆2、调节套4和汇流底板5采用铜材质,并且表面做镀银处理,从而有降低接触电阻、提高导电性能的作用,还有抗氧化和防止腐蚀的用途。
当然,作为另一种实施例,顶压导杆2、调节套4和汇流底板5可采用其他导电材质,起到导电作用即可。顶压导杆2、调节套4和汇流底板5表面也可进行其他材质的镀膜处理,有抗氧化和防止腐蚀的作用即可。
作为另一种实施例,可省略调节套4,由导电压簧3起到相应的效果。如图6,芯片压接结构1可以包括:顶压导杆2、导电压簧3和汇流底板5。顶压导杆2下端穿过导电压簧3,导电压簧3直接连接在汇流底板5上。汇流底板5上还设置有与顶压导杆2一一对应的导向通孔。在外部压力和导电压簧3弹力的压力差作用下,顶压导杆2具有穿入导向通孔的第一状态和复位的第二状态。
在本实施例中,顶压导杆2与芯片6的接触面做高精度加工,使顶压导杆2与芯片6的接触面粗糙度很低,例如粗糙度可以为0.4um。如此设置,可以使芯片6在工作工程中减少与顶压导杆2的摩擦,从而减少芯片6产生的热量,延长芯片6的使用寿命,提高芯片6的稳定性。
顶压导杆2的尺寸与芯片6相匹配。如此设置,可以使芯片6在工作过程中不容易发生弯折,对芯片6进行更好地保护,延长芯片6的使用寿命。
如图3所示,本实施例还提供了一种半导体封装结构,包括:芯片压接结构1、芯片6、电极板7和绝缘框架8。芯片6被芯片压接结构1压接在电极板7上,并通过绝缘外壳8固定后形成半导体封装结构。如此设置的半导体封装结构可独自封装成模块,也可并联多个单元形成更大容量的模块,并且结构性能稳定,压力均匀,符合可靠性要求。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种芯片压接结构,其特征在于,包括:
汇流底板(5),具有至少一个导向通孔;
至少一个顶压导杆(2),分别与所述导向通孔一一对应设置,通过导电压簧(3)与所述汇流底板(5)导电连接,在外部压力和所述导电压簧(3)的弹力的压力差作用下,具有穿入所述导向通孔的第一状态和复位的第二状态;
所述导电压簧(3)连接端面为平面。
2.根据权利要求1所述的压接结构,其特征在于,还包括:
调节套(4),设置在所述汇流底板(5)上,与所述导向通孔一一对应设置,并套设在所述顶压导杆(2)上。
3.根据权利要求1所述的压接结构,其特征在于,所述导电压簧(3)设置在所述顶压导杆(2)与所述调节套(4)之间。
4.根据权利要求2所述的压接结构,其特征在于,所述导电压簧(3)设置在所述顶压导杆(2)与所述汇流底板(5)之间,并套设在所述调节套(4)外侧。
5.根据权利要求4所述的压接结构,其特征在于,所述导电压簧(3)的材料包括:铍铜。
6.根据权利要求1-5任一项所述的压接结构,其特征在于,所述导电压簧(3)包括相互旋绞的第一线带(31)和第二线带(32),所述第一线带(31)和所述第二线带(32)截面为矩形。
7.根据权利要求1所述的压接结构,其特征在于,所述顶压导杆(2)、所述调节套(4)和所述汇流底板(5)表面具有保护镀层。
8.一种半导体封装结构,其特征在于,包括依次层叠设置的电极板(7)、至少一个芯片(6)和权利要求1-7任一项所述的芯片压接结构。
9.根据权利要求8所述的半导体封装结构,其特征在于,所述芯片(6)与所述顶压导杆(2)背离所述汇流底板(5)的一端连接。
10.根据权利要求9所述的半导体封装结构,其特征在于,还包括绝缘外壳(8),用于固定所述电极板(7)、所述芯片(6)和所述芯片压接结构。
CN201910424721.8A 2019-05-21 2019-05-21 一种芯片压接结构及半导体封装结构 Pending CN110148574A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910424721.8A CN110148574A (zh) 2019-05-21 2019-05-21 一种芯片压接结构及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910424721.8A CN110148574A (zh) 2019-05-21 2019-05-21 一种芯片压接结构及半导体封装结构

Publications (1)

Publication Number Publication Date
CN110148574A true CN110148574A (zh) 2019-08-20

Family

ID=67592340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910424721.8A Pending CN110148574A (zh) 2019-05-21 2019-05-21 一种芯片压接结构及半导体封装结构

Country Status (1)

Country Link
CN (1) CN110148574A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593049U (ja) * 1992-05-22 1993-12-17 株式会社明電舎 圧接型半導体素子
CN1264175A (zh) * 1999-01-27 2000-08-23 Abb(瑞士)股份有限公司 功率半导体模块
US6285076B1 (en) * 1997-08-28 2001-09-04 Kabushiki Kaisha Toshiba Press-connection semiconductor device and press-connection semiconductor assembly
JP2006120423A (ja) * 2004-10-20 2006-05-11 Kodera Electronics Co Ltd 端子圧着用アプリケータ
JP2006318950A (ja) * 2005-05-10 2006-11-24 Nissan Motor Co Ltd 圧接型の半導体装置
US20130250471A1 (en) * 2012-03-22 2013-09-26 Component Re-Engineering Company, Inc. Compressible conductive element for use in current-carrying structure
CN103890941A (zh) * 2011-10-21 2014-06-25 Abb技术有限公司 功率半导体模块和具有多个功率半导体模块的功率半导体模块组件
WO2016058554A1 (zh) * 2014-10-17 2016-04-21 国家电网公司 一种使用热管的压接式igbt封装结构
CN108428677A (zh) * 2018-03-16 2018-08-21 全球能源互联网研究院有限公司 一种压接型igbt弹性压装结构及压接型igbt封装结构
CN210040140U (zh) * 2019-05-21 2020-02-07 全球能源互联网研究院有限公司 一种芯片压接结构及半导体封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593049U (ja) * 1992-05-22 1993-12-17 株式会社明電舎 圧接型半導体素子
US6285076B1 (en) * 1997-08-28 2001-09-04 Kabushiki Kaisha Toshiba Press-connection semiconductor device and press-connection semiconductor assembly
CN1264175A (zh) * 1999-01-27 2000-08-23 Abb(瑞士)股份有限公司 功率半导体模块
JP2006120423A (ja) * 2004-10-20 2006-05-11 Kodera Electronics Co Ltd 端子圧着用アプリケータ
JP2006318950A (ja) * 2005-05-10 2006-11-24 Nissan Motor Co Ltd 圧接型の半導体装置
CN103890941A (zh) * 2011-10-21 2014-06-25 Abb技术有限公司 功率半导体模块和具有多个功率半导体模块的功率半导体模块组件
US20130250471A1 (en) * 2012-03-22 2013-09-26 Component Re-Engineering Company, Inc. Compressible conductive element for use in current-carrying structure
WO2016058554A1 (zh) * 2014-10-17 2016-04-21 国家电网公司 一种使用热管的压接式igbt封装结构
CN108428677A (zh) * 2018-03-16 2018-08-21 全球能源互联网研究院有限公司 一种压接型igbt弹性压装结构及压接型igbt封装结构
CN210040140U (zh) * 2019-05-21 2020-02-07 全球能源互联网研究院有限公司 一种芯片压接结构及半导体封装结构

Similar Documents

Publication Publication Date Title
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
TWI403596B (zh) 半導體封裝用之銅合金線
CN102244022A (zh) 倒装芯片单金属间化合物微互连结构制备方法
CN108428677A (zh) 一种压接型igbt弹性压装结构及压接型igbt封装结构
CN102915985A (zh) 一种功率电子器件双面粘接结构及制备方法
CN110148574A (zh) 一种芯片压接结构及半导体封装结构
EP3493253A1 (en) Circuit board and semiconductor module
CN210040140U (zh) 一种芯片压接结构及半导体封装结构
CN108364920B (zh) 倒装芯片组件、倒装芯片封装结构及制备方法
CN101399246A (zh) 封装基板结构及其制法
CN202816916U (zh) 一种倒装封装装置
CN107069434B (zh) 一种机械连接的半导体激光器叠阵
CN114220784B (zh) 一种高安全性电底火用封装器件
CN114050011A (zh) 一种高性能大功率抗浪涌热敏电阻器及其制备方法
CN206490788U (zh) 一种mems麦克风壳体结构
CN114267975A (zh) 一种压接型弹性连接器
CN109065307B (zh) 一种小型化大通流容量压敏电阻器及其制备方法
CN203871318U (zh) 双层导线架结构
CN103219311B (zh) 一种镀钯镀银的双镀层键合铜丝
CN201319374Y (zh) 一种用超声波铜线制造集成电路芯片封装结构
CN206921811U (zh) 镀金钯铜线封装硅麦电路键合线的结构
CN220796733U (zh) 高可靠性抗浪涌电流的过瞬态电压保护器件
CN101323056B (zh) 锡球及使用该锡球的电连接器
CN105338734B (zh) 陶瓷基板电路板及其制造方法
JP6927850B2 (ja) 接合構造および半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination