CN110137133A - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN110137133A
CN110137133A CN201910173012.7A CN201910173012A CN110137133A CN 110137133 A CN110137133 A CN 110137133A CN 201910173012 A CN201910173012 A CN 201910173012A CN 110137133 A CN110137133 A CN 110137133A
Authority
CN
China
Prior art keywords
production method
layer
semiconductor devices
contact hole
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910173012.7A
Other languages
English (en)
Inventor
令海阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910173012.7A priority Critical patent/CN110137133A/zh
Publication of CN110137133A publication Critical patent/CN110137133A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体器件的的制作方法，包括：提供一半导体结构，所述半导体结构包括：衬底、位于所述衬底上的有源区和浅沟槽隔离结构；在所述半导体结构表面依次形成氮化硅层和介质隔离层；研磨所述介质隔离层；依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。在本发明提供的半导体器件的制作方法中，减少了在掩膜层上单独打孔这一步骤，因此，可以减少一层光罩，从而减少了材料和工时，同时，本发明形成的接触孔仍然可以减少掩膜层对半导体结构表面的应力。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体器件的制作方法。
背景技术
半导体器件制作过程中，硅表面形成的氮化硅会产生应力，这个应力对硅表面会有影响，因此，需要减少氮化硅对硅表面的应力的影响。现有技术中，通过在氮化硅层上打孔，从而减少氮化硅的应力。具体步骤是，在硅表面形成氮化硅层之后，通过一层光罩，在氮化硅表面形成多个小孔，但是额外的增加这个步骤和增加这个光罩，非常浪费材料和时间。
发明内容
本发明的目的在于提供一种半导体器件的制作方法，能节省材料并且能释放掩膜层应力。
为了达到上述目的，本发明提供了一种半导体器件的制作方法，包括：
提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；
在所述半导体结构表面依次形成氮化硅层和介质隔离层；
研磨所述介质隔离层；
依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。
可选的，在所述的二极管的制作方法中，所述有源区包括：P型半导体结构、位于所述P型半导体结构上的外延层和位于所述外延层上的N形半导体结构。
可选的，在所述的二极管的制作方法中，所述接触孔的个数为多个。
可选的，在所述的二极管的制作方法中，形成接触孔之后，所述半导体器件的制作方法还包括：在所述介质隔离层上形成一金属层。
可选的，在所述的二极管的制作方法中，形成一金属层后，所述半导体器件的制作方法还包括：刻蚀所述金属层形成小孔，所述小孔与所述接触孔的位置、形状和大小均一致。
可选的，在所述的二极管的制作方法中，所述介质隔离层的材料为正硅酸乙酯。
可选的，在所述的二极管的制作方法中，所述金属层的材料为铝。
可选的，在所述的二极管的制作方法中，刻蚀浅沟槽隔离结构上的所述金属层、所述介质隔离层和所述氮化硅层形成接触孔所使用的方法为：干法刻蚀。
可选的，在所述的二极管的制作方法中，对所述金属层进行版图刻蚀。
可选的，在所述的二极管的制作方法中，所述衬底包括硅衬底。
在本发明提供的半导体器件的制作方法中，减少了在掩膜层上单独打孔这一步骤，因此，可以减少一层光罩，从而减少了材料和工时，同时，本发明形成的接触孔仍然可以减少掩膜层对半导体结构表面的应力。
附图说明
图1是本发明实施例的半导体器件的制作方法的流程图；
图2至图4是本发明实施例的半导体器件的制作方法的剖面示意图；
图中：110-半导体结构、111-衬底、112-p外延层、113-n型半导体、114- 浅沟槽隔离结构、115-P型阱区、120-掩膜层、130-介质隔离层、140-接触孔、 150-金属层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1，本发明提供了一种半导体器件的制作方法，包括：
S11：提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；
S12：在所述半导体结构表面依次形成氮化硅层和介质隔离层；
S13：研磨所述介质隔离层；
S14：依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。
请参照图2，提供一半导体结构110，半导体结构110包括一硅衬底111，衬底111通过外延生长形成的p外延层112，在p型外延层112上形成的n型半导体113。在所述p外延层上112和n型半导体113上形成的浅沟槽隔离结构 114，之后通过离子注入形成的P型阱区115。
请参照图3，依次在半导体结构110表面形成一掩膜层120和介质隔离层 130，并研磨介质隔离层130，掩膜层120的材料可以是氮化硅，介质隔离层130 的材料可以是TEOS(正硅酸乙酯)。
请继续参照图3，在位于浅沟槽隔离结构114处的硅表面上形成接触孔140，依次刻蚀介质隔离层130和掩膜层120直到半导体结构110的表面，刻蚀的接触孔140可以有多个，接触孔140越多，掩膜层120对半导体结构110的表面的应力能得到更多的释放。接触孔140的具体个数，和接触孔140之间的距离，根据掩膜层120的尺寸具体确定。现有技术中，在半导体结构110的表面形成掩膜层之后，掩膜层会对半导体结构110的表面产生应力，对半导体结构110 的表面产生影响。为了减少应力，在掩膜层形成之后在掩膜层上刻蚀多个小孔用于释放应力，之后再在掩膜层上形成介质隔离层和金属层，但是在掩膜层上刻蚀小孔需要一层光罩，比较浪费材料和工时。本发明实施例中，在半导体结构表面上直接形成掩膜层120和介质隔离层130，直接刻蚀三层形成多个接触孔 140，接触孔140不但可以用于后面的金属层的连接，也可以释放掩膜层对半导体结构表面的应力。减少了在掩膜层上刻蚀形成小孔这一步骤，减少了一层光罩的浪费。
请参照图4，形成接触孔140后，继续在介质隔离层130上形成一层金属层 150，金属层150的材料可以是铝，对金属层150进行刻蚀，在接触孔140上继续刻蚀金属层150形成小孔，所述小孔与所述接触孔140的位置、形状和大小均一致。刻蚀浅沟槽隔离结构上的金属层、介质隔离层和氮化硅层形成接触孔 140所使用的方法可采用干法刻蚀。
对金属层150表面进行刻蚀，形成版图。在本发明实施例中，半导体器件可以是二极管。
综上，在本发明实施例提供的半导体器件的制作方法中，减少了在掩膜层上单独打孔这一步骤，因此，可以减少一层光罩，从而减少了材料和工时，同时，本发明形成的接触孔仍然可以减少掩膜层对半导体结构表面的应力。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；
在所述半导体结构表面依次形成氮化硅层和介质隔离层；
研磨所述介质隔离层；
依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述有源区包括：P型半导体结构、位于所述P型半导体结构上的外延层和位于所述外延层上的N形半导体结构。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述接触孔的个数为多个。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，形成接触孔之后，所述半导体器件的制作方法还包括：在所述介质隔离层上形成一金属层。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，形成一金属层后，所述半导体器件的制作方法还包括：刻蚀所述金属层形成小孔，所述小孔与所述接触孔的位置、形状和大小均一致。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述介质隔离层的材料为正硅酸乙酯。
7.如权利要求5所述的半导体器件的制作方法，其特征在于，所述金属层的材料为铝。
8.如权利要求5所述的半导体器件的制作方法，其特征在于，刻蚀浅沟槽隔离结构上的所述金属层、所述介质隔离层和所述氮化硅层形成接触孔所使用的方法为：干法刻蚀。
9.如权利要求5所述的半导体器件的制作方法，其特征在于，对所述金属层进行版图刻蚀。
10.如权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底包括硅衬底。
CN201910173012.7A 2019-03-07 2019-03-07 半导体器件的制作方法 Pending CN110137133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910173012.7A CN110137133A (zh) 2019-03-07 2019-03-07 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910173012.7A CN110137133A (zh) 2019-03-07 2019-03-07 半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN110137133A true CN110137133A (zh) 2019-08-16

Family

ID=67568513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910173012.7A Pending CN110137133A (zh) 2019-03-07 2019-03-07 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN110137133A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6663787B1 (en) * 2001-02-06 2003-12-16 Advanced Micro Devices, Inc. Use of ta/tan for preventing copper contamination of low-k dielectric layers
CN1797786A (zh) * 2004-11-29 2006-07-05 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN101123212A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN102446832A (zh) * 2011-09-29 2012-05-09 上海华力微电子有限公司 一种避免双刻蚀阻挡层引起的接触孔不通的方法
CN103021843A (zh) * 2012-10-31 2013-04-03 华东光电集成器件研究所 一种双极集成电路放大系数工艺改进方法
CN105009287A (zh) * 2013-02-13 2015-10-28 浜松光子学株式会社 背面入射型能量线检测元件
CN106898575A (zh) * 2015-12-21 2017-06-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6663787B1 (en) * 2001-02-06 2003-12-16 Advanced Micro Devices, Inc. Use of ta/tan for preventing copper contamination of low-k dielectric layers
CN1797786A (zh) * 2004-11-29 2006-07-05 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN101123212A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN102446832A (zh) * 2011-09-29 2012-05-09 上海华力微电子有限公司 一种避免双刻蚀阻挡层引起的接触孔不通的方法
CN103021843A (zh) * 2012-10-31 2013-04-03 华东光电集成器件研究所 一种双极集成电路放大系数工艺改进方法
CN105009287A (zh) * 2013-02-13 2015-10-28 浜松光子学株式会社 背面入射型能量线检测元件
CN106898575A (zh) * 2015-12-21 2017-06-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Similar Documents

Publication Publication Date Title
US20020076904A1 (en) Separation method for gallium nitride devices on lattice-mismatched substrates
CN101179046A (zh) 硅片浅沟槽隔离刻蚀的方法
CN105428474B (zh) 一种高效发光二极管芯片的简易制作方法
CN104733573B (zh) 高压发光二极管及其制作方法
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
CN104576359B (zh) 功率二极管的制备方法
US9543208B2 (en) Method of singulating semiconductor devices using isolation trenches
CN102263173A (zh) 发光二极管及其制造方法
JP2007123446A (ja) 半導体発光素子の製造方法
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US8395168B2 (en) Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US11495710B2 (en) Method for producing a patterned layer of material
CN105374917B (zh) 发光二极管及其制作方法
CN110137133A (zh) 半导体器件的制作方法
CN103594524A (zh) 肖特基二极管及其制作方法
US8043965B2 (en) Method of forming a through substrate via in a compound semiconductor
CN103107080A (zh) 一种解决深沟槽刻蚀工艺中圆片表面糊胶的刻蚀方法
US11411140B2 (en) Optoelectronic semiconductor component having a contact structure, and method for producing a contact structure for an optoelectronic semiconductor component
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
CN105895514A (zh) 图像传感器芯片的形成方法
CN102683533B (zh) 发光二极管及其制造方法
CN103066168A (zh) 发光二极管及其制造方法
US20110039397A1 (en) Structures and methods to separate microchips from a wafer
JP2014187110A (ja) 半導体ウエハの製造方法および半導体ウエハ
US20240030381A1 (en) Method for Producing a Semiconductor Body and Semicondcutor Arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190816