CN110136767B - Rom阵列及其版图结构 - Google Patents

Rom阵列及其版图结构 Download PDF

Info

Publication number
CN110136767B
CN110136767B CN201810135451.4A CN201810135451A CN110136767B CN 110136767 B CN110136767 B CN 110136767B CN 201810135451 A CN201810135451 A CN 201810135451A CN 110136767 B CN110136767 B CN 110136767B
Authority
CN
China
Prior art keywords
rom
threshold
bit line
rom cell
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810135451.4A
Other languages
English (en)
Other versions
CN110136767A (zh
Inventor
于跃
郑坚斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201810135451.4A priority Critical patent/CN110136767B/zh
Publication of CN110136767A publication Critical patent/CN110136767A/zh
Application granted granted Critical
Publication of CN110136767B publication Critical patent/CN110136767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种ROM阵列及其版图结构。所述ROM阵列被配置为包括多种不同阈值的ROM单元，以使每个ROM单元在编程时被配置为存储多个比特的信息。本发明能够提高ROM单元的存储密度，减小单比特信息的存储面积。

Description

ROM阵列及其版图结构
技术领域
本发明涉及ROM存储器技术领域，尤其涉及一种ROM阵列及其版图结构。
背景技术
只读存储器(Read Only Memory，ROM)是一种只能读出事先所存储数据的固态半导体存储器。ROM阵列的面积决定了ROM存储器的面积，如何减小ROM阵列的面积，或发明出小面积的ROM阵列，成为ROM设计工程师的共同课题。
现有的ROM阵列如图1所示，ROM阵列中的ROM单元都是选择某一个相同阈值的MOSFET来设计的，然后再利用金属线或不同层次之间的连接孔进行编程，图1中SVT表示常规阈值的ROM单元，这样得到的ROM单元只能存储1比特的信息，存在存储密度低的问题。
发明内容
本发明提供的ROM阵列及其版图结构，能够提高ROM单元的存储密度，减小单比特信息的存储面积。
第一方面，本发明提供一种ROM阵列，所述ROM阵列被配置为包括多种不同阈值的ROM单元，以使每个ROM单元在编程时被配置为存储多个比特的信息。
可选地，所述ROM阵列被配置为包括三种或者四种不同阈值的ROM单元，以使所述ROM阵列包括4种存储状态的ROM单元，每个ROM单元在编程时被配置为存储2比特的信息。
可选地，所述ROM阵列被配置为包括三种阈值的ROM单元时，三种阈值的ROM单元配合连接孔的编程，得到4种存储状态的ROM单元；
所述ROM阵列被配置为包括四种阈值的ROM单元时，四种阈值的ROM单元分别对应4种存储状态的ROM单元。
可选地，所述ROM阵列被配置为包括三种阈值的ROM单元时，任意一种阈值的ROM单元和位线断开，所存储的信息配置为11；第一种阈值的ROM单元通过连接孔和位线连接，所存储的信息配置为10；第二种阈值的ROM单元通过连接孔和位线连接，所存储的信息配置为01；第三种阈值的ROM单元通过连接孔和位线连接，所存储的信息配置为00；
所述ROM阵列被配置为包括四种阈值的ROM单元时，每种阈值的ROM单元均通过连接孔和位线连接，第一种阈值的ROM单元所存储的信息配置为11，第二种阈值的ROM单元所存储的信息配置为10，第三种阈值的ROM单元所存储的信息配置为01，第四种阈值的ROM单元所存储的信息配置为00。
可选地，所述ROM单元为N型MOSFET。
第二方面，本发明提供一种ROM阵列的版图结构，包括多个阈值标识层及一个连接孔标识层，其中，所述阈值标识层用于指示所述ROM阵列中不同ROM单元的阈值，所述连接孔标识层用于指示所述ROM阵列中不同ROM单元和位线的连接情况。
本发明提供的ROM阵列及其版图结构，所述ROM阵列被配置为包括多种不同阈值的ROM单元，从而使得ROM阵列中的ROM单元具有多种存储状态，也就是说，每个ROM单元能存储多个比特的信息，与现有技术相比，提高了ROM单元的存储密度，减小了单比特信息的存储面积。对于同样的存储信息量来说，ROM阵列中的ROM单元个数减少，进而减小了ROM阵列的面积。
附图说明
图1为现有的ROM阵列的结构示意图；
图2为本发明的ROM阵列的一个实施例的结构示意图；
图3为本发明的ROM阵列的另一个实施例的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种ROM阵列，所述ROM阵列被配置为包括多种不同阈值的ROM单元，以使每个ROM单元在编程时被配置为存储多个比特的信息。
如图2所示，为本发明的ROM阵列的一个实施例，该ROM阵列被配置为包括三种不同阈值的ROM单元，各种阈值的ROM单元采用同类型的N-MOSFET，分别记为HVT、SVT和LVT，其中，HVT表示高阈值的ROM单元，SVT表示常规阈值的ROM单元，LVT表示低阈值的ROM单元，HVT的饱和电流为100uA，SVT的饱和电流为200uA，LVT的饱和电流为300uA。
本发明实施例将ROM单元的阈值定义层次作为编程符号，用作信息编程。选择高阈值、常规阈值、低阈值三种阈值标识层作为编程层次，再配合连接孔(或金属线)的编程，可以形成4种存储状态的ROM单元，编成2比特的信息：
1)没有连接孔，任意一种阈值的ROM单元和位线断开，此时ROM单元所存储的信息配置为11，饱和电流为0uA；
2)有连接孔，高阈值的ROM单元HVT通过连接孔和位线连接，此时HVT所存储的信息配置为10，饱和电流为100uA；
3)有连接孔，常规阈值的ROM单元SVT通过连接孔和位线连接，此时SVT所存储的信息配置为01，饱和电流为200uA；
4)有连接孔，低阈值的ROM单元LVT通过连接孔和位线连接，此时LVT所存储的信息配置为00，饱和电流为300uA。
因为ROM单元开启后，对位线产生的下拉电流有4种可能：11为0uA，10为100uA，01为200uA，00为300uA，所以不能用传统的一个灵敏放大器来读取信息。需要3个灵敏放大器来读取信息，3个灵敏放大器的参考基准不一样。以电流为例，需要50uA，150uA，250uA三个电流作为参考基准，用作3个灵敏放大器的参考基准。当位线上传来存储单元信息的时候，通过3个灵敏放大器的参考基准电流分别比较并放大信息，可以读出ROM单元中存储的2比特存储信息。
当位线下拉电流<50uA时，为11；
当50uA<位线下拉电流<150uA时，为10；
当150uA<位线下拉电流<250uA时，为01；
当250uA<位线下拉电流时，为00。
另外的，如图3所示，为本发明的ROM阵列的另一个实施例，该ROM阵列被配置为包括四种不同阈值的ROM单元，各种阈值的ROM单元采用同类型的N-MOSFET，分别记为HVT、SVT、LVT和ULVT，其中，HVT表示高阈值的ROM单元，SVT表示常规阈值的ROM单元，LVT表示低阈值的ROM单元，ULVT表示超低阈值的ROM单元，HVT的饱和电流为100uA，SVT的饱和电流为200uA，LVT的饱和电流为300uA，ULVT的饱和电流为400uA。
本发明实施例通过四种不同阈值的ROM单元，可以形成4种存储状态的ROM单元，编成2比特的信息：
1)有连接孔，高阈值的ROM单元HVT通过连接孔和位线连接，此时HVT所存储的信息配置为11，饱和电流为100uA；
2)有连接孔，常规阈值的ROM单元SVT通过连接孔和位线连接，此时SVT所存储的信息配置为10，饱和电流为200uA；
3)有连接孔，低阈值的ROM单元LVT通过连接孔和位线连接，此时LVT所存储的信息配置为01，饱和电流为300uA；
4)有连接孔，超低阈值的ROM单元ULVT通过连接孔和位线连接，此时ULVT所存储的信息配置为00，饱和电流为400uA。
同样地，读取存储信息时，需要3个灵敏放大器来读取信息，3个灵敏放大器的参考基准不一样。以电流为例，需要150uA，250uA，350uA三个电流作为参考基准，用作3个灵敏放大器的参考基准。当位线上传来存储单元信息的时候，通过3个灵敏放大器的参考基准电流分别比较并放大信息，可以读出ROM单元中存储的2比特存储信息。
当位线下拉电流<150uA时，为11；
当150uA<位线下拉电流<250uA时，为10；
当250uA<位线下拉电流<350uA时，为01；
当350uA<位线下拉电流时，为00。
需要说明的是，上面两个实施例中，每个ROM单元存储2比特的存储信息，理论上每个ROM单元还能存储更多比特的存储信息，例如，当ROM阵列中的ROM单元具有8种存储状态时，每个ROM单元存储3比特的存储信息。另外，本发明的ROM阵列中，对于ROM单元的具体结构不作特别要求，适用于各种类型的ROM单元，减小ROM阵列的面积。
由上述可知，本发明实施例提供的ROM阵列，所述ROM阵列被配置为包括多种不同阈值的ROM单元，从而使得ROM阵列中的ROM单元具有多种存储状态，也就是说，每个ROM单元能存储多个比特的信息，与现有技术相比，提高了ROM单元的存储密度，减小了单比特信息的存储面积。对于同样的存储信息量来说，ROM阵列中的ROM单元个数减少，进而减小了ROM阵列的面积。
本发明实施例还提供一种ROM阵列的版图结构，包括多个阈值标识层及一个连接孔标识层，其中，所述阈值标识层用于指示所述ROM阵列中不同ROM单元的阈值，所述连接孔标识层用于指示所述ROM阵列中不同ROM单元和位线的连接情况。
如果连接孔参与编程，有或没有连接孔的版图不一样，但依然使用一个连接孔标识层；如果连接孔不参与编程，则每一个ROM单元都有连接孔和位线连接，使用一个连接孔标识层。
按照上述版图结构生成ROM阵列时，采用下面的步骤：
根据多个所述阈值标识层对所述ROM阵列中的ROM单元进行多次阈值注入，以形成不同阈值的ROM单元；
根据所述连接孔标识层生产连接孔，得到编程之后的ROM阵列。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (3)

1.一种ROM阵列，其特征在于，所述ROM阵列被配置为包括多种不同阈值的ROM单元，以使每个ROM单元在编程时被配置为存储多个比特的信息，当每个ROM单元被配置为存储2比特信息时，所述ROM阵列包括高阈值、常规阈值和低阈值三种不同阈值的ROM单元，其中，任意一种阈值的ROM单元和位线断开，所存储的信息配置为11，高阈值的ROM单元和位线连接，所存储的信息配置为10，常规阈值的ROM单元和位线连接，所存储的信息配置为01，低阈值的ROM单元和位线连接，所存储的信息配置为00，每个ROM单元和位线之间的连接通过连接孔实现，所述连接孔由可编程的连接孔标识层进行指示；
或者，当每个ROM单元被配置为存储2比特信息时，所述ROM阵列包括高阈值、常规阈值、低阈值和超低阈值四种不同阈值的ROM单元，其中，高阈值的ROM单元和位线连接，所存储的信息配置为11，常规阈值的ROM单元和位线连接，所存储的信息配置为10，低阈值的ROM单元和位线连接，所存储的信息配置为01，超低阈值的ROM单元和位线连接，所存储的信息配置为00，每个ROM单元和位线之间的连接通过连接孔实现，所述连接孔由可编程的连接孔标识层进行指示。
2.根据权利要求1所述的ROM阵列，其特征在于，所述ROM单元为N型MOSFET。
3.一种ROM阵列的版图结构，其特征在于，包括多个阈值标识层及一个连接孔标识层，其中，所述阈值标识层用于指示所述ROM阵列中不同ROM单元的阈值，所述连接孔标识层用于指示所述ROM阵列中不同ROM单元和位线的连接情况；
当每个ROM单元被配置为存储2比特信息时，所述阈值标识层用于指示所述ROM阵列包括高阈值、常规阈值和低阈值三种不同阈值的ROM单元，所述连接孔标识层用于指示每个ROM单元和位线是否通过连接孔连接，其中，任意一种阈值的ROM单元和位线断开，所存储的信息配置为11，高阈值的ROM单元和位线连接，所存储的信息配置为10，常规阈值的ROM单元和位线连接，所存储的信息配置为01，低阈值的ROM单元和位线连接，所存储的信息配置为00；
或者，当每个ROM单元被配置为存储2比特信息时，所述阈值标识层用于指示所述ROM阵列包括高阈值、常规阈值、低阈值和超低阈值四种不同阈值的ROM单元，所述连接孔标识层用于指示每个ROM单元和位线均通过连接孔连接，其中，高阈值的ROM单元和位线连接，所存储的信息配置为11，常规阈值的ROM单元和位线连接，所存储的信息配置为10，低阈值的ROM单元和位线连接，所存储的信息配置为01，超低阈值的ROM单元和位线连接，所存储的信息配置为00。
CN201810135451.4A 2018-02-09 2018-02-09 Rom阵列及其版图结构 Active CN110136767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810135451.4A CN110136767B (zh) 2018-02-09 2018-02-09 Rom阵列及其版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810135451.4A CN110136767B (zh) 2018-02-09 2018-02-09 Rom阵列及其版图结构

Publications (2)

Publication Number Publication Date
CN110136767A CN110136767A (zh) 2019-08-16
CN110136767B true CN110136767B (zh) 2021-05-25

Family

ID=67567974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810135451.4A Active CN110136767B (zh) 2018-02-09 2018-02-09 Rom阵列及其版图结构

Country Status (1)

Country Link
CN (1) CN110136767B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817092A (zh) * 2022-04-13 2022-07-29 苏州菲斯力芯软件有限公司 一种高存储密度的多状态rom电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281401A (ja) * 1985-10-04 1987-04-14 Nec Ic Microcomput Syst Ltd 半導体装置
CN1779860A (zh) * 2004-11-19 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的多状态非易失性存储设备
KR100796837B1 (ko) * 2005-06-08 2008-01-22 가부시끼가이샤 도시바 복수의 임계 전압에 대응하는 전압들을 발생시키는 반도체기억 장치
CN101640071A (zh) * 2008-08-01 2010-02-03 三星电子株式会社 存储装置和存储器编程方法
CN105788643A (zh) * 2014-12-19 2016-07-20 展讯通信（上海）有限公司 Rom单元及其读取方法和装置、存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102865A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281401A (ja) * 1985-10-04 1987-04-14 Nec Ic Microcomput Syst Ltd 半導体装置
CN1779860A (zh) * 2004-11-19 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的多状态非易失性存储设备
KR100796837B1 (ko) * 2005-06-08 2008-01-22 가부시끼가이샤 도시바 복수의 임계 전압에 대응하는 전압들을 발생시키는 반도체기억 장치
CN101640071A (zh) * 2008-08-01 2010-02-03 三星电子株式会社 存储装置和存储器编程方法
CN105788643A (zh) * 2014-12-19 2016-07-20 展讯通信（上海）有限公司 Rom单元及其读取方法和装置、存储器

Also Published As

Publication number Publication date
CN110136767A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN101515473B (zh) 存储电路
US9548131B1 (en) Reduced power read sensing for one-time programmable memories
US9659627B2 (en) Semiconductor apparatus capable of preventing refresh error and memory system using the same
KR20070122201A (ko) 메모리 라인 구동기의 비-이진 그룹에 대한 디코딩 회로
CN107045880B (zh) 具有用于高速和低电压的双位存储的高密度rom单元
CN102906665A (zh) 具有多种低功率模式的数据处理器
CN110164902B (zh) 一种多级单元磁存储结构及其读写方法
CN110136767B (zh) Rom阵列及其版图结构
US20150269993A1 (en) Resistive memory apparatus and memory cell thereof
US9202588B1 (en) 1T compact ROM cell with dual bit storage for high speed and low voltage
US20110205787A1 (en) Dual-rail sram with independent read and write ports
CN103426462A (zh) 刷新方法和使用刷新方法的半导体存储器件
CN105448331A (zh) 电阻式随机存取存储器电路以及读取方法
CN103886903A (zh) 用以产生参考电流的参考单元电路以及方法
US10141035B1 (en) Memory cell with a read selection transistor and a program selection transistor
US7042030B2 (en) High density memory array
CN105976857A (zh) 一种信号建立时间控制电路及基于该电路的动态存储器
US6483743B1 (en) Multilevel cell memory architecture
CN104599716A (zh) 闪存单元逻辑状态读取值的判断方法
CN205645281U (zh) 一种信号建立时间控制电路及基于该电路的动态存储器
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
US8837192B2 (en) N-bit rom cell
CN105788643B (zh) Rom单元及其读取方法和装置、存储器
CN102332301A (zh) 存储器阵列以及存储器阵列方法
CN105590647A (zh) 非易失静态随机存取存储器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant